JPH04199471A - Lsi設計システム - Google Patents
Lsi設計システムInfo
- Publication number
- JPH04199471A JPH04199471A JP2333068A JP33306890A JPH04199471A JP H04199471 A JPH04199471 A JP H04199471A JP 2333068 A JP2333068 A JP 2333068A JP 33306890 A JP33306890 A JP 33306890A JP H04199471 A JPH04199471 A JP H04199471A
- Authority
- JP
- Japan
- Prior art keywords
- truth table
- signal
- truth
- tables
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
この発明は、真理値表からハードウェア記述言語を生成
するLSI設計システムに関する。
するLSI設計システムに関する。
(従来の技術)
従来、LSIの仕様を表現するために、トランジスタや
ゲートの接続関係を記述する方法(構造記述と呼ばれる
)が広く使用されている。しかし、記述対象となる回路
の規模が増大するにつれ、回路の動作あるいは機能に着
目した記述が用いられるようになってきている。その理
由としては、次のようなことがあげられる。
ゲートの接続関係を記述する方法(構造記述と呼ばれる
)が広く使用されている。しかし、記述対象となる回路
の規模が増大するにつれ、回路の動作あるいは機能に着
目した記述が用いられるようになってきている。その理
由としては、次のようなことがあげられる。
(1)構造記述よりも抽象度が高く、仕様がより簡明に
表現できるため、記述量が数分の−に削減できるので、
シミュレーション時間が大幅に減少する。
表現できるため、記述量が数分の−に削減できるので、
シミュレーション時間が大幅に減少する。
(2)記述対象となる回路に関して専門的な知識を有し
ない者でも容易に記述することできる。
ない者でも容易に記述することできる。
また、最近では、自動論理合成、あるいはLSI専用に
開発された言語も出現している。−方、エディタの発展
もめざましく、設計図を始めとし、真理値表を基にして
論理合成を行うエディタが開発され、市販されている。
開発された言語も出現している。−方、エディタの発展
もめざましく、設計図を始めとし、真理値表を基にして
論理合成を行うエディタが開発され、市販されている。
(発明が解決しようとする課8)
ところで、従来、真理値表からハードウェア記述言語を
生成する場合において、1回に1つの真理値表しか変換
することができず、別々に変換された真理値表の間に対
応関係を有することかなかった。従って、1つの回路を
表す真理値表は1つしか認められず、複数に分割された
真理値表は同時に変換することかできなかった。
生成する場合において、1回に1つの真理値表しか変換
することができず、別々に変換された真理値表の間に対
応関係を有することかなかった。従って、1つの回路を
表す真理値表は1つしか認められず、複数に分割された
真理値表は同時に変換することかできなかった。
例えば、入力信号の多い回路に関しては、作成される真
理値表が大きくなるため、オペレータ等にとって視覚的
に認識しにくい。従って、階層的に複数の真理値表に分
割して記述する方か認識しやすい。しかし、複数に分割
した真理値表は1回に1つずつ独立に変換されている。
理値表が大きくなるため、オペレータ等にとって視覚的
に認識しにくい。従って、階層的に複数の真理値表に分
割して記述する方か認識しやすい。しかし、複数に分割
した真理値表は1回に1つずつ独立に変換されている。
また、変換された真理値表の信号と他の真理値表の信号
との間には対応関係かないため、1つの回路を複数の真
理値表に分割して記述することかできない。それゆえ、
入力信号の多い回路に対しても、]つの真理値表で記述
しなければならない。
との間には対応関係かないため、1つの回路を複数の真
理値表に分割して記述することかできない。それゆえ、
入力信号の多い回路に対しても、]つの真理値表で記述
しなければならない。
本発明は上記事情に鑑みてなされたものであり、1つの
回路を複数の真理値表で表現する場合、各真理値表を信
号間の対応関係を基に対応付けすることにより、−括し
て真理値表を変換することかできるLSI設計システム
を提供することを目的とする。
回路を複数の真理値表で表現する場合、各真理値表を信
号間の対応関係を基に対応付けすることにより、−括し
て真理値表を変換することかできるLSI設計システム
を提供することを目的とする。
[発明の構成]
(課題を解決しようとする手段)
本発明は、真理値表からハードウェア記述言語を生成し
、論理合成を行うLSI設計システムにおいて、真理値
を信号名と数値表現された信号値に符号化し、符号化さ
れた信号名と信号値を対応させて複数の真理値表を作成
する作成手段と、前記作成手段によって作成された複数
の真理値表の中で、指定された真理値表における入力信
号と指定された真理値表以外の他の真理値表における出
力信号との間に対応関係があるかどうかを判定し、対応
関係がある場合二指定された真理値表において対応関係
を有する入力信号を他の真理値表における対応関係を有
する入力信号で置換する置換手段と、指定された真理値
表の出力信号、前記置換手段によって置換された入力信
号、および他の真理値表において置換された入力信号以
外の入力信号の信号名と対応する信号値を基にして、指
定された真理値表をハードウェア記述言語に変換する手
段とを有することを特徴とする。
、論理合成を行うLSI設計システムにおいて、真理値
を信号名と数値表現された信号値に符号化し、符号化さ
れた信号名と信号値を対応させて複数の真理値表を作成
する作成手段と、前記作成手段によって作成された複数
の真理値表の中で、指定された真理値表における入力信
号と指定された真理値表以外の他の真理値表における出
力信号との間に対応関係があるかどうかを判定し、対応
関係がある場合二指定された真理値表において対応関係
を有する入力信号を他の真理値表における対応関係を有
する入力信号で置換する置換手段と、指定された真理値
表の出力信号、前記置換手段によって置換された入力信
号、および他の真理値表において置換された入力信号以
外の入力信号の信号名と対応する信号値を基にして、指
定された真理値表をハードウェア記述言語に変換する手
段とを有することを特徴とする。
(作 用)
本発明では、真理値表からハードウェア記述言語を生成
するLSI設計システムにおいて、ハードウェア記述言
語を生成する際、所定の真理値表の人力信号か他の真理
値表の出力信号と関連するように記述された複数の真理
値表に対して信号の対応関係を基にして対応付けを行い
、対応付けられた真理値表群を同時に言語変換する。
するLSI設計システムにおいて、ハードウェア記述言
語を生成する際、所定の真理値表の人力信号か他の真理
値表の出力信号と関連するように記述された複数の真理
値表に対して信号の対応関係を基にして対応付けを行い
、対応付けられた真理値表群を同時に言語変換する。
従って、本発明により、複数の真理値表を信号の対応関
係により対応付けてハードウェア記述言語に8語変換で
きるため、所定の真理値表の入力信号か他の真理値表の
入力信号として表現可能となり、言語変換時における重
複した言語記述を省略することかできる。また、複数の
真理値表を同時に言語変換できるので、入力数の多い回
路に対しても複数の真理値表で記述することか可能とな
る。
係により対応付けてハードウェア記述言語に8語変換で
きるため、所定の真理値表の入力信号か他の真理値表の
入力信号として表現可能となり、言語変換時における重
複した言語記述を省略することかできる。また、複数の
真理値表を同時に言語変換できるので、入力数の多い回
路に対しても複数の真理値表で記述することか可能とな
る。
(実施例)
以下、図面を参照して本発明の実施例について説明する
。第1図は本発明実施例システムの構成を示すブロック
図である。第1図において、101はCPUてあり、本
システム全体を制御する。]02はキーボードであり、
真理値表を作成するための情報の入力や言語変換時の操
作を行うために用いられる。103はCRTデイスプレ
ィであり、真理値表や言語変換時の情報を画面に表示す
る。104は真理値表作成モジュールであり、真理値表
の作成および編集を行う。105は信号名格納メモリで
あり、真理値表に含まれる信号名を真理値表単位で記憶
する。〕06は信号値格納メモリであり、真理値表に含
まれる信号名に対応する信号値を真理値表単位で記憶す
る。107はハードウェア記述言語変換モジュールであ
り、信号名格納メモリ105および信号値格納メモリ1
06に記憶されている真理値表に関するデータをハード
ウェア記述言語に変換する。108は信号置換モジュー
ルであり、所定の真理値表の入力信号と他の真理値表の
出力信号の間に対応関係があるかどうか、例えば、両者
が同一であるかどうかか検索、判定される。対応関係が
ある場合、所定の真理値表の対応関係を有する。入力信
号を他の真理値表の対応関係を有する人力信号に置換す
る。
。第1図は本発明実施例システムの構成を示すブロック
図である。第1図において、101はCPUてあり、本
システム全体を制御する。]02はキーボードであり、
真理値表を作成するための情報の入力や言語変換時の操
作を行うために用いられる。103はCRTデイスプレ
ィであり、真理値表や言語変換時の情報を画面に表示す
る。104は真理値表作成モジュールであり、真理値表
の作成および編集を行う。105は信号名格納メモリで
あり、真理値表に含まれる信号名を真理値表単位で記憶
する。〕06は信号値格納メモリであり、真理値表に含
まれる信号名に対応する信号値を真理値表単位で記憶す
る。107はハードウェア記述言語変換モジュールであ
り、信号名格納メモリ105および信号値格納メモリ1
06に記憶されている真理値表に関するデータをハード
ウェア記述言語に変換する。108は信号置換モジュー
ルであり、所定の真理値表の入力信号と他の真理値表の
出力信号の間に対応関係があるかどうか、例えば、両者
が同一であるかどうかか検索、判定される。対応関係が
ある場合、所定の真理値表の対応関係を有する。入力信
号を他の真理値表の対応関係を有する人力信号に置換す
る。
次に、本発明実施例システムの動作について第2図およ
び第3図を参照して説明する。なお、第2図は本発明実
施例システムの動作を示すフローチャート、第3図は本
発明実施例における真理値表である。
び第3図を参照して説明する。なお、第2図は本発明実
施例システムの動作を示すフローチャート、第3図は本
発明実施例における真理値表である。
真理値表作成モジュール104によってCRTデイスプ
レィ103に真理値表が表示され、キーボード102か
らのキー人力により第3図に示すような複数の真理値表
(本実施例では2つ)が作成される。キーボード102
から人力された真理値表に関するデータ(信号名および
信号値)はそれぞれ信号名格納メモリ105および信号
値格納メモリ106に記憶される。真理値表の作成が終
了し、キーボード102からハードウェア記述言語変換
を要求する信号が入力された場合、第2図に示すような
フローチャートによる処理が実行される。
レィ103に真理値表が表示され、キーボード102か
らのキー人力により第3図に示すような複数の真理値表
(本実施例では2つ)が作成される。キーボード102
から人力された真理値表に関するデータ(信号名および
信号値)はそれぞれ信号名格納メモリ105および信号
値格納メモリ106に記憶される。真理値表の作成が終
了し、キーボード102からハードウェア記述言語変換
を要求する信号が入力された場合、第2図に示すような
フローチャートによる処理が実行される。
すなわち、第3図に示すように、真理値表(A)および
真理値表(B)か作成された後、言語変換の対象として
真理値表(A)が指定された場合、第2図において、処
理1では、真理値表(A)で用いられている出力信号C
が信号名格納メモリ105から取出される。処理2では
、真理値表(A)で用いられている入力信号aおよびb
が信号名格納メモリ105から取出される。
真理値表(B)か作成された後、言語変換の対象として
真理値表(A)が指定された場合、第2図において、処
理1では、真理値表(A)で用いられている出力信号C
が信号名格納メモリ105から取出される。処理2では
、真理値表(A)で用いられている入力信号aおよびb
が信号名格納メモリ105から取出される。
処理3ては、取出された入力信号aおよびbと真理値表
(B)の出力信号との間に対応関係があるかどうかか信
号置換モジュール108によって検索、判定される。例
えば、指定された真理値表における人力信号と他の真理
値表における出力信号が同−信号名を有するかどうかの
検索、判定か行われる。第3図かられかるように、本実
施例においては、真理値表(B)の出力信号と真理値表
(A)の入力信号の1つが同一であるので、処理4か行
われる。
(B)の出力信号との間に対応関係があるかどうかか信
号置換モジュール108によって検索、判定される。例
えば、指定された真理値表における人力信号と他の真理
値表における出力信号が同−信号名を有するかどうかの
検索、判定か行われる。第3図かられかるように、本実
施例においては、真理値表(B)の出力信号と真理値表
(A)の入力信号の1つが同一であるので、処理4か行
われる。
処理4では、真理値表(B)の入力信号dおよびeか信
号名格納メモリ]05から取出され、再度、処理3が実
行される。本実施例では、この場合、他の真理値表は存
在しないため、処理5が行われる。
号名格納メモリ]05から取出され、再度、処理3が実
行される。本実施例では、この場合、他の真理値表は存
在しないため、処理5が行われる。
処理5では、信号値格納メモリ106から、取出された
信号す、cSdおよびeにそれぞれ対応する信号値が取
出される。
信号す、cSdおよびeにそれぞれ対応する信号値が取
出される。
処理6ては、ハードウェア記述言語変換モジュール1.
07によって、処理5において取出された信号名および
信号値を基にしてノー−ドウエア記述言語が生成される
。従って、生成されたノー−ドウエア言語ては、真理値
表(A)の出力信号Cは、真理値表(A)の入力信号b
、真理値表(B)の人力信号dおよびeて記述されるこ
とになる。
07によって、処理5において取出された信号名および
信号値を基にしてノー−ドウエア記述言語が生成される
。従って、生成されたノー−ドウエア言語ては、真理値
表(A)の出力信号Cは、真理値表(A)の入力信号b
、真理値表(B)の人力信号dおよびeて記述されるこ
とになる。
[発明の効果]
以上のように、本発明では、複数の真理値表が信号の対
応関係によって同時にハードウェア記述言語に変換でき
、重複した言語記述を避けることかできる。また、複数
の真理値表が同時に言語変換できることから、入力信号
の多い回路を複数の真理値表に分割して記述することが
できる。
応関係によって同時にハードウェア記述言語に変換でき
、重複した言語記述を避けることかできる。また、複数
の真理値表が同時に言語変換できることから、入力信号
の多い回路を複数の真理値表に分割して記述することが
できる。
第1図は本発明実施例システムの構成例を示す図、第2
図は本発明実施例の動作を説明するフローチャート、第
3図は本発明実施例で用いられる真理値表である。 101・・・CPU、]02・・・キーボード、103
・・・CRTデイスプレィ、]04・・・真理値表作成
モジュール、105・・・信号名格納メモリ、106・
・・信号値格納メモリ、107・・・l\−ドウエア記
述言語変換モジュール、108・・・信号置換モジュー
ル。 出願人代理人 弁理士 鈴江武彦 第1図 (start) 第2図 第3図
図は本発明実施例の動作を説明するフローチャート、第
3図は本発明実施例で用いられる真理値表である。 101・・・CPU、]02・・・キーボード、103
・・・CRTデイスプレィ、]04・・・真理値表作成
モジュール、105・・・信号名格納メモリ、106・
・・信号値格納メモリ、107・・・l\−ドウエア記
述言語変換モジュール、108・・・信号置換モジュー
ル。 出願人代理人 弁理士 鈴江武彦 第1図 (start) 第2図 第3図
Claims (1)
- 【特許請求の範囲】 真理値表からハードウェア記述言語を生成し、論理合成
を行うLSI設計システムにおいて、真理値を信号名と
数値表現された信号値に符号化し、符号化された信号名
と信号値を対応させて複数の真理値表を作成する作成手
段と、 前記作成手段によって作成された複数の真理値表の中で
、指定された真理値表における入力信号と指定された真
理値表以外の他の真理値表における出力信号との間に対
応関係があるかどうかを判定し、対応関係がある場合、
指定された真理値表において対応関係を有する入力信号
を他の真理値表における対応関係を有する入力信号で置
換する置換手段と、 指定された真理値表の出力信号、前記置換手段によって
置換された入力信号、および他の真理値表において置換
された入力信号以外の入力信号の各信号名と対応する信
号値を基にして、指定された真理値表をハードウェア記
述言語に変換する手段と、 を有することを特徴とするLSI設計システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333068A JPH04199471A (ja) | 1990-11-29 | 1990-11-29 | Lsi設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333068A JPH04199471A (ja) | 1990-11-29 | 1990-11-29 | Lsi設計システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199471A true JPH04199471A (ja) | 1992-07-20 |
Family
ID=18261909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2333068A Pending JPH04199471A (ja) | 1990-11-29 | 1990-11-29 | Lsi設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199471A (ja) |
-
1990
- 1990-11-29 JP JP2333068A patent/JPH04199471A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164911A (en) | Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection | |
| US5557774A (en) | Method for making test environmental programs | |
| JP3186117B2 (ja) | データ中心型ソフトウエア部品によるプログラム自動生成システム | |
| JPH03116281A (ja) | 論理合成装置 | |
| JPH05266069A (ja) | 中国語と日本語との間の双方向機械翻訳方式 | |
| WO1999062002A1 (en) | A method and arrangement for translation of information | |
| US20180011833A1 (en) | Syntax analyzing device, learning device, machine translation device and storage medium | |
| CN118871914A (zh) | 翻译系统、翻译装置以及程序 | |
| CN118113754A (zh) | 一种异步双层组合数据信息检索方法及系统 | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JPH04172529A (ja) | データ中心型ソフトウエア部品によるプログラム自動生成方式 | |
| US20250238593A1 (en) | Computer-readable recording medium storing information processing program and information processing method | |
| JP2714015B2 (ja) | 論理回路合成装置 | |
| JP4446265B2 (ja) | シーケンシャル・エレメントの統括的推論のためのシステム | |
| JP2025171548A (ja) | 方針作成装置およびプログラム | |
| JPS63140335A (ja) | 手続き自動生成処理方式 | |
| JP3032874B2 (ja) | 等価回路作成方法および論理シミュレーション方法 | |
| JPH03268173A (ja) | 回路差分抽出装置 | |
| JPH07334548A (ja) | Lsi設計方法 | |
| JPH0498532A (ja) | ブロック図部品処理機能付きプログラム自動生成装置 | |
| JP3305343B2 (ja) | 辞書編集装置 | |
| JPH03214234A (ja) | ソフトウェア自動生成装置 | |
| CN117311668A (zh) | 一种智能仪表技术需求的生成方法、装置、设备及存储介质 | |
| JP2900504B2 (ja) | 情報処理装置 | |
| JPH0498533A (ja) | マクロブロック図処理機能付きプログラム自動生成装置 |