JPH04199507A - ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 - Google Patents
３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法Info
- Publication number
- JPH04199507A JPH04199507A JP2335830A JP33583090A JPH04199507A JP H04199507 A JPH04199507 A JP H04199507A JP 2335830 A JP2335830 A JP 2335830A JP 33583090 A JP33583090 A JP 33583090A JP H04199507 A JPH04199507 A JP H04199507A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- iii
- film
- amorphous
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3824—Intermixing, interdiffusion or disordering of III-V heterostructures, e.g. IILD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/174—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being Group III-V material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/16—Superlattice
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、■−ｖ族化合物半導体中にｎ型不純物を拡
散する方法に関し、特に容易な工程でｎ型不純物を高濃
度にしかも制御性よく拡散できる■−■族化合物半導体
へのｎ型不純物固相拡散方法に関するものである。
散する方法に関し、特に容易な工程でｎ型不純物を高濃
度にしかも制御性よく拡散できる■−■族化合物半導体
へのｎ型不純物固相拡散方法に関するものである。
半導体レーザやその他の電子デバイスを作製するに際に
、■−■族化合物半導体にｎ型不純物を拡散することが
必要となる場合かある。従来このような場合には、一般
的にｎ型不純物としてシリコン（Ｓｉ）か用いられてい
るが、Ｓｉを半導体に大量に拡散させることは技術的困
難性を伴う場合か多い。
、■−■族化合物半導体にｎ型不純物を拡散することが
必要となる場合かある。従来このような場合には、一般
的にｎ型不純物としてシリコン（Ｓｉ）か用いられてい
るが、Ｓｉを半導体に大量に拡散させることは技術的困
難性を伴う場合か多い。
一方、ＡＡＧａＡｓ系の半導体レーザの分野では、超格
子層のｎ型の不純物拡散による無秩序化等のＩ−Ｖ族化
合物半導体中へのｎ型不純物拡散において、セレン（Ｓ
ｅ）ドープの半導体層を拡散源とする固相拡散の技術か
開発されている。
子層のｎ型の不純物拡散による無秩序化等のＩ−Ｖ族化
合物半導体中へのｎ型不純物拡散において、セレン（Ｓ
ｅ）ドープの半導体層を拡散源とする固相拡散の技術か
開発されている。
第３図は特開平１−１４３２８５号公報に開示された、
■−■族化合物半導体であるＡ、ｊ７ＧａＡＳ系材料か
らなる超格子構造をＳｅの拡散により無秩序化する方法
を示す断面工程図である。図において、１】はＧａＡｓ
基板である。第１のＡＡＧａＡｓ層４は基板１１上に配
置され、ＡｆＧａＡ ｓ ／ Ｇ ａ Ａ ｓからなる
超格子層７はＡｆｆｉＧａＡＳ層４上に配置され、第２
のＡｌＧａＡｓ層９は超格子層７上に配置され、Ｓｅド
ープＧａＡｓ層２はＡＩ！ＧａＡｓ層９上に配置される
。１０はＳｅ拡散領域、８はＳｅ拡散により無秩序化さ
れた超格子層である。
■−■族化合物半導体であるＡ、ｊ７ＧａＡＳ系材料か
らなる超格子構造をＳｅの拡散により無秩序化する方法
を示す断面工程図である。図において、１】はＧａＡｓ
基板である。第１のＡＡＧａＡｓ層４は基板１１上に配
置され、ＡｆＧａＡ ｓ ／ Ｇ ａ Ａ ｓからなる
超格子層７はＡｆｆｉＧａＡＳ層４上に配置され、第２
のＡｌＧａＡｓ層９は超格子層７上に配置され、Ｓｅド
ープＧａＡｓ層２はＡＩ！ＧａＡｓ層９上に配置される
。１０はＳｅ拡散領域、８はＳｅ拡散により無秩序化さ
れた超格子層である。
次に拡散工程について説明する。
まず、ＧａＡｓ基板１１上に第１の１ｊ７ＧａＡＳ層４
．ＡｆｆＧａＡｓ／ＧａＡｓからなる超格子層７．及び
第２のＡｌＧａＡｓ層９を順次エピタキシャル成長し、
更に第２のＡｌＧａＡｓ層９上に１０”ｃｎｆオーダー
でＳｅをドープしたＧａＡｓ層２を結晶成長する。そし
て、ＳｅドープＧａＡｓ層２を第３図（ａ）に示すよう
に不純物の拡散を所望する領域を残すようにエツチング
によりパターニングする。この状態のサンプルを、石英
管にＡＳとともに充填しアニールする。Ａｓを充填する
のは、サンプルにＡｓ圧を印加し、材料の劣化を防ぐた
めである。例えば８５０℃で１４時間程度アニールを行
うことにより、ＳｅドープＧａＡｓ層２より深さ１μｍ
程度のＳｅ拡散が生じ、第３図（ｂ）に示すようにＳｅ
拡散の生じた領域１０か形成される。この領域はｎ型層
となり、さらに超格子層７はＳｅの拡散により無秩序化
される。
．ＡｆｆＧａＡｓ／ＧａＡｓからなる超格子層７．及び
第２のＡｌＧａＡｓ層９を順次エピタキシャル成長し、
更に第２のＡｌＧａＡｓ層９上に１０”ｃｎｆオーダー
でＳｅをドープしたＧａＡｓ層２を結晶成長する。そし
て、ＳｅドープＧａＡｓ層２を第３図（ａ）に示すよう
に不純物の拡散を所望する領域を残すようにエツチング
によりパターニングする。この状態のサンプルを、石英
管にＡＳとともに充填しアニールする。Ａｓを充填する
のは、サンプルにＡｓ圧を印加し、材料の劣化を防ぐた
めである。例えば８５０℃で１４時間程度アニールを行
うことにより、ＳｅドープＧａＡｓ層２より深さ１μｍ
程度のＳｅ拡散が生じ、第３図（ｂ）に示すようにＳｅ
拡散の生じた領域１０か形成される。この領域はｎ型層
となり、さらに超格子層７はＳｅの拡散により無秩序化
される。
従来の■−■族化合物半導体への５ｅ（ｎ型不純物）の
固相拡散は、Ｓｅをドープした半導体層を拡散源として
いるか、この方法では、拡散源となる半導体層はその直
下の半導体層と格子整合させてエピタキシャル成長する
必要かあること、また、Ｓｅのドーピング量は半導体層
の種類、成長条件などに依存するため、拡散源のＳｅ量
に制約を受けやすく、Ｓｅのドーピング量か不充分な場
合には拡散が生じ難かったり、超格子を無秩序化できな
いなとの問題点があった。
固相拡散は、Ｓｅをドープした半導体層を拡散源として
いるか、この方法では、拡散源となる半導体層はその直
下の半導体層と格子整合させてエピタキシャル成長する
必要かあること、また、Ｓｅのドーピング量は半導体層
の種類、成長条件などに依存するため、拡散源のＳｅ量
に制約を受けやすく、Ｓｅのドーピング量か不充分な場
合には拡散が生じ難かったり、超格子を無秩序化できな
いなとの問題点があった。
例えば、ＩｎＰ系の材料ではＳｅのドーピングか困難で
あり、上述の方法ではＩｎＰ系の材料にはＳｅの固相拡
散が実現できない。
あり、上述の方法ではＩｎＰ系の材料にはＳｅの固相拡
散が実現できない。
また、従来のＳｅを用いたｎ型拡散の他の例として特公
昭６０−２４５８０号公報、又は特公昭６０−３７７２
号公報に記載されたものかあるが、これは拡散源のパタ
ーンの形成に極めて煩雑な工程を必要とするという問題
点かあった。
昭６０−２４５８０号公報、又は特公昭６０−３７７２
号公報に記載されたものかあるが、これは拡散源のパタ
ーンの形成に極めて煩雑な工程を必要とするという問題
点かあった。
この発明は上記のような問題点を解消するためになされ
たもので、■−■族化合物半導体中へのｎ型不純物拡散
を容易に、しかも制御性よく行える方法を提供すること
を目的とする。
たもので、■−■族化合物半導体中へのｎ型不純物拡散
を容易に、しかも制御性よく行える方法を提供すること
を目的とする。
この発明に係るＩ−Ｖ族化合物半導体へのｎ型不純物固
相拡散方法は、非晶質もしくは多結晶質のセレン（Ｓｅ
）膜あるいはイオウ（Ｓ）膜を■−■族化合物半導体上
に形成し、これをアニールすることにより半導体層中に
拡散させるようにしたものである。
相拡散方法は、非晶質もしくは多結晶質のセレン（Ｓｅ
）膜あるいはイオウ（Ｓ）膜を■−■族化合物半導体上
に形成し、これをアニールすることにより半導体層中に
拡散させるようにしたものである。
この発明においては、ｎ型不純物、即ち拡散源として■
族元素であるＳｅあるいはＳの非晶質あるいは多結晶膜
を用いたから、ＩＩＩ−Ｖ族化合物半導体中に制御性良
く、しかも高濃度の拡散か容易に実現できる。
族元素であるＳｅあるいはＳの非晶質あるいは多結晶膜
を用いたから、ＩＩＩ−Ｖ族化合物半導体中に制御性良
く、しかも高濃度の拡散か容易に実現できる。
以下、この発明の実施例について説明する。
第１図はこの発明の一実施例によるｎ型不純物の固相拡
散方法を示す断面図である。第１図において、ｌはＧａ
Ａｓ基板等のＩ［−Ｖ族化合物半導体材料である。非晶
質もしくは多結晶質のＳｅ膜５はＩ−Ｖ族化合物半導体
材料１上に配置され、保護膜３はウェハ全面に配置され
る。
散方法を示す断面図である。第１図において、ｌはＧａ
Ａｓ基板等のＩ［−Ｖ族化合物半導体材料である。非晶
質もしくは多結晶質のＳｅ膜５はＩ−Ｖ族化合物半導体
材料１上に配置され、保護膜３はウェハ全面に配置され
る。
次に、拡散工程について説明する。
まず、ＧａＡｓ基板１上に不純物拡散源として厚さ０．
１μｍ程度の非晶質もくしは多結晶質のＳｅあるいはＳ
膜５をＧａＡｓ基板１上に形成する。
１μｍ程度の非晶質もくしは多結晶質のＳｅあるいはＳ
膜５をＧａＡｓ基板１上に形成する。
拡散源であるＳｅ膜５の製法としては、例えば真空度２
〜３ Ｔｏｒｒの反応管中で基板１を２００〜３００°
Ｃに加熱し、反応管中に導入したＨ２Ｓｅガスを１３．
５６ＭＨｚの高周波グロー放電により分解することで基
板１上に非晶質Ｓｅ膜を得ることでてきる。こうして得
られたＳｅ膜５を所望の形状にパターニングした後、５
ｉ０２あるいはＳｉＮ等からなる保護膜３をウェハ全面
にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ ） 、 スパッタなどにより形成する。こ
のようにして得られた第１図（ａ）に示すサンプルをＮ
２もしくはＮ２なとの不活性ガス中で５００〜９５０°
Ｃの範囲で昇温し、アニールすることにより、第１図（
ｂ）に示すようなｎ型不純物拡散領域６を得ることがで
きる。ここで保護膜３はアニール時にＳｅ膜５からＳｅ
か空中へとぶのを防いで、拡散効率を向上するとともに
基板からＡｓ等の原子が離脱するのを防ぐ役割を担って
いる。アニール温度が高い場合は保護膜だけでは基板分
解を防ぐのに十分てはない場合かあるので、Ａｓ圧をか
けながらアニールを行なう。拡散領域の深さ制御はアニ
ール温度及びアニール時間を適切に制御することにより
行なえば良い。本発明が従来例て述べたＳｅの固相拡散
法と本質的に異なるのは、拡散源にＳｅの例えば非晶質
膜５を用いている点にある。この方法によれば、非晶質
５は当然のことながら、拡散すべき半導体層との格子不
整合度か問題になることはなく、また、ＳｅはＳｉに比
して■−■族化合物半導体中に拡散し易い性質を有する
ので容易に高濃度にｎ型不純物を拡散することかできる
。さらに本実施例では拡散源として単体の非晶質あるい
は多結晶のＳｅを用いているので、所望のパターンを得
ることか極めて容易である。
〜３ Ｔｏｒｒの反応管中で基板１を２００〜３００°
Ｃに加熱し、反応管中に導入したＨ２Ｓｅガスを１３．
５６ＭＨｚの高周波グロー放電により分解することで基
板１上に非晶質Ｓｅ膜を得ることでてきる。こうして得
られたＳｅ膜５を所望の形状にパターニングした後、５
ｉ０２あるいはＳｉＮ等からなる保護膜３をウェハ全面
にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ ） 、 スパッタなどにより形成する。こ
のようにして得られた第１図（ａ）に示すサンプルをＮ
２もしくはＮ２なとの不活性ガス中で５００〜９５０°
Ｃの範囲で昇温し、アニールすることにより、第１図（
ｂ）に示すようなｎ型不純物拡散領域６を得ることがで
きる。ここで保護膜３はアニール時にＳｅ膜５からＳｅ
か空中へとぶのを防いで、拡散効率を向上するとともに
基板からＡｓ等の原子が離脱するのを防ぐ役割を担って
いる。アニール温度が高い場合は保護膜だけでは基板分
解を防ぐのに十分てはない場合かあるので、Ａｓ圧をか
けながらアニールを行なう。拡散領域の深さ制御はアニ
ール温度及びアニール時間を適切に制御することにより
行なえば良い。本発明が従来例て述べたＳｅの固相拡散
法と本質的に異なるのは、拡散源にＳｅの例えば非晶質
膜５を用いている点にある。この方法によれば、非晶質
５は当然のことながら、拡散すべき半導体層との格子不
整合度か問題になることはなく、また、ＳｅはＳｉに比
して■−■族化合物半導体中に拡散し易い性質を有する
ので容易に高濃度にｎ型不純物を拡散することかできる
。さらに本実施例では拡散源として単体の非晶質あるい
は多結晶のＳｅを用いているので、所望のパターンを得
ることか極めて容易である。
なお、上記実施例では基板の導電型を特に指定しなかっ
たが、ｎ型基板にｎ型領域を形成するのであっても、ｎ
型基板にｎ＋型領領域形成するのであっても本発明を適
用できることは言うまでもない。
たが、ｎ型基板にｎ型領域を形成するのであっても、ｎ
型基板にｎ＋型領領域形成するのであっても本発明を適
用できることは言うまでもない。
第２図はＩ−Ｖ族化合物半導体からなる超格子層の無秩
序化に応用した本発明の第２の実施例を示す断面工程図
である。図において、１１はＧａＡｓ基板であり、Ａ
Ｉ！ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓからなる超
格子層７は基板１１上に配置され、非晶質もしくは多結
晶質のＳｅ膜５は超格子層７上に配置され、保護膜３は
ウェハ全面を覆うように配置される。
序化に応用した本発明の第２の実施例を示す断面工程図
である。図において、１１はＧａＡｓ基板であり、Ａ
Ｉ！ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓからなる超
格子層７は基板１１上に配置され、非晶質もしくは多結
晶質のＳｅ膜５は超格子層７上に配置され、保護膜３は
ウェハ全面を覆うように配置される。
この超格子７を部分的に無秩序化する場合、第２図（ａ
）のように例えば非晶質Ｓｅ膜５を部分的に形成し、保
護膜３を全面に形成する。このサンプルを第１１図の実
施例で示したような条件でアニールすることにより、非
晶質Ｓｅ膜５直下部分のみにＳｅ拡散か生じ、Ｓｅ拡散
領域６か形成される。
）のように例えば非晶質Ｓｅ膜５を部分的に形成し、保
護膜３を全面に形成する。このサンプルを第１１図の実
施例で示したような条件でアニールすることにより、非
晶質Ｓｅ膜５直下部分のみにＳｅ拡散か生じ、Ｓｅ拡散
領域６か形成される。
超格子層７中のＳｅが拡散した領域８は無秩序化される
。この無秩序化技術は超格子を用いた全ての光デバイス
、電子デバイスの作成に適用可能である。
。この無秩序化技術は超格子を用いた全ての光デバイス
、電子デバイスの作成に適用可能である。
なお、上記実施例では拡散源の例としてＳｅについて説
明したが、Ｓｅと同じ■族元素であるＳを用いても全く
同様の効果か得られる。
明したが、Ｓｅと同じ■族元素であるＳを用いても全く
同様の効果か得られる。
また、上記実施例ではＧａＡｓ中にｎ型不純物を拡散す
る場合について説明したか、ＩｎＡｓ。
る場合について説明したか、ＩｎＡｓ。
ＡｆＡｓ、ＩｎＰ、ＧａＰ、ＡＩＰ、ＧａＳｂ。
ＩｎＳｂ、Ａｊ７ＳｂなどのＩ−Ｖ族化合物半導体及び
これらからなる全ての三元、４元、５元混晶に適用でき
る。
これらからなる全ての三元、４元、５元混晶に適用でき
る。
以上のように、本発明によれば、■族元素である非晶質
もしくは多結晶質のＳｅあるいはＳを■−■族化合物半
導体のｎ型不純物の固相拡散源として用いたので、容易
にしかも高濃度のｎ型不純物拡散を行える効果がある。
もしくは多結晶質のＳｅあるいはＳを■−■族化合物半
導体のｎ型不純物の固相拡散源として用いたので、容易
にしかも高濃度のｎ型不純物拡散を行える効果がある。
第１図は、この発明の一実施例によるｎ型不純物固相拡
散法を示す断面図、第２図は第１図に係るその他の実施
例によるｎ型不純物固相拡散法を示す断面図、第３図は
従来のｎ型不純物拡散法を示す断面図である。 図において、１は■−■族化合物半導体材料、３は保護
膜、５は非晶質もしくは多結晶質のＳｅ膜、６はＳｅの
拡散領域、８はＳｅ拡散により無秩序化された超格子層
である。 なお図中同一符号は同−又は相当部分を示す。
散法を示す断面図、第２図は第１図に係るその他の実施
例によるｎ型不純物固相拡散法を示す断面図、第３図は
従来のｎ型不純物拡散法を示す断面図である。 図において、１は■−■族化合物半導体材料、３は保護
膜、５は非晶質もしくは多結晶質のＳｅ膜、６はＳｅの
拡散領域、８はＳｅ拡散により無秩序化された超格子層
である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）III−Ｖ族化合物半導体中にｎ型不純物を拡散す
る方法において、 III−Ｖ族化合物半導体上に非晶質もしくは多結晶質の
セレン膜あるいはイオウ膜を形成する工程と、 アニールにより上記非晶質膜もしくは多結晶質膜よりセ
レンあるいはイオウをｎ型不純物として上記III−Ｖ族
化合物半導体中に拡散する工程とを含むことを特徴とす
るIII−Ｖ族化合物半導体へのｎ型不純物固相拡散方法
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335830A JPH04199507A (ja) | 1990-11-28 | 1990-11-28 | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 |
| US07/798,740 US5182229A (en) | 1990-11-28 | 1991-11-27 | Method for diffusing an n type impurity from a solid phase source into a iii-v compound semiconductor |
| DE4139159A DE4139159C2 (de) | 1990-11-28 | 1991-11-28 | Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335830A JPH04199507A (ja) | 1990-11-28 | 1990-11-28 | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199507A true JPH04199507A (ja) | 1992-07-20 |
Family
ID=18292883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2335830A Pending JPH04199507A (ja) | 1990-11-28 | 1990-11-28 | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5182229A (ja) |
| JP (1) | JPH04199507A (ja) |
| DE (1) | DE4139159C2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5653801A (en) * | 1995-04-06 | 1997-08-05 | University Of Maryland Baltimore County | Method for reducing contamination in semiconductor by selenium doping |
| JP4087028B2 (ja) * | 1999-06-14 | 2008-05-14 | シャープ株式会社 | 外部回路実装方法および熱圧着装置 |
| JP2007005663A (ja) * | 2005-06-27 | 2007-01-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126916A (en) * | 1980-03-10 | 1981-10-05 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2449688C3 (de) * | 1974-10-18 | 1980-07-10 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper |
| JPS603772B2 (ja) * | 1979-08-13 | 1985-01-30 | 日本電信電話株式会社 | 半導体装置の製法 |
| US4350541A (en) * | 1979-08-13 | 1982-09-21 | Nippon Telegraph & Telephone Public Corp. | Doping from a photoresist layer |
| US4344980A (en) * | 1981-03-25 | 1982-08-17 | The United States Of America As Represented By The Secretary Of The Navy | Superior ohmic contacts to III-V semiconductor by virtue of double donor impurity |
| GB2130793B (en) * | 1982-11-22 | 1986-09-03 | Gen Electric Co Plc | Forming a doped region in a semiconductor body |
| US4830983A (en) * | 1987-11-05 | 1989-05-16 | Xerox Corporation | Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof |
| JPH01143285A (ja) * | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体超格子の無秩序化方法及び半導体レーザ装置 |
| US5013684A (en) * | 1989-03-24 | 1991-05-07 | Xerox Corporation | Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth |
| US5051786A (en) * | 1989-10-24 | 1991-09-24 | Mcnc | Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof |
-
1990
- 1990-11-28 JP JP2335830A patent/JPH04199507A/ja active Pending
-
1991
- 1991-11-27 US US07/798,740 patent/US5182229A/en not_active Expired - Fee Related
- 1991-11-28 DE DE4139159A patent/DE4139159C2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126916A (en) * | 1980-03-10 | 1981-10-05 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4139159C2 (de) | 1996-05-02 |
| US5182229A (en) | 1993-01-26 |
| DE4139159A1 (de) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US5760426A (en) | Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13 | |
| US5757024A (en) | Buried porous silicon-germanium layers in monocrystalline silicon lattices | |
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| US5834362A (en) | Method of making a device having a heteroepitaxial substrate | |
| JPH0666274B2 (ja) | ▲ｉｉｉ▼−ｖ族化合物半導体の形成方法 | |
| JPH02285631A (ja) | 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品 | |
| US5402748A (en) | Method of growing a compound semiconductor film | |
| EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
| US4948751A (en) | Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor | |
| US5456206A (en) | Method for two-dimensional epitaxial growth of III-V compound semiconductors | |
| JP4429459B2 (ja) | 高抵抗ＧａＮ結晶層の製造方法 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| US6451711B1 (en) | Epitaxial wafer apparatus | |
| US4939102A (en) | Method of growing III-V semiconductor layers with high effective hole concentration | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| US5017517A (en) | Method of fabricating semiconductor device using an Sb protection layer | |
| US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
| JP3235805B2 (ja) | 半導体結晶の成長方法 | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| KR960004591B1 (ko) | 도우프된 결정 성장 방법 | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JPH0774109A (ja) | 化合物半導体基板および半導体基板の再利用法 | |
| JP2735190B2 (ja) | 分子線エピタキシヤル成長方法及び成長装置 |