JPH04199573A - マスタスライスｌｓｉ - Google Patents
マスタスライスｌｓｉInfo
- Publication number
- JPH04199573A JPH04199573A JP33535490A JP33535490A JPH04199573A JP H04199573 A JPH04199573 A JP H04199573A JP 33535490 A JP33535490 A JP 33535490A JP 33535490 A JP33535490 A JP 33535490A JP H04199573 A JPH04199573 A JP H04199573A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lsi
- main
- main circuit
- master slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、主回路の一部を予備回路で差し換えられる
マスタスライスＬＳＩに関するものである。
マスタスライスＬＳＩに関するものである。
第３図は従来のマスタスライスＬＳＩを示す構成図であ
る。図において、（３）は入出力回路、（４）はチップ
内部に形成された回路部分、（５）はこのＬＳＩの未使
用領域である。
る。図において、（３）は入出力回路、（４）はチップ
内部に形成された回路部分、（５）はこのＬＳＩの未使
用領域である。
この構成図に示すように、マスタスライスＬＳ■は動作
に必要な回路のみを搭載して構成されている。
に必要な回路のみを搭載して構成されている。
従来のマスタスライスＬＳＩにおいては、必要な回路の
みしか搭載していないため、その回路の一箇所にても不
良箇所か生しれば、そのＬＳＩは廃却しなければならず
、必要な数量を得られない場合は、再度、製造すること
か必要で、必要数量を得るために時間を要するなとの問
題点かあった。
みしか搭載していないため、その回路の一箇所にても不
良箇所か生しれば、そのＬＳＩは廃却しなければならず
、必要な数量を得られない場合は、再度、製造すること
か必要で、必要数量を得るために時間を要するなとの問
題点かあった。
この発明は上記のような問題点を解消するためになされ
たもので、同一チップ内に予備回路を設け、その予備回
路を主回路の該当部分と差し換えられるマスタスライス
ＬＳＩを得ることを目的とする。
たもので、同一チップ内に予備回路を設け、その予備回
路を主回路の該当部分と差し換えられるマスタスライス
ＬＳＩを得ることを目的とする。
この発明に係るマスタスライスＬＳＩは、同一チップ内
に、主回路と、該主回路の一部又は全てと同一の機能を
有する予備回路とを１つ以上有し、上記回路の該当部分
を上記予備回路で差し換えられるものである。
に、主回路と、該主回路の一部又は全てと同一の機能を
有する予備回路とを１つ以上有し、上記回路の該当部分
を上記予備回路で差し換えられるものである。
この発明によれば、主回路の一部又は、全てと同一の機
能を有する予備回路を、同一チップ上に、設けておく。
能を有する予備回路を、同一チップ上に、設けておく。
配線工程あるいは、ワイアボンディング工程を利用して
、主回路に不良かある場合は、予備回路を配線あるいは
、ワイアボンディングすることにより、良品チップを得
る。
、主回路に不良かある場合は、予備回路を配線あるいは
、ワイアボンディングすることにより、良品チップを得
る。
以下、この発明を図に基づいて説明する。
第１図はこの発明の一実施例によるマスタスライスＬＳ
Ｉを示す構成図であり、図において、（１ａ）、 （Ｉ
ｂ）は主回路を構成する回路ブロック、（２ａ）。
Ｉを示す構成図であり、図において、（１ａ）、 （Ｉ
ｂ）は主回路を構成する回路ブロック、（２ａ）。
（２ｂ）は主回路ブロック（Ｉａ）、 （ｌｂ）に対応
する予備の回路ブロックである。（３）は従来例におけ
るものと同等の入出力回路である。
する予備の回路ブロックである。（３）は従来例におけ
るものと同等の入出力回路である。
このように構成されたマスタスライスＬＳＩを製作する
段階において、各ブロック単位で、回路構成を行った後
、各回路ブロック（ｌａ）、 （Ｉｂ）、 （２ａ）。
段階において、各ブロック単位で、回路構成を行った後
、各回路ブロック（ｌａ）、 （Ｉｂ）、 （２ａ）。
（２ｂ）のテストを行う。その後、主回路ブロック（１
ａ）と予備回路ブロック（２ａ）のうち正しく動作する
方のブロックと、主回路ブロック（］Ｉｂと予備回路ブ
ロック（２ｂ）のうち、正しく動作する方のブロックと
を用いて、ブロック間配線を行うことによって、ＬＳＩ
を形成する。
ａ）と予備回路ブロック（２ａ）のうち正しく動作する
方のブロックと、主回路ブロック（］Ｉｂと予備回路ブ
ロック（２ｂ）のうち、正しく動作する方のブロックと
を用いて、ブロック間配線を行うことによって、ＬＳＩ
を形成する。
この実施例においては、回路ブロック数を増すことによ
って、１つの回路ブロックの大きさを小さくすることが
でき、不良部分を避けて配線できる可能性が高くなると
いう効果かある。
って、１つの回路ブロックの大きさを小さくすることが
でき、不良部分を避けて配線できる可能性が高くなると
いう効果かある。
第２図はこの発明の他の実施例によるマスタスライスＬ
ＳＩを示す構成図である。図において、（１）、 （２
］は、前記の実施例と同等である。（３ａ）は主回路用
の入出力回路、（３ｂ）は予備回路用の入出力回路であ
る。このように構成されたマスタスライスＬＳＩにおい
ては、ＬＳＩの製作終了後、テストを行い、主回路（１
）と主回路用入出力回路（３ａ）を用いて構成された部
分と、予備回路（２）と予備回路用入出力回路（３ｂ）
を用いて構成された部分のうち、動作する方をワイアホ
ンディングすることにより、良品のマスタスライスＬＳ
Ｉを得る。
ＳＩを示す構成図である。図において、（１）、 （２
］は、前記の実施例と同等である。（３ａ）は主回路用
の入出力回路、（３ｂ）は予備回路用の入出力回路であ
る。このように構成されたマスタスライスＬＳＩにおい
ては、ＬＳＩの製作終了後、テストを行い、主回路（１
）と主回路用入出力回路（３ａ）を用いて構成された部
分と、予備回路（２）と予備回路用入出力回路（３ｂ）
を用いて構成された部分のうち、動作する方をワイアホ
ンディングすることにより、良品のマスタスライスＬＳ
Ｉを得る。
この実施例においては、テスト回数、配線工程数を増す
必要かないので、効率的に製造を行うことかできる。
必要かないので、効率的に製造を行うことかできる。
以上のように、この発明によれば、マスタスライスＬＳ
Ｉを、主回路と、該主回路の一部又は全てと同一の機能
を有する予備回路とを搭載し、上記主回路の該当部分を
上記予備回路で差し換えられるように構成したので、上
記主回路の一部に不良があっても、良品のＬＳＩを製作
でき、特に、少ゲート多Ｉ１０のマスタスライスＬＳＩ
に用いる場合は、チップ内部に生じる空き領域を用いて
、予備回路を搭載できるので、チップ面精の増大もなく
、不良率を低減でき、１枚のウェハから多くの良品ＬＳ
Ｉを得られるという効果かある。
Ｉを、主回路と、該主回路の一部又は全てと同一の機能
を有する予備回路とを搭載し、上記主回路の該当部分を
上記予備回路で差し換えられるように構成したので、上
記主回路の一部に不良があっても、良品のＬＳＩを製作
でき、特に、少ゲート多Ｉ１０のマスタスライスＬＳＩ
に用いる場合は、チップ内部に生じる空き領域を用いて
、予備回路を搭載できるので、チップ面精の増大もなく
、不良率を低減でき、１枚のウェハから多くの良品ＬＳ
Ｉを得られるという効果かある。
第１図はこの発明の一実施例によるマスタスライスＬＳ
Ｉを示す構成図、第２図はこの発明の他の実施例による
マスタスライスＬＳＩを示す構成図、第３図は従来のマ
スタスライスＬＳＩを示す構成図である。 図において（１）、 （Ｉａ）、 （Ｉｂ）は主回路、
（２）、 （２ａ）。 （２ｂ）は予備回路、（３ａ）、 （３ｂ）はそれぞれ
主回路用。 予備回路用の入出力回路である。
Ｉを示す構成図、第２図はこの発明の他の実施例による
マスタスライスＬＳＩを示す構成図、第３図は従来のマ
スタスライスＬＳＩを示す構成図である。 図において（１）、 （Ｉａ）、 （Ｉｂ）は主回路、
（２）、 （２ａ）。 （２ｂ）は予備回路、（３ａ）、 （３ｂ）はそれぞれ
主回路用。 予備回路用の入出力回路である。
Claims (1)
- 同一チップ内に、主回路と、該主回路の一部又は全てと
同一の機能を有する予備回路とを１つ以上有し、上記主
回路の該当部分を上記予備回路で差し換えられることを
特徴とするマスタスライスＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33535490A JPH04199573A (ja) | 1990-11-28 | 1990-11-28 | マスタスライスｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33535490A JPH04199573A (ja) | 1990-11-28 | 1990-11-28 | マスタスライスｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199573A true JPH04199573A (ja) | 1992-07-20 |
Family
ID=18287594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33535490A Pending JPH04199573A (ja) | 1990-11-28 | 1990-11-28 | マスタスライスｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199573A (ja) |
-
1990
- 1990-11-28 JP JP33535490A patent/JPH04199573A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11251531A (ja) | 半導体装置レイアウト構造 | |
| GB2391706A (en) | Wafer testing | |
| JPH04199573A (ja) | マスタスライスｌｓｉ | |
| US4849657A (en) | Fault tolerant integrated circuit design | |
| JP2918397B2 (ja) | 半導体ウエハ及びその製造方法 | |
| JPH02235356A (ja) | 半導体装置 | |
| JPH0230176A (ja) | 半導体集積回路 | |
| JPS6161439A (ja) | マスタ−スライス型半導体集積回路装置 | |
| JP2000124315A (ja) | 半導体集積回路装置 | |
| KR20020045641A (ko) | 반도체 디바이스 | |
| JPH0547934A (ja) | 大規模集積回路の製造方法 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JP2558818B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPS5936914Y2 (ja) | 半導体集積回路 | |
| JPH04231885A (ja) | デジタル・アナログ混在のｌｓｉ | |
| JPS61216339A (ja) | 複合ウエハスケ−ル集積回路 | |
| JPH0360144A (ja) | 半導体集積回路の製造方法 | |
| JP2867896B2 (ja) | 半導体装置の製造方法 | |
| JPH02309656A (ja) | マスタースライス型半導体集積回路 | |
| JP2024048699A (ja) | 半導体ウエハ | |
| JPS60210852A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04267542A (ja) | 半導体集積回路のレイアウト方法および装置 | |
| JPH03205853A (ja) | 半導体集積回路 | |
| JPS59134864A (ja) | 半導体集積回路装置構成法およびその実施半導体集積回路装置 | |
| JP2665083B2 (ja) | 半導体集積回路のテスト回路 |