JPH04201576A - サーマルヘツド及びその製造方法 - Google Patents
サーマルヘツド及びその製造方法Info
- Publication number
- JPH04201576A JPH04201576A JP33857990A JP33857990A JPH04201576A JP H04201576 A JPH04201576 A JP H04201576A JP 33857990 A JP33857990 A JP 33857990A JP 33857990 A JP33857990 A JP 33857990A JP H04201576 A JPH04201576 A JP H04201576A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- thermal head
- film
- protective film
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
従来、この種のサーマルヘッドの形成に於いては、ポリ
イミドを塗布した両面銅張高耐熱樹脂基板全面に発熱抵
抗体膜を形成し、その上に導体膜を積層した後、導体膜
をパターン化して配線電極を形成し、配線電極と同一パ
ターンとなる様に抵抗体膜を除去し、さらに配線電極の
一部を除去することにより、発熱抵抗体を露出させて発
熱部を形成し、配線電極と発熱抵抗体駆動用制御素子と
のフェイスダウンポンディングパッド部のみ残して、保
護膜を低温成膜（１５０℃以下）できるスパッタ法にて
５ｉＡＩＯＮ、５ｉＰＯＮ、、５ｉＢＯＮ、または５ｉ
ｎ２とＴ＝ａ２Ｏ５の２層構造で形成し、その後高絶縁
性のポリイミド樹脂によりフェイスダウンボンディング
用の半田ダムを形成している。 第７図に従来のサーマルヘッドに係るフェースダウンボ
ンディング部の断面図を示す。 図中、１は高耐熱樹脂基板、２は銅めっき、３はニッケ
ルめっき、４は金めつき、５はポリイミド樹脂、９は半
田ダム、１０は制御素子（ドライバーＩＣ）である。
イミドを塗布した両面銅張高耐熱樹脂基板全面に発熱抵
抗体膜を形成し、その上に導体膜を積層した後、導体膜
をパターン化して配線電極を形成し、配線電極と同一パ
ターンとなる様に抵抗体膜を除去し、さらに配線電極の
一部を除去することにより、発熱抵抗体を露出させて発
熱部を形成し、配線電極と発熱抵抗体駆動用制御素子と
のフェイスダウンポンディングパッド部のみ残して、保
護膜を低温成膜（１５０℃以下）できるスパッタ法にて
５ｉＡＩＯＮ、５ｉＰＯＮ、、５ｉＢＯＮ、または５ｉ
ｎ２とＴ＝ａ２Ｏ５の２層構造で形成し、その後高絶縁
性のポリイミド樹脂によりフェイスダウンボンディング
用の半田ダムを形成している。 第７図に従来のサーマルヘッドに係るフェースダウンボ
ンディング部の断面図を示す。 図中、１は高耐熱樹脂基板、２は銅めっき、３はニッケ
ルめっき、４は金めつき、５はポリイミド樹脂、９は半
田ダム、１０は制御素子（ドライバーＩＣ）である。
しかしながら、従来の駆動用制御素子としてフリップチ
ップを搭載するサーマルヘッドは、半田ダム形成工程を
高絶縁性のポリイミド有機物を用いて、フォトリソグラ
フィ法によりパターン形成する工程により行っているこ
とから、次の様な課題がある。 （１）イミド化の熱処理条件の複雑さ、及び熱処理時に
於けるイミド化率の差異により、半田ダムの形状にばら
つきが生じる。 （２）ポリイミド樹脂の材料原価が高い。 （３）作業工程が大幅に増大する。 以上の様に、ポリイミド樹脂を使って半田ダムを形成す
る従来の製造方法に対しては、前述した課題を解決しな
ければならない。 また、保護膜に於いても５ｉＡ１ＯＮ等の膜をスパッタ
法により形成しているが、これには、以下の様な課題が
ある。 （１）成膜速度が１００〜１５０人／分程度で限界であ
り、厚さとして３，０μｍ以上必要な保護膜を形成する
には成膜に要する時間が長く、生産効率が悪く、量産性
に向かない。 （２）段差部のステップ力バレツヂが悪い。 （３）エツチングレートが遅（、半田ダムとして使用す
るためには、コストアップとなる。 本発明は、上記に鑑み、 （１）ドライバーＩＣと接続するための半田ダムとして
、ポリイミド樹脂を使用せず、サーマルヘッドの保護膜
を利用することにより、複雑な熱処理工程、材料原価等
が省かれ、コスト面、歩留り向上に大きく寄与する。 （２）保護膜として、プラズマ化学的気相成長（Ｐ−Ｃ
ＶＤ）法によるＳｉＯＮ膜とすることにより、成膜速度
のアップ、ステップカバレツヂの向上、フォトリソグラ
フィ加工時のエツチングレートのアップを図り、より生
産性、信頼性に富んだ構造となる。 といったサーマルヘッド及びその製造方法の提供を目的
とする。
ップを搭載するサーマルヘッドは、半田ダム形成工程を
高絶縁性のポリイミド有機物を用いて、フォトリソグラ
フィ法によりパターン形成する工程により行っているこ
とから、次の様な課題がある。 （１）イミド化の熱処理条件の複雑さ、及び熱処理時に
於けるイミド化率の差異により、半田ダムの形状にばら
つきが生じる。 （２）ポリイミド樹脂の材料原価が高い。 （３）作業工程が大幅に増大する。 以上の様に、ポリイミド樹脂を使って半田ダムを形成す
る従来の製造方法に対しては、前述した課題を解決しな
ければならない。 また、保護膜に於いても５ｉＡ１ＯＮ等の膜をスパッタ
法により形成しているが、これには、以下の様な課題が
ある。 （１）成膜速度が１００〜１５０人／分程度で限界であ
り、厚さとして３，０μｍ以上必要な保護膜を形成する
には成膜に要する時間が長く、生産効率が悪く、量産性
に向かない。 （２）段差部のステップ力バレツヂが悪い。 （３）エツチングレートが遅（、半田ダムとして使用す
るためには、コストアップとなる。 本発明は、上記に鑑み、 （１）ドライバーＩＣと接続するための半田ダムとして
、ポリイミド樹脂を使用せず、サーマルヘッドの保護膜
を利用することにより、複雑な熱処理工程、材料原価等
が省かれ、コスト面、歩留り向上に大きく寄与する。 （２）保護膜として、プラズマ化学的気相成長（Ｐ−Ｃ
ＶＤ）法によるＳｉＯＮ膜とすることにより、成膜速度
のアップ、ステップカバレツヂの向上、フォトリソグラ
フィ加工時のエツチングレートのアップを図り、より生
産性、信頼性に富んだ構造となる。 といったサーマルヘッド及びその製造方法の提供を目的
とする。
本発明請求項１による課題解決手段は、第１゜２図の如
く、ベース基板として両面銅張高耐熱性樹脂基板２Ｏが
使用され、該ベース基板上に、両面銅張高耐熱性樹脂基
板２Ｏの銅箔２１ａから放熱性を助長するための放熱層
と、該放熱層を被覆する熱伝導率の低いポリイミド樹脂
２２より成る蓄熱層とが積層され、発熱抵抗体２３、電
極２５゜２６、２７及び保護膜２８が順次形成され、該
発熱抵抗体２３の駆動を制御する制御素子２４が実装さ
れたサーマルヘッドにおいて、前記発熱抵抗体駆動用制
御素子２４の接続用電極２７上に、所定以上の半田が拡
がるのを防止するための半田ダム２９が設けられ、該半
田ダム２９は、前記保護膜２８と同一材料にて形成され
たものである。 また、請求項２による課題解決手段は、請求項１記載の
サーマルヘッドにおいて、保護膜２８としてプラズマ化
学的気相成長法にてＳｉＯＮ膜を形成し、この成膜条件
として成膜温度２５０〜３００°Ｃ１使用ガスとして５
ＩＨ４、Ｎ２ｏＳＮ２の混合ガスを用い、少なくともＳ
ｉＨ４とＮ２Ｏとの比を０．５≦Ｎ２Ｏ／ＳｉＨ４≦１
としたものである。
く、ベース基板として両面銅張高耐熱性樹脂基板２Ｏが
使用され、該ベース基板上に、両面銅張高耐熱性樹脂基
板２Ｏの銅箔２１ａから放熱性を助長するための放熱層
と、該放熱層を被覆する熱伝導率の低いポリイミド樹脂
２２より成る蓄熱層とが積層され、発熱抵抗体２３、電
極２５゜２６、２７及び保護膜２８が順次形成され、該
発熱抵抗体２３の駆動を制御する制御素子２４が実装さ
れたサーマルヘッドにおいて、前記発熱抵抗体駆動用制
御素子２４の接続用電極２７上に、所定以上の半田が拡
がるのを防止するための半田ダム２９が設けられ、該半
田ダム２９は、前記保護膜２８と同一材料にて形成され
たものである。 また、請求項２による課題解決手段は、請求項１記載の
サーマルヘッドにおいて、保護膜２８としてプラズマ化
学的気相成長法にてＳｉＯＮ膜を形成し、この成膜条件
として成膜温度２５０〜３００°Ｃ１使用ガスとして５
ＩＨ４、Ｎ２ｏＳＮ２の混合ガスを用い、少なくともＳ
ｉＨ４とＮ２Ｏとの比を０．５≦Ｎ２Ｏ／ＳｉＨ４≦１
としたものである。
上記課題解決手段において、半田ダム２９を、保護膜（
ＳｉＯＮ膜）２８と同一材料にて形成することにより、
保護膜の形成を量産性に富んだＰ−ＣＶＤ法を採用でき
、また両面銅張高耐熱樹脂基板２Ｏへの熱的ダメージも
最大３００℃であるためほとんどない。 また、フェースダウンボンディング用の半田ダム２９の
形成時のドライエツチングも、成膜温度２５０〜３００
℃、成膜ガス比０．５≦Ｎ ２Ｏ ／ Ｓｉ上４≦１の
条件で行うことにより、エツチングレートの速い膜形成
が可能となる。 さらに、保護膜２８と半田ダム２９とを同時に形成する
ことになるので、保護膜の形成後に電極２５．２６．２
７を被膜するスクリーン印刷工程が不要となり、コスト
的にも有利となる。しかも、下地となる電極２５．２６
．２７との密着性も優れており、信頼性の向上を図るこ
とができる。 そして、保護膜２８の形成時に、メタルマスクを使用す
ることなく、基板２Ｏの全面に保護膜を形成することが
できるので、ダストの付着による歩留の低下を防止して
、不良率を低減し、作業時間の短縮ができる。
ＳｉＯＮ膜）２８と同一材料にて形成することにより、
保護膜の形成を量産性に富んだＰ−ＣＶＤ法を採用でき
、また両面銅張高耐熱樹脂基板２Ｏへの熱的ダメージも
最大３００℃であるためほとんどない。 また、フェースダウンボンディング用の半田ダム２９の
形成時のドライエツチングも、成膜温度２５０〜３００
℃、成膜ガス比０．５≦Ｎ ２Ｏ ／ Ｓｉ上４≦１の
条件で行うことにより、エツチングレートの速い膜形成
が可能となる。 さらに、保護膜２８と半田ダム２９とを同時に形成する
ことになるので、保護膜の形成後に電極２５．２６．２
７を被膜するスクリーン印刷工程が不要となり、コスト
的にも有利となる。しかも、下地となる電極２５．２６
．２７との密着性も優れており、信頼性の向上を図るこ
とができる。 そして、保護膜２８の形成時に、メタルマスクを使用す
ることなく、基板２Ｏの全面に保護膜を形成することが
できるので、ダストの付着による歩留の低下を防止して
、不良率を低減し、作業時間の短縮ができる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示すサーマルヘッドに係る
フェースダウンボンディング部の断面図、第２図（ａ）
〜（ｇ）は同じくその製造工程順の構造を示す図、第３
図は第２図（ａ）に示す工程において共通電極、放熱層
及びフェースダウンポンディングパッド部をパターニン
グした状態を示す図、第４図は第２図（ｇ）に示す工程
が終了した状態を示すサーマルヘッドの平面図である。 図において、２Ｏは両面銅張高耐熱樹脂基板であり、ガ
ラス繊維にエポキシ樹脂を含浸して形成した高耐熱を有
するがラスエポキシ基板をベースとし、この基板の表裏
両面に、銅箔２１ａ、２１ｂが張り付けられている。 そして、銅箔２１ａ、２１ｂは、エツチングにより放熱
層がパターン形成され、裏面銅箔２１ｂは、エツチング
等を行わず、そのまま使用される。 裏面銅箔２１ｂは、後述の発熱抵抗体２３からの熱を速
やかに拡散し、次いで裏面銅箔２１ｂに接着されるヒー
トシンク（図示せず）に熱を伝えることにより、放熱性
を向上させている。また、サーマルヘッド製造中におい
て、高耐熱樹脂基板１の熱変形を防止する層として機能
し、基板２Ｏの反りやうねりの防止を行う。 前記放熱層の表面銅箔２１ａは、ポリイミド樹脂２２か
ら成る蓄熱層により被覆されている。このポリイミド樹
脂は、熱拡散率が０．１１ （ｍｍ”／５ｅｃ）のシロ
キサン結合を含んでいる。よって、基板２Ｏ側にロスす
る熱が減少して感熱紙に伝わる熱エネルギーの割合が高
くなり、省エネルギー化ができる。 また、ポリイミド蓄熱層上には、主走査方向に一列に配
置した複数個の発熱抵抗体２３が積層されている。 発熱抵抗体２３は、ＴＴａ−８ｔｏ膜でできており、一
端に発熱抵抗体駆動用制御素子（ドライバーＩＣ）２４
と電気的に接続を行う個別配線電極２５（第２図（ｇ）
参照）と、他端に他の発熱抵抗体２３と電気的に接続を
行う共通電極２６（第２図（ｇ）参照）とが配置されて
いる。 個別配線電極２５の終端上には、ドライバーＩＣ２４の
接続（フェイスダウンボンディング）時ニドライ／＜−
ＩＣ２４と個別配線電極２５とを半田を用いて電気的に
接続するためのドライバーＩＣ接続（フェイスダウンポ
ンディング）用電極２７（第２図（ｇ）参照）が形成さ
れている。 そして、フェイスダウンボンディング用電極２７、発熱
抵抗体２３、共通電極２６、個別配線電極２５及びポリ
イミド蓄熱層２２上には、保護膜２８が形成されている
。 この保護膜２８のフェイスダウンボンディング電極２７
上には、所定以上の半田が拡がるのを防止するための半
田ダム２９が形成されている。保護膜２８は、耐湿、耐
酸化、耐摩耗防止膜として機能する。 なお、第１図中、４０は半田バンブである。 ここで、上記サーマルヘッドの製造方法について詳述す
る。 まず、第２図（ａ）で、共通電極と放熱層を兼ねた構造
にする部分と、フェースダウンポンディングパッド部に
なる部分を、第３図の様に、両面鋼張高耐熱基板１の厚
さ９．０μｍの表面銅箔２１ａをフォトリソグラフィ後
、塩化第２鉄等のエツチング液にてパターニングする。 次に、第２図（ｂ）の様に、無電解めっき法により、ニ
ッケルめっき３０を１．０〜１．５μｍ１つづいて金め
つき３１を０．０７〜０．１μｍ程度被覆する。これは
、フェースダウンの電極表面を半田となじみの良い金３
１にするための工程であり、ニツケノにめつきば、金３
１と下地銅箔２１ａとの拡散防止用に用いたものである
。 そして、その上全面に、蓄熱層と電気絶縁を兼ねて、高
耐熱絶縁性樹脂であるポリイミド樹脂２２を１５μｍ程
度、全面にロールコータ法、またはスピンコーター法に
より塗布し、直ちに１２Ｏ℃で７分間硬化させた後、２
Ｏ０℃で３０分間半硬化させる。 次に、共通電極のコンタクト部と、フェースダウンポン
ディングパッド部とのポリイミド樹脂を除去するため、
フォトリソグラフィを行い、ヒラジン、エチレンジアミ
ンの混合エツチング液にて第２図（Ｃ）の様にパターニ
ングする。 その後、３００℃で３０分間本硬化し、さらに赤外加熱
炉にて裏面を冷却しながら表面温度を３５０℃程度で３
０分間加熱し、ポリイミド蓄熱層形成のプロセスを行う
。 次に、発熱抵抗体膜３３としてＴａ−８ｉ０２３２を２
Ｏ００人程度１スパッタ法にて全面に形成し、この上に
配線電極として導体薄膜を、Ａｌ−８ｔ（１％）を８０
００人穆度１スパッタ法、または蒸着法にて形成し第２
図（ｄ）の構造とする。 そして、導体薄膜による配線パターンを形成するため、
フォトリソグラフィ法によりリン酸等で、ウェットエツ
チングしてパターニングし、さらにその導体配線と同一
パターンで、導体配線下の薄膜抵抗パターンをＣＦ４＋
Ｏ□系のドライエツチング法にてパターニングし、さら
に導体配線の一部をフォトリソグラフィ法によりリン酸
等でウェットエツチングし、発熱抵抗体２３を露出させ
て発熱部を形成し、第２図（ｅ）の様に配線電極部をフ
ェースダウンボンディング用電極と接続させて形成する
。 その後、プラズマ化学的気相成長（Ｐ−ＣＶＤ）装置を
用い、第２図（ｆ）の様に、ＳｉＯＮ膜を全面に５，０
μｍ積層して保護膜２８を形成する。 そして、第２図（ｇ）の様に、フォトリソグラフィ法に
より、ＣＦ４、・Ｏ４、Ｎ２Ｏ、Ｎ、系のドライエツチ
ングを行って、ＳｉＯＮ膜の半田ダム２９の部分をパタ
ーニングし、第４図に示すサーマルヘッドを得ることが
できる。 その成膜条件として、サーマルヘッドの保護膜としての
機能を持ち、また半田ダム形成時の加工性、つまりエッ
チレートの速い膜を作るために以下の条件で、成膜温度
とＮ２Ｏ／ＳｉＨ４比をパラメータとして実験を行った
。なお、上記パラメータ以外の条件は公知の技術に基づ
いて設定した。 電極サイズ６００ｍｍ、電極間距離２５ｍｍ′、ＲＦ周
波数１３．５６ＭＨｚＳＲＦ電力２．ＯＫＷ。 ガス圧０．９ＴｏｒｒＳＮ！流量４７５０ｓｃｃｍ。 ＳｉＨ，流量１９０ｓｃｃｍとし、パラメータとして、
基板温度２Ｏ０°Ｃ〜３００℃、Ｎ！０流量９５ｓｅｃ
ｍ 〜３６０ｓｅｃｍを変化させて成膜した。 第５図に基板温度をパラメータにして成膜したＳｉＯＮ
膜の成膜レート、屈折率、ＮＨ４Ｆ＋ＨＦからなるバッ
ハフッ酸によるエツチングレート、ＣＦ４１０Ｒガスに
よるドライエッチレート、残留応力を示す。 ・ これから判る様に、残留応力は、２７５℃付近が圧縮応
力も最小であり、保護膜として適している。また、基板
材料から・プラズマＣＶＤ成膜時の ゛温度限界が３
００℃程度であり、装置の温度ばらつき（±２５℃）を
考慮すれば、実使用温度設定は、最高温度で２７５℃が
上限である。逆に、低温で生成膜したＳｉＯＮ膜ではデ
ポレートが速（、圧縮応力であるが、バッハフッ酸によ
るエツチングレートが速い。これは、膜の緻密性が悪い
ことを示しており、実際に２２５℃未満のＳｉＯＮ膜を
成膜し、印字走行テストを行うと耐摩耗性が著しく劣り
、クラックや剥離等が発生し、サーマルヘッドの保護膜
として適さない。よって、成膜温度は２７５℃が最適で
ある。 次に、第６図にＮｅｏ流量をパラメータとして成膜した
ＳｉＯＮ膜の成膜レート、屈折率、バッハフッ酸エツチ
ングレート、ドライエツチングレート、残留応力を第５
図と同様に示す。 図示の如く、Ｎ、０流量を変えることにより、全ての特
性が大きく影響を受けるのが判る。これらの５ｉＱＮ膜
について耐摩耗テストを行うと、摩耗量、耐クラツク性
、共にＮｅｏ流量の少ない方がペターである。また、ド
ライエツチングレートもＮ、０流量の少ない方が早（、
半田ダムのフォトリングラフィによるパターン形成に適
している。また、残留応力もＮ２Ｏ／ＳｉＨ４≦１の条
件であれば圧縮側になっており、薄膜の積層構造に適し
ている。 ただし、ＮｚＯ／Ｓ １）（４＜ｏ、５になると圧縮応
力が大きく、基板の反りを助長させるため、好ましくな
い。よって、０．５≦Ｎ２Ｏ／ＳｉＨ，≦１のガス比が
良好である。 すなわち、従来技術と同様に、配線部、発熱部を形成し
た後に、保護膜２８を基板２Ｏの全面に成膜し、この保
護膜２８のフェイスダウンパッド部を半田ダム２９とな
る様に、フォトリソグラフィ技術にてパターン化して、
ドライエツチング等で除去し、保護膜を半田ダムとして
活用する。 上記の様な構造にすることにより、保護膜２８の形成を
量産性に富んだＰ−ＣＶＤ法を採用でき、また両面銅張
高耐熱樹脂基板２Ｏへの熱的ダメージも最大３００℃で
あるためほとんどない。 また、フェースダウンボンディング用の半田ダム２９の
形成時のドライエツチングも、成膜温度２５０〜３００
℃、成膜ガス比０．５≦Ｎ２Ｏ／ＳｉＨ４≦１の条件で
行うことにより、エツチングレートの速い膜形成が可能
となる。 さらに、保護膜２８と半田ダム２９とを同時に形成する
ことになるので、保護膜の形成後にり一ド電極２５．２
６．２７を被膜するスクリーン印刷工程が不要となり、
コスト的にも有利となる。しかも、下地リード電極２５
．２６．２７との密着性も優れており、信頼性の向上を
図ることができる。 そして、保護膜２８の形成時に、メタルマスクを使用す
ることなく、基板２Ｏの全面に保護膜を形成することが
でき、ダストの付着による歩留低下を防止して、不良率
を低減し、作業時間の短縮ができる。 なお、本発明は、上記実施例に限定されるものではな（
、本発明の範囲内で上記実施例に多くの修正及び変更を
加え得ることは勿論である。 【発明の効果］ 以上の説明から明らかな通り、本発明請求項１によると
、発熱抵抗体駆動用制御素子との接続するための半田ダ
ムとして、ポリイミド樹脂を使用せず、保護膜を利用し
ているので、複雑な熱処理ニー、材料原価等が省かれ、
コスト面、歩留り向上に大きく寄与することができる。 また、請求項２によると、保護膜として、成膜温度２５
０〜３００℃、成膜ガス比０５≦Ｎ２Ｏ／ＳｉＨ４≦１
の成膜条件でプラズマＣＶＤ法によるＳｉＯＮ膜を形成
することにより、成膜速度のアップ、ステップカバレッ
ヂの向上、フォトリソグラフィ加工時のエツチングレー
トのアップが図れ、より生産性、信頼性に富んだ構造と
することができる。
フェースダウンボンディング部の断面図、第２図（ａ）
〜（ｇ）は同じくその製造工程順の構造を示す図、第３
図は第２図（ａ）に示す工程において共通電極、放熱層
及びフェースダウンポンディングパッド部をパターニン
グした状態を示す図、第４図は第２図（ｇ）に示す工程
が終了した状態を示すサーマルヘッドの平面図である。 図において、２Ｏは両面銅張高耐熱樹脂基板であり、ガ
ラス繊維にエポキシ樹脂を含浸して形成した高耐熱を有
するがラスエポキシ基板をベースとし、この基板の表裏
両面に、銅箔２１ａ、２１ｂが張り付けられている。 そして、銅箔２１ａ、２１ｂは、エツチングにより放熱
層がパターン形成され、裏面銅箔２１ｂは、エツチング
等を行わず、そのまま使用される。 裏面銅箔２１ｂは、後述の発熱抵抗体２３からの熱を速
やかに拡散し、次いで裏面銅箔２１ｂに接着されるヒー
トシンク（図示せず）に熱を伝えることにより、放熱性
を向上させている。また、サーマルヘッド製造中におい
て、高耐熱樹脂基板１の熱変形を防止する層として機能
し、基板２Ｏの反りやうねりの防止を行う。 前記放熱層の表面銅箔２１ａは、ポリイミド樹脂２２か
ら成る蓄熱層により被覆されている。このポリイミド樹
脂は、熱拡散率が０．１１ （ｍｍ”／５ｅｃ）のシロ
キサン結合を含んでいる。よって、基板２Ｏ側にロスす
る熱が減少して感熱紙に伝わる熱エネルギーの割合が高
くなり、省エネルギー化ができる。 また、ポリイミド蓄熱層上には、主走査方向に一列に配
置した複数個の発熱抵抗体２３が積層されている。 発熱抵抗体２３は、ＴＴａ−８ｔｏ膜でできており、一
端に発熱抵抗体駆動用制御素子（ドライバーＩＣ）２４
と電気的に接続を行う個別配線電極２５（第２図（ｇ）
参照）と、他端に他の発熱抵抗体２３と電気的に接続を
行う共通電極２６（第２図（ｇ）参照）とが配置されて
いる。 個別配線電極２５の終端上には、ドライバーＩＣ２４の
接続（フェイスダウンボンディング）時ニドライ／＜−
ＩＣ２４と個別配線電極２５とを半田を用いて電気的に
接続するためのドライバーＩＣ接続（フェイスダウンポ
ンディング）用電極２７（第２図（ｇ）参照）が形成さ
れている。 そして、フェイスダウンボンディング用電極２７、発熱
抵抗体２３、共通電極２６、個別配線電極２５及びポリ
イミド蓄熱層２２上には、保護膜２８が形成されている
。 この保護膜２８のフェイスダウンボンディング電極２７
上には、所定以上の半田が拡がるのを防止するための半
田ダム２９が形成されている。保護膜２８は、耐湿、耐
酸化、耐摩耗防止膜として機能する。 なお、第１図中、４０は半田バンブである。 ここで、上記サーマルヘッドの製造方法について詳述す
る。 まず、第２図（ａ）で、共通電極と放熱層を兼ねた構造
にする部分と、フェースダウンポンディングパッド部に
なる部分を、第３図の様に、両面鋼張高耐熱基板１の厚
さ９．０μｍの表面銅箔２１ａをフォトリソグラフィ後
、塩化第２鉄等のエツチング液にてパターニングする。 次に、第２図（ｂ）の様に、無電解めっき法により、ニ
ッケルめっき３０を１．０〜１．５μｍ１つづいて金め
つき３１を０．０７〜０．１μｍ程度被覆する。これは
、フェースダウンの電極表面を半田となじみの良い金３
１にするための工程であり、ニツケノにめつきば、金３
１と下地銅箔２１ａとの拡散防止用に用いたものである
。 そして、その上全面に、蓄熱層と電気絶縁を兼ねて、高
耐熱絶縁性樹脂であるポリイミド樹脂２２を１５μｍ程
度、全面にロールコータ法、またはスピンコーター法に
より塗布し、直ちに１２Ｏ℃で７分間硬化させた後、２
Ｏ０℃で３０分間半硬化させる。 次に、共通電極のコンタクト部と、フェースダウンポン
ディングパッド部とのポリイミド樹脂を除去するため、
フォトリソグラフィを行い、ヒラジン、エチレンジアミ
ンの混合エツチング液にて第２図（Ｃ）の様にパターニ
ングする。 その後、３００℃で３０分間本硬化し、さらに赤外加熱
炉にて裏面を冷却しながら表面温度を３５０℃程度で３
０分間加熱し、ポリイミド蓄熱層形成のプロセスを行う
。 次に、発熱抵抗体膜３３としてＴａ−８ｉ０２３２を２
Ｏ００人程度１スパッタ法にて全面に形成し、この上に
配線電極として導体薄膜を、Ａｌ−８ｔ（１％）を８０
００人穆度１スパッタ法、または蒸着法にて形成し第２
図（ｄ）の構造とする。 そして、導体薄膜による配線パターンを形成するため、
フォトリソグラフィ法によりリン酸等で、ウェットエツ
チングしてパターニングし、さらにその導体配線と同一
パターンで、導体配線下の薄膜抵抗パターンをＣＦ４＋
Ｏ□系のドライエツチング法にてパターニングし、さら
に導体配線の一部をフォトリソグラフィ法によりリン酸
等でウェットエツチングし、発熱抵抗体２３を露出させ
て発熱部を形成し、第２図（ｅ）の様に配線電極部をフ
ェースダウンボンディング用電極と接続させて形成する
。 その後、プラズマ化学的気相成長（Ｐ−ＣＶＤ）装置を
用い、第２図（ｆ）の様に、ＳｉＯＮ膜を全面に５，０
μｍ積層して保護膜２８を形成する。 そして、第２図（ｇ）の様に、フォトリソグラフィ法に
より、ＣＦ４、・Ｏ４、Ｎ２Ｏ、Ｎ、系のドライエツチ
ングを行って、ＳｉＯＮ膜の半田ダム２９の部分をパタ
ーニングし、第４図に示すサーマルヘッドを得ることが
できる。 その成膜条件として、サーマルヘッドの保護膜としての
機能を持ち、また半田ダム形成時の加工性、つまりエッ
チレートの速い膜を作るために以下の条件で、成膜温度
とＮ２Ｏ／ＳｉＨ４比をパラメータとして実験を行った
。なお、上記パラメータ以外の条件は公知の技術に基づ
いて設定した。 電極サイズ６００ｍｍ、電極間距離２５ｍｍ′、ＲＦ周
波数１３．５６ＭＨｚＳＲＦ電力２．ＯＫＷ。 ガス圧０．９ＴｏｒｒＳＮ！流量４７５０ｓｃｃｍ。 ＳｉＨ，流量１９０ｓｃｃｍとし、パラメータとして、
基板温度２Ｏ０°Ｃ〜３００℃、Ｎ！０流量９５ｓｅｃ
ｍ 〜３６０ｓｅｃｍを変化させて成膜した。 第５図に基板温度をパラメータにして成膜したＳｉＯＮ
膜の成膜レート、屈折率、ＮＨ４Ｆ＋ＨＦからなるバッ
ハフッ酸によるエツチングレート、ＣＦ４１０Ｒガスに
よるドライエッチレート、残留応力を示す。 ・ これから判る様に、残留応力は、２７５℃付近が圧縮応
力も最小であり、保護膜として適している。また、基板
材料から・プラズマＣＶＤ成膜時の ゛温度限界が３
００℃程度であり、装置の温度ばらつき（±２５℃）を
考慮すれば、実使用温度設定は、最高温度で２７５℃が
上限である。逆に、低温で生成膜したＳｉＯＮ膜ではデ
ポレートが速（、圧縮応力であるが、バッハフッ酸によ
るエツチングレートが速い。これは、膜の緻密性が悪い
ことを示しており、実際に２２５℃未満のＳｉＯＮ膜を
成膜し、印字走行テストを行うと耐摩耗性が著しく劣り
、クラックや剥離等が発生し、サーマルヘッドの保護膜
として適さない。よって、成膜温度は２７５℃が最適で
ある。 次に、第６図にＮｅｏ流量をパラメータとして成膜した
ＳｉＯＮ膜の成膜レート、屈折率、バッハフッ酸エツチ
ングレート、ドライエツチングレート、残留応力を第５
図と同様に示す。 図示の如く、Ｎ、０流量を変えることにより、全ての特
性が大きく影響を受けるのが判る。これらの５ｉＱＮ膜
について耐摩耗テストを行うと、摩耗量、耐クラツク性
、共にＮｅｏ流量の少ない方がペターである。また、ド
ライエツチングレートもＮ、０流量の少ない方が早（、
半田ダムのフォトリングラフィによるパターン形成に適
している。また、残留応力もＮ２Ｏ／ＳｉＨ４≦１の条
件であれば圧縮側になっており、薄膜の積層構造に適し
ている。 ただし、ＮｚＯ／Ｓ １）（４＜ｏ、５になると圧縮応
力が大きく、基板の反りを助長させるため、好ましくな
い。よって、０．５≦Ｎ２Ｏ／ＳｉＨ，≦１のガス比が
良好である。 すなわち、従来技術と同様に、配線部、発熱部を形成し
た後に、保護膜２８を基板２Ｏの全面に成膜し、この保
護膜２８のフェイスダウンパッド部を半田ダム２９とな
る様に、フォトリソグラフィ技術にてパターン化して、
ドライエツチング等で除去し、保護膜を半田ダムとして
活用する。 上記の様な構造にすることにより、保護膜２８の形成を
量産性に富んだＰ−ＣＶＤ法を採用でき、また両面銅張
高耐熱樹脂基板２Ｏへの熱的ダメージも最大３００℃で
あるためほとんどない。 また、フェースダウンボンディング用の半田ダム２９の
形成時のドライエツチングも、成膜温度２５０〜３００
℃、成膜ガス比０．５≦Ｎ２Ｏ／ＳｉＨ４≦１の条件で
行うことにより、エツチングレートの速い膜形成が可能
となる。 さらに、保護膜２８と半田ダム２９とを同時に形成する
ことになるので、保護膜の形成後にり一ド電極２５．２
６．２７を被膜するスクリーン印刷工程が不要となり、
コスト的にも有利となる。しかも、下地リード電極２５
．２６．２７との密着性も優れており、信頼性の向上を
図ることができる。 そして、保護膜２８の形成時に、メタルマスクを使用す
ることなく、基板２Ｏの全面に保護膜を形成することが
でき、ダストの付着による歩留低下を防止して、不良率
を低減し、作業時間の短縮ができる。 なお、本発明は、上記実施例に限定されるものではな（
、本発明の範囲内で上記実施例に多くの修正及び変更を
加え得ることは勿論である。 【発明の効果］ 以上の説明から明らかな通り、本発明請求項１によると
、発熱抵抗体駆動用制御素子との接続するための半田ダ
ムとして、ポリイミド樹脂を使用せず、保護膜を利用し
ているので、複雑な熱処理ニー、材料原価等が省かれ、
コスト面、歩留り向上に大きく寄与することができる。 また、請求項２によると、保護膜として、成膜温度２５
０〜３００℃、成膜ガス比０５≦Ｎ２Ｏ／ＳｉＨ４≦１
の成膜条件でプラズマＣＶＤ法によるＳｉＯＮ膜を形成
することにより、成膜速度のアップ、ステップカバレッ
ヂの向上、フォトリソグラフィ加工時のエツチングレー
トのアップが図れ、より生産性、信頼性に富んだ構造と
することができる。
第１図は本発明の一実施例を示すサーマルヘッドに係る
フェースダウンボンディング部の断面図、第２図（ａ）
〜（ｇ）は同じくその製造工程順の構造を示す図、 第３図は第２図（ａ）に示す工程において共通電極、放
熱層及びフェースダウンポンディングパッド部をパター
ニングした状態を示す図、第４図は第２図（ｇ）に示す
工程が終了した状態を示すサーマルヘッドの平面図、 第５図は基板温度をパラメータにして成膜したＳｉＯＮ
膜の成膜レート、屈折率、ＮＨ，Ｆ＋ＨＦからなるバッ
ハフッ酸によるエツチングレート、ＣＦ４１０２ガスに
よるドライエッチレート、残留応力を示す図、 第６図はＮ２Ｏ流量をパラメータとして成膜したＳｉＯ
Ｎ膜の成膜レート、屈折率、バッハフッ酸エツチングレ
ート、ドライエツチングレート、残留応力を示す図、 第７図は従来のサーマルヘッドに係るフェースダウンボ
ンディング部の断面図である。 ２Ｏ：両面銅張高耐熱樹脂基板、２１ａ、２１ｂ：銅箔
、２２：ポリイミド樹脂、２３：発熱抵抗体、２４：、
制御素子、２５：個別配線電極、２６：共通電極、２７
：制御素子接続用電極、２８：保護膜（Ｓ ｉ ＯＮ膜
）、２９：半田ダム。 出 願 人 シャープ株式会社
フェースダウンボンディング部の断面図、第２図（ａ）
〜（ｇ）は同じくその製造工程順の構造を示す図、 第３図は第２図（ａ）に示す工程において共通電極、放
熱層及びフェースダウンポンディングパッド部をパター
ニングした状態を示す図、第４図は第２図（ｇ）に示す
工程が終了した状態を示すサーマルヘッドの平面図、 第５図は基板温度をパラメータにして成膜したＳｉＯＮ
膜の成膜レート、屈折率、ＮＨ，Ｆ＋ＨＦからなるバッ
ハフッ酸によるエツチングレート、ＣＦ４１０２ガスに
よるドライエッチレート、残留応力を示す図、 第６図はＮ２Ｏ流量をパラメータとして成膜したＳｉＯ
Ｎ膜の成膜レート、屈折率、バッハフッ酸エツチングレ
ート、ドライエツチングレート、残留応力を示す図、 第７図は従来のサーマルヘッドに係るフェースダウンボ
ンディング部の断面図である。 ２Ｏ：両面銅張高耐熱樹脂基板、２１ａ、２１ｂ：銅箔
、２２：ポリイミド樹脂、２３：発熱抵抗体、２４：、
制御素子、２５：個別配線電極、２６：共通電極、２７
：制御素子接続用電極、２８：保護膜（Ｓ ｉ ＯＮ膜
）、２９：半田ダム。 出 願 人 シャープ株式会社
Claims (1)
- 【特許請求の範囲】 １、ベース基板として両面銅張高耐熱性樹脂基板が使用
され、該ベース基板上に、両面銅張高耐熱性樹脂基板の
銅箔から放熱性を助長するための放熱層と、該放熱層を
被覆する熱伝導率の低いポリイミド樹脂より成る蓄熱層
とが積層され、発熱抵抗体、電極及び保護膜が順次形成
され、該発熱抵抗体の駆動を制御する制御素子が実装さ
れたサーマルヘッドにおいて、前記発熱抵抗体駆動用制
御素子の接続用電極上に、所定以上の半田が拡がるのを
防止するための半田ダムが設けられ、該半田ダムは、前
記保護膜と同一材料にて形成されたことを特徴とするサ
ーマルヘッド。 ２、請求項１記載のサーマルヘッドにおいて、保護膜と
してプラズマ化学的気相成長法にてＳｉＯＮ膜を形成し
、この成膜条件として成膜温度２５０〜３００℃、使用
ガスとしてＳｉＨ＿４、Ｎ＿２Ｏ、Ｎ＿２の混合ガスを
用い、少なくともＳｉＨ＿４とＮ＿２Ｏとの比を０．５
≦Ｎ＿２Ｏ／ＳｉＨ＿４≦１としたことを特徴とするサ
ーマルヘッドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33857990A JPH04201576A (ja) | 1990-11-30 | 1990-11-30 | サーマルヘツド及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33857990A JPH04201576A (ja) | 1990-11-30 | 1990-11-30 | サーマルヘツド及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04201576A true JPH04201576A (ja) | 1992-07-22 |
Family
ID=18319505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33857990A Pending JPH04201576A (ja) | 1990-11-30 | 1990-11-30 | サーマルヘツド及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04201576A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1004651C2 (nl) * | 1996-11-29 | 1998-06-03 | Nedcard | Werkwijze voor het inkapselen van een chip op een drager. |
| CN112248646A (zh) * | 2020-10-19 | 2021-01-22 | 北京方正印捷数码技术有限公司 | 喷墨印刷机控制方法、装置、设备及可读存储介质 |
-
1990
- 1990-11-30 JP JP33857990A patent/JPH04201576A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1004651C2 (nl) * | 1996-11-29 | 1998-06-03 | Nedcard | Werkwijze voor het inkapselen van een chip op een drager. |
| WO1998023427A1 (en) * | 1996-11-29 | 1998-06-04 | Nedcard | Method for encapsulating a chip on a carrier |
| CN112248646A (zh) * | 2020-10-19 | 2021-01-22 | 北京方正印捷数码技术有限公司 | 喷墨印刷机控制方法、装置、设备及可读存储介质 |
| CN112248646B (zh) * | 2020-10-19 | 2021-11-23 | 北京方正印捷数码技术有限公司 | 喷墨印刷机控制方法、装置、设备及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02263445A (ja) | 窒化アルミニウム基板およびそれを用いた半導体装置 | |
| JP2881270B2 (ja) | 多層配線基板の製造方法 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| TWI621224B (zh) | 封裝結構及其製造方法 | |
| JPH04201576A (ja) | サーマルヘツド及びその製造方法 | |
| JP2000133948A (ja) | 電気回路用多層基板およびその製造方法 | |
| JP2808401B2 (ja) | 半導体装置の製造方法 | |
| JPS59112416A (ja) | 薄膜ヘツドの製造方法 | |
| JPS59145537A (ja) | 半導体装置 | |
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JPH07263553A (ja) | 半導体装置の製造方法 | |
| JPH1140666A (ja) | 半導体集積回路装置 | |
| JPS59217341A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JPH0760874B2 (ja) | 半導体装置 | |
| JP2521360B2 (ja) | 感熱記録装置 | |
| JP3708739B2 (ja) | 半導体装置およびその製造方法 | |
| TW202503925A (zh) | 用於在兩個基底之間形成導電結構的方法 | |
| KR20240001065A (ko) | 기판 고정 디바이스 | |
| JPS61144849A (ja) | 半導体装置の製造方法 | |
| JPH11260916A (ja) | 半導体装置及びその製造方法 | |
| JPH0311738A (ja) | 薄膜導体パターンの形成方法 | |
| CN115782412A (zh) | 一种薄膜热敏打印头及其制备方法 | |
| JP2000232100A (ja) | 半導体装置とその製法 |