JPH04207665A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置に係り、具体的には、画像のシェ
ーディング補正を行なう画像処理装置に関する。

［従来の技術］ シェーディング（照明むらやレンズ系による画像の濃度
むら）補正の原理を第６図に示す。

同図に示すようにシェーディング補正を行なうに際して
、まずシェーディングの状態を予めシェーディングマス
タ画（３！（第６図（Ｂ））として作成して画像メモリ
に登録しておく。次いてビデオカメラから入力される画
像（第６図（Ａ））と画像メモリから読み出したシェー
ディングマスタ画像とを画像間演算（Ｊ算）してシェー
ディング補正かＭ！！された補正画像（第６図（Ｃ））
を得る。

従来の画像処理装置では、上述したシェーディング補正
を行なうのに第７図に示すようにシェーディングマスタ
画像の分解能と入力画像の分解能とが同一になるような
画素構成となっていた（第７図（Ａ）　、　（Ｂ）、　
（Ｃ）　）。

し発明が解決しようとする課題］ 上述したように、従来の画像処理装置では、シェーディ
ングマスタ画像の分解能と入力画像の分解能とが同一に
なるように構成されていたために、シェーディングマス
タ画像の画像データを格納するための画像メモリの記憶
容量を、ビデオカメラから入力される画像の画像データ
を格納するための画像メモリの記憶容量と同一か又はそ
れ以上にしなければならないという問題があった。

本発明はこのような事情に鑑みてなされたものであり、
シェーディングマスタ画像の画像データを格納するため
の画像メモリの記憶容量の低減を図った画像処理装置を
提供することを目的とするものである。

［課題を解決するための手段］ 本発明の画像処理装置は、シェーディング補正に使用す
る、入力画像の分解能より低い分解能のシェープ、イン
グマスタ画像を示す画像データが格納される記憶手段と
、入力画像を示す画像データと、シェーディングマスタ
画像を示す画像データとを演算処理してシェーディング
補正された補正画像を示す画像データを求める演算手段
とを有することを特徴とする。

［作用］ 上記構成の画像処理装置においては、例えばビデオカメ
ラより所望の画像が入力されると、シェーディングマス
タ用画像メモリよりシェーディングマスタ画像の画像デ
ータを読み出し、この画像データと上記所望の入力画像
の画像データとの間で演算（′ｇ算）処理が行なわれる
。

この結果、シェーディング補正が施された補正画像が得
られる。シェーディングマスタ画像の分解能は、入力画
像の分解能より低く設定されている。

したがって、シェーディングマスタ画像の画像データが
格納される記憶手段としての画像メモリの記憶容量の低
減化が図れる。

［実施例］ 次に本発明の実施例を図面に基づいて説明する。第１図
には本発明に係る画像処理装置の一実施例の構成が示さ
れている。同図に示すように、本発明の実施例による画
像処理装置は、撮像装置としてのビデオカメラ１０を有
している。

ビデオカメラ１０により撮像された画像の画像データは
、Ａ／Ｄ変換器１１を介して減算器１３および画像メモ
リ１４に入力されるようになっている。

減算器１３（演算手段）はビデオカメラ１ｏがら入力さ
れた画像の画像データとシェーディングマスタ用画像メ
モリ１２（記憶手段）から読み出されたシェーディング
マスタ画像の画像データとの間で減算処理を行う。

ＣＰＵ１６は、シェーディング状態にある背景としての
画像がビデオカメラ１０より入力され、その画像データ
がＡ／Ｄ変換器１１によりＡ／Ｄ変換された後、画像メ
モリ１４に格納された際に、その入力画像の分解能より
低い分解能になるように画素データ数を実質的に削減し
て作成した画像をシェーディングマスタ画像としてアド
レスカウンタ１５を介してシェーディングマスタ用画像
メモリ１２に格納する。

シェーディングマスタ画像の画像データは具体的には次
の様にして作成される。すなわち、シェーディングは照
明むらやレンズ系に起因する濃度むらであるので、シェ
ーディング状態にある背景としての画像内ではその濃度
変化は緩慢である。それ故、その画面を複数の領域（局
所領域）に区分した場合に局所領域内での濃度は、はぼ
同一とみなすことができる。

たとえば、第２図に示すようなシェーディング状態（斜
線部がシェーディング）にある背景としての画像に対し
て、その画面２０を複数の領域２１（局所領域）に区分
する。そして各領域２１に包含される画素について、そ
の領域を代表する画素の画素データとその領域の残りの
他の画素の画素データとがすべて同一であるものとして
取り扱い、各領域２１を代表する画素データ２１ａ（た
トエハ、領域２１を構成する１６個の画素データのうち
、左上隅部の画素データ）を各領域２１毎に画像メモ°
す１４より読み出して、シェーディングマスタ画像の画
像データとしてシェーディングマスタ用画像メモリ１２
に格納する。したがって、上記１個の領域に包含される
画素数がＮ個（本実施例では１Ｂ（＝４Ｘ　４）画素）
であれば、シェーディングマスタ用画像メモリ１２の記
憶容量を従来の１／旧こ低減させることができる。

各領域を代表する画素データとしては、その領域に包含
される画素の濃度の平均値、その領域の中央に位置する
画素の濃度値、その領域の特定位置（例えば左上隅部）
の画素の濃度値等を用いることができる。

アドレスカウンタ１５は第３図に示すように、Ｘ座標カ
ウンタ１５Ａと、Ｙ座標カウンタ１５Ｂとから構成され
ており、それぞれＣＰＵ１６から送出されるＸ座標カウ
ントクロック、Ｙ座標カウントク０ツクを計数して、シ
ェーディングマスタ用画像メモリ１２のＸ座標アドレス
、Ｘ座標アドレスのアドレス指定を行なう。

ビデオカメラ１０からＡ／Ｄ変換器１１を介して入力さ
れた画像の画像データと、シェーディングマスタ用画像
メモリ１２から読み出されたシェーディングマスタ画像
の画像データとの間で減算器１３により画像間演算を行
なう場合に、シェーディングマスタ用画像メモリ１２か
らのシェーディングマスタ画像の画像データの読み出し
は、ビデオカメラ１０から入力される画像の画像データ
（画素データ）の出力タイミングに同期きせて行なわれ
、画面２０の各領域２１的の各画素については同一の画
素データ（代表値）が読み出される。

これは、Ｘ座標カウンタ１５Ａ、　　Ｙ座標カウンタ１
５Ｂから出力されるＸ座標アドレス、Ｙ！ｉ標アドアド
レスドレスデータのうち、下位ビットのデータをシェー
ディングマスタ用画像メモリ１２に入力させないことに
より、その下位ビットにより定まるアドレス指定範囲（
領域２１に相当）ではシェーディングマスク用画像メモ
リ１２の同一のアドレスに格納された画像データを読み
出すことにより行なう。第３図に示すように本実施例で
は、Ｘ座標カウンタ１５Ａ、　　Ｙ座標カウンタ１５Ｂ
から出力きれるＸ座標アドレス、Ｘ座標アドレスのアド
レスデータのうち、下位２ビツトのデ’；ｔ　（ＡＸＯ
，ＡＸＩ、ＡＹＯ，ＡＹＩ）ヲシエーディングマスタ用
画像メモリ１２に入力させないことにより、４×４画素
を包含する領域２１内の各画素については同一の画素デ
ータが読み出される。したがって、本実施例ではシェー
ディングマスタ用画像メモリ１２の記憶容量を従来の画
像処理装置に比して１／１６にすることができる。

上記構成からなる本発明の実施例による画像処理装置の
動作を第４Ａ図および第４Ｂ図を参照して説明する。ビ
デオカメラ１０よりシェーディング状態にある背景とし
ての画像が入力されると、その画像データはＡ／Ｄ変換
器１１によりデ、イジタルデータに変換され、画像メモ
リ１４に格納される。

ここで入力画像の画素構成は第５図（Ａ）に示すように
なる。

次いでＣＰＵ１６は、アドレスカウンタ１５を介して画
像メモリ１４をアクセスし、上述した画面の各領域２１
毎にそれらを代表する画素データを読み出し、シェーデ
ィングマスタ用画像メモリ１２に格納する（ステップ３
０．３１）。ここでシェーディングマスタ用画像メモリ
１２に格納されたシェーディングマスタ画像の画素構成
は第５図（Ｂ）に示すように、第５図（Ａ）の場合の１
７１６になる。

一方、ビデオカメラ１０より所望の画像が入力されると
、この画像データは減算器１３の一方の入力端に入力き
れる（ステップ４０）。次いでシェーディングマスタ用
画像メモリ１２よりシェーディングマスタ画像の画像デ
ータが読み出され、減算器１３の他方の入力端に入力さ
れる（ステップ４１）。

更に減算器１３では上記所望の画像の画像データとシェ
ーディングマスタ画像の画像データとの間で演算（）減
算）処理が行なわれる（ステップ４２）。この結果、シ
ェーディング補正が施きれた補正画像が得られる。ここ
で補正画像の画素構成は第５図（Ｃ）に示すように、第
５図（Ａ）の場合と同様になる。シェーディング補正さ
れた画像の画像データは画像メモリ１４に格納される。

画像メモリ１４に格納きれた画像データは、Ｄ／八へ換
器１７でアナログデータに変換され、モニタ１８に出力
される（ステップ４３）。

［発明の効果］ 以上に説明したように本発明の画像処理装置によれば、
入力画像の分解能より低い分解能になるように、入力画
像から画素データを実質的に削減して作成した画像をシ
ェーディングマス夕画像として使用するように構成した
ので、シェーディングマスタ画像の画像データを格納す
る画像メモリの記憶容量の低減が図れる。

【図面の簡単な説明】

第１図は本発明に係る画像処理装置の一実施例の構成を
示すブロック図、第２図はシェーディングマスタ画像の
画像データを作成するのに用いられるシェーディング状
態にある画像の一例を示す説明図、第３図は第１図にお
けるアドレスカウンタの具体的構成図、第４Ａ図および
第４Ｂ図は第１図における画像処理装置の動作を示すフ
ローチャート、第５図は第１図の実施例によるシェーデ
ィング補正に使用される各画像の画素構成を示す説明図
、第６図は画像間演算によるシェーディング補正の原理
を示す説明図、第７図は従来装置によるシェーディング
補正に使用きれる各画像の画素構成を示す説明図である
。 １０・・・ビデオカメラ、１１・・・Ａ／Ｄ変換器、１
２・・・シェーディングマスタ用画像メモリ、１３・・
・減算器、１４・・・画像メモ１人　１５・・・アドレ
スカウンタ、１６・・ｃｐｕ、１７・・Ｄ／Ａ変換器、
１８・・・モニタ。

Claims (1)

【特許請求の範囲】
1. シェーディング補正に使用する、入力画像の分解能より
   低い分解能のシェーディングマスタ画像を示す画像デー
   タが格納される記憶手段と、入力画像を示す画像データ
   と、シェーディングマスタ画像を示す画像データとを演
   算処理してシェーディング補正された補正画像を示す画
   像データを求める演算手段とを有することを特徴とする
   画像処理装置。