JPH04208069A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JPH04208069A JPH04208069A JP33650190A JP33650190A JPH04208069A JP H04208069 A JPH04208069 A JP H04208069A JP 33650190 A JP33650190 A JP 33650190A JP 33650190 A JP33650190 A JP 33650190A JP H04208069 A JPH04208069 A JP H04208069A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- power supply
- output
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御装置から伝送されてスイッチングを同期さ
せ、且つ出力電圧を調整する同期パルスが伝送不能とな
ったとき、内蔵する装置によって動作を継続できるスイ
ッチング電源回路に関する。
せ、且つ出力電圧を調整する同期パルスが伝送不能とな
ったとき、内蔵する装置によって動作を継続できるスイ
ッチング電源回路に関する。
第３図は複数のスイッチング電源回路を制御ユニットに
より制御することの構成を示す図である。第３図におい
て、１は制御ユニット、２−１．２−２は同期パルス伝
送線、３−１．３−２は電圧調整信号伝送線、４＝１．
４−２は全スイッチングを源回路の共通直流出力端子、
５，６・・・ｎは第１電源ユニツト、第２電源ユニツト
・・・第ｎ電源ユニットで夫々スイッチング電源回路に
相当する。
より制御することの構成を示す図である。第３図におい
て、１は制御ユニット、２−１．２−２は同期パルス伝
送線、３−１．３−２は電圧調整信号伝送線、４＝１．
４−２は全スイッチングを源回路の共通直流出力端子、
５，６・・・ｎは第１電源ユニツト、第２電源ユニツト
・・・第ｎ電源ユニットで夫々スイッチング電源回路に
相当する。
１１〜２２は該第１電源ユニツト５の構成要素を示し、
１１は直流電源、１２はスイッチ素子、１３は変圧器、
１４は整流平滑回路、７５は出力電圧可変用抵抗素子で
、量定抵抗１５−７．１５−３及び可変抵抗素子１５−
２から成る。１６は基準電圧源を示し、電圧をＶＲとす
るもの、１７は切換スイッチ、１８は比較増幅器、１９
は同期回路、２０は三角波発振回路、２１は波形比較器
、２２はスイッチ素子の駆動回路を示す。
１１は直流電源、１２はスイッチ素子、１３は変圧器、
１４は整流平滑回路、７５は出力電圧可変用抵抗素子で
、量定抵抗１５−７．１５−３及び可変抵抗素子１５−
２から成る。１６は基準電圧源を示し、電圧をＶＲとす
るもの、１７は切換スイッチ、１８は比較増幅器、１９
は同期回路、２０は三角波発振回路、２１は波形比較器
、２２はスイッチ素子の駆動回路を示す。
該第２を源ユニット６・・・該第ｎ電源ユニットｎは、
夫々該第１電源ユニツト５と同一の構成であって、且つ
該第１電源ユニツト５と共に該制御ユニット１から共通
的に制御されている。
夫々該第１電源ユニツト５と同一の構成であって、且つ
該第１電源ユニツト５と共に該制御ユニット１から共通
的に制御されている。
且つそれらの出力側は該端子４−１．４−２に接続され
ている負荷（図示せず）に対し全て並列接続されている
。そのため該制御ユニットｌから各電源ユニット５．６
・・・ｎに対し一対の同期パルス伝送線２−１．２−２
と、一対の電圧調整信号伝送！９３−Ｌ３−２とか接続
されている。同期パルスは各電源ユニットの三角波発振
回路を同期発振させるために使用され、該電圧調整信号
伝送線３−ｉ、３−２は各電源ユニットの出力電圧をバ
ランスさせるために、出力電圧を微調整することに使用
している。各電源ユニット間に発振周波数のずれがある
と、出力電圧にビート（唸り）を生じハンチングを起こ
すことがある。そのため該電源ユニットにおいては同期
パルス伝送線２−１゜２−２を介して取り込んだパルス
を該同期回路１９によって波形整形し、パルス立上りの
時刻に該三角波発振回路２０において三角波の発振を開
始させて、三角波形を立上げさせるコンデンサなどの電
荷蓄積手段が充分に電荷を蓄積したことを検知して、三
角波は立下がる。後述する該比較増幅器１８の出力と三
角波形とを該波形比較器２１で比較し、例えば所定値に
達するまでの時間たけ該比較増幅器１８の出力を得て、
該駆動回路２２を駆動する。該駆動回路２２の出力は同
期パルスに同期した信号であるから、該スイッチ素子１
２かオン・オフを繰り返すと、所定交流電圧か該変圧器
１３の出力に得られる。該変圧器１３の出力は該整流平
滑回路１４により直流とされ、該出力端子４−１．４、
−２に達し出力電圧■。が得られる６尚、出力電圧Ｖ。
ている負荷（図示せず）に対し全て並列接続されている
。そのため該制御ユニットｌから各電源ユニット５．６
・・・ｎに対し一対の同期パルス伝送線２−１．２−２
と、一対の電圧調整信号伝送！９３−Ｌ３−２とか接続
されている。同期パルスは各電源ユニットの三角波発振
回路を同期発振させるために使用され、該電圧調整信号
伝送線３−ｉ、３−２は各電源ユニットの出力電圧をバ
ランスさせるために、出力電圧を微調整することに使用
している。各電源ユニット間に発振周波数のずれがある
と、出力電圧にビート（唸り）を生じハンチングを起こ
すことがある。そのため該電源ユニットにおいては同期
パルス伝送線２−１゜２−２を介して取り込んだパルス
を該同期回路１９によって波形整形し、パルス立上りの
時刻に該三角波発振回路２０において三角波の発振を開
始させて、三角波形を立上げさせるコンデンサなどの電
荷蓄積手段が充分に電荷を蓄積したことを検知して、三
角波は立下がる。後述する該比較増幅器１８の出力と三
角波形とを該波形比較器２１で比較し、例えば所定値に
達するまでの時間たけ該比較増幅器１８の出力を得て、
該駆動回路２２を駆動する。該駆動回路２２の出力は同
期パルスに同期した信号であるから、該スイッチ素子１
２かオン・オフを繰り返すと、所定交流電圧か該変圧器
１３の出力に得られる。該変圧器１３の出力は該整流平
滑回路１４により直流とされ、該出力端子４−１．４、
−２に達し出力電圧■。が得られる６尚、出力電圧Ｖ。
を一定に保つために、該比較増幅器１８を使用する。即
ち出力電圧ｖ０に比例する電圧を該抵抗素子１５から取
り出し、通常は該基準電圧源１６の電圧ＶＲと比較する
。該比較増幅器１８は図示しない負帰還接続がなされて
いるため、一端子と子端子の電圧を等しくさせるように
該増幅器１８の出力を得て、帰還増幅動作をしている。
ち出力電圧ｖ０に比例する電圧を該抵抗素子１５から取
り出し、通常は該基準電圧源１６の電圧ＶＲと比較する
。該比較増幅器１８は図示しない負帰還接続がなされて
いるため、一端子と子端子の電圧を等しくさせるように
該増幅器１８の出力を得て、帰還増幅動作をしている。
該比較増幅器１８の出力は前述のように該波形比較器２
１に印加される。従って出力電圧を意図的に調整するた
めには、該電圧源１６の電圧値ＶＲを変化させて行う、
それは各電源ユニット５．６・・・ｎを共通制御すると
きは、該制御ユニット１からの該電圧調整信号伝送線３
−１．３−２を介して所定の直流電圧を印加し、且つ切
換スイッチ１７を図示と反対の電圧調整線の方へ切換え
ることにより行う。
１に印加される。従って出力電圧を意図的に調整するた
めには、該電圧源１６の電圧値ＶＲを変化させて行う、
それは各電源ユニット５．６・・・ｎを共通制御すると
きは、該制御ユニット１からの該電圧調整信号伝送線３
−１．３−２を介して所定の直流電圧を印加し、且つ切
換スイッチ１７を図示と反対の電圧調整線の方へ切換え
ることにより行う。
又、本願の発明者か先に提案した技術は、スイッチング
周波数を同期させるためのパルスに直流出力電圧制御用
信号を変調させて、制御装置から一対の伝送線で伝送さ
せることである。
周波数を同期させるためのパルスに直流出力電圧制御用
信号を変調させて、制御装置から一対の伝送線で伝送さ
せることである。
第３図に示す従来技術の構成では、電圧調整用の制御線
によって出力電圧を制御するときは、切換スイッチをそ
の都度切換える必要かあった。
によって出力電圧を制御するときは、切換スイッチをそ
の都度切換える必要かあった。
そして信号伝送線の断線などのため信号伝送かなくなる
と、電源ユニットの動作を停止してし、よった。
と、電源ユニットの動作を停止してし、よった。
又、同期パルスを変調した信号を制御装置から伝送させ
る場合も、同様に信号伝送がなくなるため動作が停止し
た。そのため従来のスイッチング電源回路は故障率が高
く、信頼性は低かった。
る場合も、同様に信号伝送がなくなるため動作が停止し
た。そのため従来のスイッチング電源回路は故障率が高
く、信頼性は低かった。
本発明は前述の欠点を改善し、内蔵する装置を具備する
ことにより制御装置からの伝送信号がなくなったときも
、電源回路としての動作は継続できるようにしたスイッ
チング電源回路を提供することにある５ 〔課題を解決するための手段〕 本発明は、前述の目的を達成するためになされたスイッ
チング電源回路を提供するもので直流出力電圧制御信号
でパルス幅変調を加えＺコ直流スイッチング用同期パル
スを制御装置から伝送し、直流をスイッチングすると共
に直流出力電圧を制御するスイッチング電源回路におい
て、伝送されたパルス信号の有無を検出するパルス検出
器と、伝送されたパルス信号から直流出力電圧制御信号
を取り出す基準電圧発生回路の出力側を一方端に接続し
た切換スイッチと、該切換スイッチの他方端に接続した
内蔵基準電圧源とを具備し、該パルス検出器出力によっ
て該切換スイッチを切換制御することを特徴とする。
ことにより制御装置からの伝送信号がなくなったときも
、電源回路としての動作は継続できるようにしたスイッ
チング電源回路を提供することにある５ 〔課題を解決するための手段〕 本発明は、前述の目的を達成するためになされたスイッ
チング電源回路を提供するもので直流出力電圧制御信号
でパルス幅変調を加えＺコ直流スイッチング用同期パル
スを制御装置から伝送し、直流をスイッチングすると共
に直流出力電圧を制御するスイッチング電源回路におい
て、伝送されたパルス信号の有無を検出するパルス検出
器と、伝送されたパルス信号から直流出力電圧制御信号
を取り出す基準電圧発生回路の出力側を一方端に接続し
た切換スイッチと、該切換スイッチの他方端に接続した
内蔵基準電圧源とを具備し、該パルス検出器出力によっ
て該切換スイッチを切換制御することを特徴とする。
又、本発明のスイッチング電源回路において、前記スイ
ッチング電源回路を複数組並列接続して構成すること、
或いは信号遅延回路を介して切換スイ・ソチに接続する
ことで構成することを特徴とする７ 〔作 用〕 該制御装置から該スイ・ｌチングミ源回路に対しスイ・
・ｌチング用同期パルスと直流出力電圧制御用信号とが
一緒に伝送され、信号を各別に分離し使用している。本
発明の構成では電源回路内に該パルス検出器と該切換ス
イッチとを具備し、前者で伝送されるパルスか無くなっ
たことを検出したとき出力を発生させる。その出力は該
切換スイッチを動作させ、内蔵する電圧源などからの出
力で補完させるから、該制御装置からの信号伝送かなく
なっても、電源回路の動作停止とはならない。伝送され
たパルス信号について同期パルス周波数を同期させ、直
流出力電圧制御用信号は正常動作時において出力電圧を
制御する、該基準電圧発生回路は前記制御用信号を取り
出すものであり、該切換スイッチは同期パルスによる制
御と、内蔵電圧源からの信号による制御とを切換える。
ッチング電源回路を複数組並列接続して構成すること、
或いは信号遅延回路を介して切換スイ・ソチに接続する
ことで構成することを特徴とする７ 〔作 用〕 該制御装置から該スイ・ｌチングミ源回路に対しスイ・
・ｌチング用同期パルスと直流出力電圧制御用信号とが
一緒に伝送され、信号を各別に分離し使用している。本
発明の構成では電源回路内に該パルス検出器と該切換ス
イッチとを具備し、前者で伝送されるパルスか無くなっ
たことを検出したとき出力を発生させる。その出力は該
切換スイッチを動作させ、内蔵する電圧源などからの出
力で補完させるから、該制御装置からの信号伝送かなく
なっても、電源回路の動作停止とはならない。伝送され
たパルス信号について同期パルス周波数を同期させ、直
流出力電圧制御用信号は正常動作時において出力電圧を
制御する、該基準電圧発生回路は前記制御用信号を取り
出すものであり、該切換スイッチは同期パルスによる制
御と、内蔵電圧源からの信号による制御とを切換える。
又、Ｌ記のスイッチング電源回路において、複数のスイ
ッチング電源回路を複数具備する構成どすることにより
、該制御装置から同期パルス伝送線のみを接続１−でい
て、内蔵装置を同一規格とし７ておけば、制御装置から
の信号伝送か無くなった時も、同様な動作を継続できる
から信頼性は低下しない。
ッチング電源回路を複数具備する構成どすることにより
、該制御装置から同期パルス伝送線のみを接続１−でい
て、内蔵装置を同一規格とし７ておけば、制御装置から
の信号伝送か無くなった時も、同様な動作を継続できる
から信頼性は低下しない。
更に又、内蔵装置へ動作を切換え得るスイッチに対し、
印加信号を与えるとき遅延回路を介する構成とすること
により、切換動作をしたときに有効である。
印加信号を与えるとき遅延回路を介する構成とすること
により、切換動作をしたときに有効である。
第１図は本発明の実施例を示す回路図で、スイッチング
電源回路について本発明に関係のある部分以外は、第３
図と同様であるため省略している。第１図において、
２−１．２−２は同期パルス伝送線、１２はスイッチン
グ素子、１３は変圧器、１８は比較増幅器、１９は同期
回路、２０は三角波発振回路、２１は波形比較器として
のＰＷＭコンパレータ、２３はホトカプラ５２４は基準
電圧発生回路、２５はパルス検出器、２６は基準電圧と
しての電圧Ｖｌの端子−２７は第１スイツチ、２８は第
２スイツチ、２つは電圧ｖ２の端子、３０は電圧Ｖ。
電源回路について本発明に関係のある部分以外は、第３
図と同様であるため省略している。第１図において、
２−１．２−２は同期パルス伝送線、１２はスイッチン
グ素子、１３は変圧器、１８は比較増幅器、１９は同期
回路、２０は三角波発振回路、２１は波形比較器として
のＰＷＭコンパレータ、２３はホトカプラ５２４は基準
電圧発生回路、２５はパルス検出器、２６は基準電圧と
しての電圧Ｖｌの端子−２７は第１スイツチ、２８は第
２スイツチ、２つは電圧ｖ２の端子、３０は電圧Ｖ。
の端子、３１はイシバータ、３２はナントゲート、３３
は信号遅延回路を示づ。
は信号遅延回路を示づ。
第２図は第１図の動作波形図を示す図である。
該同期パルス伝送線２−１．２〜２からはパルス幅変調
された同期パルスか、図示しない制御装置（第３図の制
御ユニッ１−に対応するもの）から伝送され、該ホ１ヘ
カプ０７２３を介して該第１電源ユニツ１〜５、即ちス
イッチング電源回路に第２図Ａに示すように印加される
。該同期口＆＠１９により同期パルスの立上り時刻が検
出され、該二角波発振回路２０において第２図Ｂに示す
ように二角波を発振させる。第２図Ａに示す同期パルス
は該基準電圧発生回路２４に印加され、図示しない回路
内部のフィルタなどにより直流が取り出され、第２図Ｃ
に示すように電圧■１の直流となる。該電圧Ｖ、が零か
ら立上るに要する時間をＴ、とする、又、ｖ＋の値は同
期パルスが幅変調されているから、そのデユーティ比が
大きくなるに従い徐々に上昇し、デユーティ比ケ小さく
なれば徐々に下降する ｇ圧Ｖ１が該端子２６に得られ
、該第２スイツチ２８がオンのとき、電圧ｖ３がＶｌと
等しくなる。該第１スイツチ２７はこのときオフである
。若し、該第２スイツチ２８がオフとなると該第１スイ
ツチ２７はオンに変わる。このオン・オフは後述の該ナ
ントゲート３２の動作に基づくものである。該第１スイ
ツチ２１がオンとなったとき該端子２９の電圧Ｖ２が■
３と等しくなる。Ｖ２はユニット内蔵の電圧源ＶＲの電
圧を該抵抗Ｒ＋ 、 Ｒ２で分圧した値（内部基準電圧
）を示す、を圧ｖ２は第２図りに示すように一定である
。該ホトカプラ２３からの同期パルスは又該パルス検出
器２５において、その有無のみが調べられる。パルス到
来の時は第２図Ｅに示すように直に“Ｈ”レベルの信号
を出力する。該パルス検出器２５の出力は二分され、そ
の一方は直に該ナントゲート３２の一方の端子ＩＮ＋に
、他方は該信号遅延回路３３を介して該ナントゲート３
２の他方の端子ＩＮ２に印加される。ＩＮ２への入力信
号は第２図Ｆに示すように時間Ｔ２を経過して“Ｈ′”
レベルとなる。従って該ナントゲート３２の出力レベル
は、時間Ｔ２を経過したときに“Ｈ”レベルから“Ｌ
”レベルに変化する。（第２図Ｇ参照）。そのため該ナ
ントゲート３２の出力か印加される該第１スイツチ２７
と、該インバータ３１を介して印加される該第２スイツ
チ２８とは互いに逆の位相でオン・オフされる（第２図
Ｈ参照）。
された同期パルスか、図示しない制御装置（第３図の制
御ユニッ１−に対応するもの）から伝送され、該ホ１ヘ
カプ０７２３を介して該第１電源ユニツ１〜５、即ちス
イッチング電源回路に第２図Ａに示すように印加される
。該同期口＆＠１９により同期パルスの立上り時刻が検
出され、該二角波発振回路２０において第２図Ｂに示す
ように二角波を発振させる。第２図Ａに示す同期パルス
は該基準電圧発生回路２４に印加され、図示しない回路
内部のフィルタなどにより直流が取り出され、第２図Ｃ
に示すように電圧■１の直流となる。該電圧Ｖ、が零か
ら立上るに要する時間をＴ、とする、又、ｖ＋の値は同
期パルスが幅変調されているから、そのデユーティ比が
大きくなるに従い徐々に上昇し、デユーティ比ケ小さく
なれば徐々に下降する ｇ圧Ｖ１が該端子２６に得られ
、該第２スイツチ２８がオンのとき、電圧ｖ３がＶｌと
等しくなる。該第１スイツチ２７はこのときオフである
。若し、該第２スイツチ２８がオフとなると該第１スイ
ツチ２７はオンに変わる。このオン・オフは後述の該ナ
ントゲート３２の動作に基づくものである。該第１スイ
ツチ２１がオンとなったとき該端子２９の電圧Ｖ２が■
３と等しくなる。Ｖ２はユニット内蔵の電圧源ＶＲの電
圧を該抵抗Ｒ＋ 、 Ｒ２で分圧した値（内部基準電圧
）を示す、を圧ｖ２は第２図りに示すように一定である
。該ホトカプラ２３からの同期パルスは又該パルス検出
器２５において、その有無のみが調べられる。パルス到
来の時は第２図Ｅに示すように直に“Ｈ”レベルの信号
を出力する。該パルス検出器２５の出力は二分され、そ
の一方は直に該ナントゲート３２の一方の端子ＩＮ＋に
、他方は該信号遅延回路３３を介して該ナントゲート３
２の他方の端子ＩＮ２に印加される。ＩＮ２への入力信
号は第２図Ｆに示すように時間Ｔ２を経過して“Ｈ′”
レベルとなる。従って該ナントゲート３２の出力レベル
は、時間Ｔ２を経過したときに“Ｈ”レベルから“Ｌ
”レベルに変化する。（第２図Ｇ参照）。そのため該ナ
ントゲート３２の出力か印加される該第１スイツチ２７
と、該インバータ３１を介して印加される該第２スイツ
チ２８とは互いに逆の位相でオン・オフされる（第２図
Ｈ参照）。
次に該端子３０における電圧ｖ３が該比較増幅器１８の
一方の端子に印加される。該比較増幅器１８の他方の端
子には、第３図において説明したように出力電圧Ｖ。Ｌ
ＩＴを該抵抗Ｒ，，Ｒ，で分圧した電圧Ｖ、が印加され
ている。該比較増幅器１８は負帰還接続がなされている
から 電圧Ｖ ｓ ”” Ｖ ４ となるように該増幅器１８が動作する。そのときコンパ
レータとして動作している該比較回路２１か該トランジ
スタ１２をスイッチングするデユーティ比を決定する。
一方の端子に印加される。該比較増幅器１８の他方の端
子には、第３図において説明したように出力電圧Ｖ。Ｌ
ＩＴを該抵抗Ｒ，，Ｒ，で分圧した電圧Ｖ、が印加され
ている。該比較増幅器１８は負帰還接続がなされている
から 電圧Ｖ ｓ ”” Ｖ ４ となるように該増幅器１８が動作する。そのときコンパ
レータとして動作している該比較回路２１か該トランジ
スタ１２をスイッチングするデユーティ比を決定する。
第２図Ｉに示すように電圧■３は、当初Ｖ２であったか
、同期パルスが到来し該第１スイツチ２７・該第２スイ
ツチ２８のオンオフが逆転したとき、例えば電圧ｖ１が
若干低いので低い値となり、第２図Ｉに示す出力電圧も
同様である０次にＶｌか同期パルスに含まれて出力電圧
調整用信号に基づいて徐々に上昇するから、出力電圧Ｖ
ＯＬＩ７も上昇する。
、同期パルスが到来し該第１スイツチ２７・該第２スイ
ツチ２８のオンオフが逆転したとき、例えば電圧ｖ１が
若干低いので低い値となり、第２図Ｉに示す出力電圧も
同様である０次にＶｌか同期パルスに含まれて出力電圧
調整用信号に基づいて徐々に上昇するから、出力電圧Ｖ
ＯＬＩ７も上昇する。
若しこの状態で同期パルスが到来しなくなれば、該パル
ス検出器２５の出力が再び“Ｌ”となって、電圧Ｖ３は
Ｖ２の値（内蔵電源に対応する値）となり、出力電圧は
ｖ２で決定された電圧に一定化される。動作停止とはな
らないため信頼性の向上につながる。
ス検出器２５の出力が再び“Ｌ”となって、電圧Ｖ３は
Ｖ２の値（内蔵電源に対応する値）となり、出力電圧は
ｖ２で決定された電圧に一定化される。動作停止とはな
らないため信頼性の向上につながる。
尚、スイッチングを源回路は従来技術を示す第３図の場
合と同様に複数を並列接続することができる。そのとき
同期パルスは制御装置から一対の伝送線で各電源回路に
伝送されていて、スイッチング周波数を互いに同期させ
ることと、出力電圧を互いに等しく一定にすることと、
出力電圧を他の値に等しく変化させることが、極めて容
易にできる。そして各電源回路に内蔵している電源の電
圧■２を等しくしておけば、同期パルスが断となったと
きシステムが動作停止とはならない。
合と同様に複数を並列接続することができる。そのとき
同期パルスは制御装置から一対の伝送線で各電源回路に
伝送されていて、スイッチング周波数を互いに同期させ
ることと、出力電圧を互いに等しく一定にすることと、
出力電圧を他の値に等しく変化させることが、極めて容
易にできる。そして各電源回路に内蔵している電源の電
圧■２を等しくしておけば、同期パルスが断となったと
きシステムが動作停止とはならない。
又、第１図の動作説明を繰り返すこととなるが、該信号
遅延回＃Ｉ３３を接続しているため、該パルス検出器２
５の動作からＴ１経過して電圧Ｖ１が発生すること、Ｔ
２経過して該ナントゲートの該端子ＩＮ、に印加される
こと、という時間差があり、該第１スイツチ２７・該第
２スイツチ２８の切換のとき電圧ｖ１が充分に安定して
から実行される。そのため電圧Ｖｓとして変動中の電圧
を該比較増幅器１８へ伝送しないから、同期パルスが到
来したときに出力電圧Ｖ。、Ｊアに大きな変動を与えな
い。
遅延回＃Ｉ３３を接続しているため、該パルス検出器２
５の動作からＴ１経過して電圧Ｖ１が発生すること、Ｔ
２経過して該ナントゲートの該端子ＩＮ、に印加される
こと、という時間差があり、該第１スイツチ２７・該第
２スイツチ２８の切換のとき電圧ｖ１が充分に安定して
から実行される。そのため電圧Ｖｓとして変動中の電圧
を該比較増幅器１８へ伝送しないから、同期パルスが到
来したときに出力電圧Ｖ。、Ｊアに大きな変動を与えな
い。
このように本発明のスイッチング電源回路によれば、外
部からの直流出力制御信号がなくなっても、そのことを
検出して自動的に内蔵装置か動作を続けるから、従来技
術のように運転を停止することかなく、信頼性か向上す
る。又、複数のスイッチング電源回路を並列接続し、そ
のとき内蔵装置の定格を同様にすることにより、同期パ
ルスが断となったときシステムタウンに到らない。更に
信号遅延回路を具備せしめることにより、同期パルスが
到来したとき出力電圧を安定化することに有効である。
部からの直流出力制御信号がなくなっても、そのことを
検出して自動的に内蔵装置か動作を続けるから、従来技
術のように運転を停止することかなく、信頼性か向上す
る。又、複数のスイッチング電源回路を並列接続し、そ
のとき内蔵装置の定格を同様にすることにより、同期パ
ルスが断となったときシステムタウンに到らない。更に
信号遅延回路を具備せしめることにより、同期パルスが
到来したとき出力電圧を安定化することに有効である。
第１図は本発明の実施例として主要部の構成を示す図、
第２図は第１図の動作波形図、第３図は従来のスイッチ
ング電源回路の構成を示す図である。 ２−１．２−２・・・同期パルス伝送線１８・・・比較
増幅器 ２７・・・第１スイツチ２８・・・第２ス
イツチ ３１・・・インバータ３２・・・ナンドゲ−
１〜
第２図は第１図の動作波形図、第３図は従来のスイッチ
ング電源回路の構成を示す図である。 ２−１．２−２・・・同期パルス伝送線１８・・・比較
増幅器 ２７・・・第１スイツチ２８・・・第２ス
イツチ ３１・・・インバータ３２・・・ナンドゲ−
１〜
Claims (1)
- 【特許請求の範囲】 １、直流出力電圧制御信号でパルス幅変調を加えた直流
スイッチング用同期パルスを制御装置から伝送し、直流
をスイッチングすると共に直流出力電圧を制御するスイ
ッチング電源回路において、伝送されたパルス信号の有
無を検出するパルス検出器と、伝送されたパルス信号か
ら直流出力電圧制御信号を取り出す基準電圧発生回路の
出力側を一方端に接続した切換スイッチと、該切換スイ
ッチの他方端に接続した内蔵基準電圧源とを具備し、該
パルス検出器出力によって該切換スイッチを切換制御す
ることを特徴とするスイッチング電源回路。 ２、請求項１記載のスイッチング電源回路は複数具備さ
れて、前記制御装置から並列的に共通制御され、且つ直
流出力は共通負荷に印加されていることを特徴とするス
イッチング電源回路。 ３、請求項１記載のスイッチング電源回路におけるフィ
ルタ回路は、信号遅延回路を介して切換スイッチの一方
端に印加されることを特徴とするスイッチング電源回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33650190A JPH0793817B2 (ja) | 1990-11-30 | 1990-11-30 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33650190A JPH0793817B2 (ja) | 1990-11-30 | 1990-11-30 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04208069A true JPH04208069A (ja) | 1992-07-29 |
| JPH0793817B2 JPH0793817B2 (ja) | 1995-10-09 |
Family
ID=18299787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33650190A Expired - Fee Related JPH0793817B2 (ja) | 1990-11-30 | 1990-11-30 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793817B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006121065A1 (ja) * | 2005-05-11 | 2006-11-16 | Murata Manufacturing Co., Ltd. | Ｄｃ－ｄｃコンバータおよび電源装置 |
-
1990
- 1990-11-30 JP JP33650190A patent/JPH0793817B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006121065A1 (ja) * | 2005-05-11 | 2006-11-16 | Murata Manufacturing Co., Ltd. | Ｄｃ－ｄｃコンバータおよび電源装置 |
| JPWO2006121065A1 (ja) * | 2005-05-11 | 2008-12-18 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータおよび電源装置 |
| US7635971B2 (en) | 2005-05-11 | 2009-12-22 | Murata Manufacturing Co., Ltd. | DC-DC converter and power supply device capable of synchronizing frequencies of a plurality of DC-DC converters |
| JP4561746B2 (ja) * | 2005-05-11 | 2010-10-13 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータおよび電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793817B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0934622B1 (en) | Synchronous current sharing pulse width modulator | |
| US5115205A (en) | AC amplifier with automatic DC compensation | |
| JP3578930B2 (ja) | 発電機および発電機装置 | |
| US5742496A (en) | Invertor apparatus for converting a DC voltage to a single-phase AC voltage | |
| US5051880A (en) | Mixed mode regulation controller for a resonant power converter | |
| CN1937386B (zh) | 开关式电源中故障检测的方法和装置及用于电源的控制器 | |
| US5130561A (en) | Switching mode power supplies with controlled synchronization | |
| US6281664B1 (en) | Generator and generator apparatus | |
| CN112260550B (zh) | 隔离谐振变换器及其控制方法 | |
| JP3747105B2 (ja) | 共振型コンバータ制御システム | |
| US4882664A (en) | Synchronous modulation circuit | |
| US5452197A (en) | Static DC to AC power converter including separate high and low power converters | |
| KR970008877A (ko) | 펄스 폭 변조 제어 회로 | |
| JPH04208069A (ja) | スイッチング電源回路 | |
| US4429233A (en) | Synchronizing circuit for use in paralleled high frequency power supplies | |
| JPH10207559A (ja) | 連系形電力変換装置 | |
| CN85106900A (zh) | 用于电视接收机的电源电路装置 | |
| JP3115115B2 (ja) | 自励式インバータ | |
| JPH04208067A (ja) | スイッチング電源回路 | |
| JPH103984A (ja) | 高周波電源装置 | |
| JPH078137B2 (ja) | スイッチング電源回路 | |
| KR0183497B1 (ko) | 출력전압의 오버슈트 방지회로 | |
| JPH066976A (ja) | 電力変換装置及び無停電電源装置 | |
| JPH0635665Y2 (ja) | 並列運転方式のスイッチング電源 | |
| JPH069597Y2 (ja) | インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |