JPH04209560A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04209560A
JPH04209560A JP2400394A JP40039490A JPH04209560A JP H04209560 A JPH04209560 A JP H04209560A JP 2400394 A JP2400394 A JP 2400394A JP 40039490 A JP40039490 A JP 40039490A JP H04209560 A JPH04209560 A JP H04209560A
Authority
JP
Japan
Prior art keywords
resin
frame
wire
wirings
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2400394A
Other languages
English (en)
Inventor
Yutaka Okuaki
奥秋　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2400394A priority Critical patent/JPH04209560A/ja
Publication of JPH04209560A publication Critical patent/JPH04209560A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［０００１］
【産業上の利用分野】本発明は、半導体装置に係り、特
にセラミックパッケージの実装技術に関するものである
。 ［０００２］
【従来の技術】従来、このような分野の技術としては、
例えば、特開昭６１−２６３２３２号に記載されるもの
があった。図２は従来の半導体装置のワイヤポンディン
グ状態を示す平面図、図３は従来の半導体装置のワイヤ
ポンディング状態を示す断面図、図４は従来の半導体装
置のワイヤポンディングのワイヤの修正状態を示す断面
図である。 ［０００３］これらの図に示すように、ワイヤボンダ１
１は、周知のようにポンディングステージ位置にポンデ
ィングアーム１２を配置しており、シュート１３を移動
されてきた半導体構体６に対してワイヤポンディング動
作を行い、リードフレーム１のタブｌａ上に固着した半
導体チップ２のポンディングパッド３とインナリード４
との間に、ボンディングアーム１２を用いてポンディン
グワイヤ５を接続するように構成している。 ［０００４］前記ボンデイングステ一ジ位置では、シュ
ート１３の下側にポンディングブロック１４を配置して
おり、ワイヤポンディングされる半導体構体６の下面に
接してこれを支持するようにしている。このボンディン
グブロック１４は内部にヒータ１５を内装して半導体構
体６を加熱し、前述したワイヤポンディング作業を助長
する。また、このポンディングブロック１４内には、エ
ア通路１６を形成しており、ワイヤボンダ１１とは別体
に設けたエア源１７から圧縮空気が供給されるようにな
っている。 ［０００５］そして、このボンディングブロック１４の
表面には多数個のエア噴出孔１８を垂直方向に開設し、
これらエア噴出孔１８を各々、前記エア通路１６に連設
している。これらのエア噴出孔１８は前記ヒータ１５の
周囲位置、換言すれば半導体構体６のリードフレーム１
位置、更に言えば、リードフレームのタブ１ａの周囲か
らインナリード４に至る範囲の平面領域において点在す
るように配設している。したがって、前記エア源１７か
ら供給されるエアは、エア通路１６を通った後、エア噴
出孔１８からポジディングブロック１４の上方に相当の
圧力で噴出される。また、１９はインナリード４等が上
方に変位するのを防止するためのリード押さえである。 ［０００６］上記したように、この装置によれば、ワイ
ヤポンダ１１はボンディングアーム１２の作用によって
半導体素子２とインナリード４との開にワイヤ５をポン
ディングする。そして、このワイヤポンディングが完了
すると、エア源１７から圧縮エアがエア通路１６に供給
され、更にエア噴出孔１８からエアが上方に向けて噴出
される。 （０００７］このため１図４に示すように、ワイヤポン
ディング直後のボンディングワイヤ５のループ形状が崩
れているような場合にも、このエア圧力によってワイヤ
５は真上上方に強制的に曲げられて各々のループ形状が
良好に修正される。これにより、ワイヤ５は各々真上上
方に向けられて隣接するワイヤ同士の短絡が防止でき、
また半導体チップ２やリードフレーム１との短絡を防止
することができる等、そのループ形状の崩れが原因とさ
れる種々の不具合が防止できる。また、この修正により
ボンディングワイヤが仮に短絡状態にあっても、これを
是正することもできる。 ［０００８］なお、半導体構体６はシュート１３に付設
した送り機構（図示なし）によって連続またはステップ
的に移動され、多連リードフレームの場合には、連接さ
れた各半導体構体が順序的にワイヤポンディングされ、
かつ、エア噴出によるループ修正が行われることになる
。なお、これらの処理の状態は、ワイヤポンダ１１の上
部にＴＶカメラを配置してモニタすることもでき、場合
によってはモニタにより、ワイヤ不良が発見された時に
のみ、エアを噴出させてワイヤ修正を行い得る構成とす
ることもできる。 ［０００９１また、この装置では、ボンディングブロッ
ク１４に多数個のエア噴出孔１８を開設しているので、
規格の異なる半導体構体をワイヤポンディングする場合
、つまり、リードフレームのタブ１ａやインナリード４
の寸法が異なって張設されるワイヤ５の位置が相違され
る半導体構体をワイヤポンディングする場合にも、何等
の調整を要することなくそのままの状態でワイヤのルー
プ修正を行うことができる。 ［００１０１
【発明が解決しようとする課題］しかしながら、上記構
成のワイヤ修正装置では、半導体素子の所定の位置に載
置したワイヤポンディング後の半導体構体の裏面側の位
置に、多数個のエア等の噴出手段を配設し、少なくとも
ポンディングされたワイヤに対して、前記エア等を噴出
できるように構成し、これにより、ワイヤループ形状を
修正していたが、セラミックパッケージ等については、
噴出手段の形成は技術的に困難である。 （００１１１また、半導体装置の外部接続リードの増減
に対しても、それぞれ合ったポンディングブロック噴出
手段を設けなければならず、量産工程の導入において問
題があった。本発明は、上記問題点を除去し、簡便な方
法でもってセラミックパッケージの金属細線の修正をも
行うことができる半導体装置の製造方法を提供すること
を目的とする。 （００１２］ 【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子電極と外部導出端子を金属細
線によって配線接続する半導体装置の製造方法において
、前記金属細線の下部となる部分に枠状に発泡性樹脂を
セットする工程と、該発泡性樹脂を加熱し、発泡体積膨
張作用によって前記金属細線の修正を行う工程とを施す
ようにしたものである。 ［００１３］また、前記発泡性樹脂はＢステージ化した
樹脂枠、または液状樹脂を用いることができる。 ［００１４］
【作用】本発明によれば、セラミックパッケージの金属
細線の配線状態の修正を行う方法として、加熱発泡性の
シール樹脂からなる枠を予め形成しておき、セラミック
パッケージのキャビティ部に半導体素子を搭載、固着し
た後、前記加熱発泡性の樹脂枠を、半導体素子の周辺に
配置して、その後、加熱発泡化させて金属細線の下から
樹脂の泡で上方に押し上げ、配線状態の異常化した細線
も上方に押し上げ、良品状態の細線も含むすべての金属
細線を、略放射線状の円弧状を呈した配線状態に修正す
ることができる。 ［００１５］
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す半
導体装置の製造工程斜視図である。まず、図１（ａ）に
示すように、セラミックからなるヘッダー２１のキャビ
ティ部２２に、Ａｕ−３ｉ、共晶合金、又は銀ペースト
等によって半導体素子２３が固着、搭載される。キャビ
ティ部２２と半導体素子２３の周囲との隙間に加熱発泡
性の樹脂から成る樹脂枠２４を配置し、金属細線２５を
外部導出端子２６の先端ボスト部と半導体素子２３の主
表面に形成された外部導出電極とを配線接続する。 ［００１６］次に、図１　（ｂ）に示すように、ヘッダ
ー２１を加熱工程で１００℃〜１５０℃程度に加熱し、
樹脂枠２４を発泡させて、金属細線２５の配線部下側か
ら上方に膨れ上がらせ、弛みや短絡など配線状態の異常
化した金属細線２５を適正化方向に修正を行う。また、
樹脂枠２４は独立気泡率の高い発泡体を用いることによ
り、外部からの水分等から半導体素子２３を保護する効
果をも奏する。 ［００１７１更に、樹脂枠２４の材質は、シリコン樹脂
中に有機溶剤を混合するか、重炭酸ソーダ等を混入する
か、エポキシ樹脂をＢステージ（半硬化）化し、その中
に揮発性固体（重炭酸ソーダ）を混入して所望する太き
さの樹脂枠２４を作成する。また、樹脂枠２４の材質は
、シリコン、エポキシ樹脂に限定されるものではなく、
例えば、熱可塑性樹脂でも金属細線に悪影響を与えない
ものであれば、用いることができる。更に、発泡剤も種
々のものを用いることができる。 ［００）　８］そして、発泡後、図１（ｂ）に示すよう
に、体積膨張した樹脂によって、半導体素子２３全体を
シールすることによって、シール樹脂２７としての機能
を果たすことができる。また、体積膨張が限定され、半
導体素子２３を全面に渡ってシールできない場合には、
金属細線２５の修正だけを行えば、シールは第２の樹脂
、例えば、エポキシ樹脂を用いてシールしても良い。 要するに、樹脂の発泡による金属細線２５の修正を行う
ことができる。 ［００１９］なお、例えば、発泡剤はシール樹脂量に対
して、１０〜２０％を混入させる。図５は本発明の他の
実施例を示す半導体装置の製造工程斜視図である。この
実施例においては、この図５（ａ）に示すように、セラ
ミックからなるヘッダー２１のキャビティ部２２に、Ａ
ｕ−３ｔ、共晶合金、又は銀ペースト等によって半導体
素子２３が固着、搭載される。キャビティ部２２と半導
体素子２３の周囲との隙間に加熱発泡性の液状樹脂３０
をポツティングにより塗布する。 ［００２０１次に、図５（ｂ）に示すように、ヘッダー
２１を加熱工程で１００℃〜１５０℃程度に加熱し、液
状樹脂３０を発泡させて、シール樹脂３１となし、金属
細線２５の配線部下側から上方に膨れ上がらせ、配線状
態の異常化した金属細線２５を適正化方向に修正を行う
。更に、樹脂枠は発泡化剤を混入させた液状樹脂３０を
、半導体素子２３周辺に枠状にボッティング等の方法で
形成し、加熱工程にて、樹脂を発泡化させ、体積膨張を
させて、膨張作用時に金属細線２５を上方に引き上げて
、配線の異常化した金属細線２５を適正化方向に修正を
行う。 ［００２１１このように、発泡性樹脂は液状樹脂であり
、金属細線の配線前後に半導体素子周辺にポツティング
等の方法で形成することができる。前記した半固化状の
樹脂枠は金属細線の配線前に設置しなければならないが
、液状樹脂を用いる場合には、前記したように、金属細
線の前にするか後にするかは適宜選択することができ、
作業の自由度があり、好適である。 ［００２２］また、供給量においても、Ｂステージ化し
た樹脂枠に比べて適宜調整でき、図５に示したシール樹
脂３１の形成においても、充分にシールすることができ
るように液状樹脂の供給量を調整することができる。図
６は本発明の更なる他の実施例を示す半導体装置の製造
工程断面図である。まず１図６（ａ）に示すように、ヘ
ッダー４０のキャビティ部４２には半導体素子４３を実
装するとともに、発泡性の樹脂から成る樹脂枠４１を配
置し、その半導体素子４３のパッドと外部導出端子４５
との間に金属細線４４を配線する。 ［００２３１次に１図６（ｂ）に示すように、ヘッダー
４０を加熱工程で１００℃〜１５０℃程度に加熱し、樹
脂枠４１を発泡させて、シール樹脂４６となし、金属細
線４４の配線部下側から上方に膨れ上がらせ、配線状態
の異常化した金属細線４４を適正化方向に修正を行う。 次に、図６　（ｃ）に示すように、封止樹脂４７により
、外殻を形成する。 ［００２４］このように、シール樹脂４６の上に第２樹
脂を前記同様に形成して、２層シール構造としてもよい
。なお、上記実施例では、セラミックパッケージについ
て説明したが、リードフレームの場合にも適用でき、適
宜発泡性樹脂の設置をしたり、ポツティング供給手段を
設けることによって、本発明を適用することができる。 ［００２５］上記したように、本発明は、特に益々超多
ビン化傾向にあるパッケージの配線技術において有益で
ある。なお、本発明は上記実施例に限定されるものでは
なく、本発明の趣旨に基づいて種々の変形が可能であり
、これらを本発明の範囲から排除するものではない。 ［００２６］
【発明の効果】以上、詳細に説明したように、本発明に
よれば、発泡性樹脂の発泡により、金属細線を上方に押
し上げるようにしたので、配線状態が略放物線状に均一
化されるように修正されるので、異常配線状態の金属細
線を的確に修正する二とができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す半導体装置の製造工程斜
視図である。
【図２】従来の半導体装置のワイヤポンディング状態を
示す平面図である。
【図３】従来の半導体装置のワイヤポンディング状態を
示す断面図である。
【図４】従来の半導体装置のワイヤポンディングのワイ
ヤの修正状態を示す断面図である。
【図５】本発明の他の実施例を示す半導体装置の製造工
程斜視図である。
【図６】本発明の更なる他の実施例を示す半導体装置の
製造工程断面図である。
【符号の説明】
２１４０　　ヘッダー ２２４２　　キャビティ部 ２３４３　　半導体素子 ２４４１　　樹脂枠 ２５４４　　金属細線 ２６４５　　外部導出端子 ３０　　液状樹脂 ３１．４６　　　シール樹脂 ４７　　封止樹脂
【図５】

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体素子電極と外部導出端子を金属細線
    によって配線接続する半導体装置の製造方法において、
    （ａ）前記金属細線の下部となる部分に枠状に発泡性樹
    脂をセットする工程と、（ｂ）該発泡性樹脂を加熱し、
    発泡体積膨張作用によって前記金属細線の修正を行う工
    程とを施すことを特徴とする半導体装置の製造方法。【
    請求項２】前記発泡性樹脂はＢステージ化した樹脂枠で
    ある請求項１記載の半導体装置の製造方法。【請求項３
    】前記発泡性樹脂は液状樹脂である請求項１記載の半導
    体装置の製造方法。
JP2400394A 1990-12-04 1990-12-04 半導体装置の製造方法 Withdrawn JPH04209560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2400394A JPH04209560A (ja) 1990-12-04 1990-12-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2400394A JPH04209560A (ja) 1990-12-04 1990-12-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04209560A true JPH04209560A (ja) 1992-07-30

Family

ID=18510308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2400394A Withdrawn JPH04209560A (ja) 1990-12-04 1990-12-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04209560A (ja)

Similar Documents

Publication Publication Date Title
US20030209785A1 (en) Semiconductor package having solder joint of improved reliability
JPH11312712A (ja) 半導体装置及びその製造方法
JP3391282B2 (ja) 電子部品の製造方法
JP3478139B2 (ja) リードフレームの製造方法
JPH06204272A (ja) 半導体装置の製造方法
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH04209560A (ja) 半導体装置の製造方法
JP3428591B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3274343B2 (ja) 半導体装置
JP4126840B2 (ja) バンプを有する電子部品及びその実装方法
US7008493B2 (en) Method for applying a semiconductor chip to a carrier element
US6909179B2 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JPH05299536A (ja) 樹脂封止型半導体装置
US6984576B1 (en) Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
JPS61263232A (ja) 半導体装置の製造装置
US20240090130A1 (en) Leadframe mounting with lead insertion for lead wall bonding
JP3661822B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP2002057237A (ja) 絶縁フィルムを用いたｂｇａ型半導体装置
JP2003007924A (ja) 樹脂封止型半導体装置およびその製造方法
JP3000770B2 (ja) 電子部品
JP3447874B2 (ja) 樹脂封止電子製品の製造方法
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
CN101447438B (zh) 半导体器件的制造方法
JPS62249434A (ja) 半導体装置の製造装置
JPS6224646A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312