JPH04211122A - 集積回路装置とそれを製造する方法 - Google Patents

集積回路装置とそれを製造する方法

Info

Publication number
JPH04211122A
JPH04211122A JP3038627A JP3862791A JPH04211122A JP H04211122 A JPH04211122 A JP H04211122A JP 3038627 A JP3038627 A JP 3038627A JP 3862791 A JP3862791 A JP 3862791A JP H04211122 A JPH04211122 A JP H04211122A
Authority
JP
Japan
Prior art keywords
titanium
oxide
silicon
layer
pertinent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3038627A
Other languages
English (en)
Inventor
Thomas C Holloway
トーマス シー.ホロウェイ
Thomas E Tang
トーマス イー.タング
Che-Chia Wei
チェ − チァ ウェイ
Roger A Haken
ロジャー エー.ヘイケン
David A Bell
デビッド エー.ベル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/837,468 external-priority patent/US4657628A/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH04211122A publication Critical patent/JPH04211122A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[00011本発明は集積回路及びその製造方法に関す
るものである。自己整合性耐熱金属ケイ化物技法は、集
積回路では、その寸法規模の縮小として装置の良好な性
能を実現するかぎの一つとして認められてきた。ニケイ
化チタン(TiSi2)は最も魅力のある金属ケイ化物
の一つとして認められるようになったが、それは固有抵
抗の低さ、安定性及び自己整合性形成(self−al
igned  formation)の能力のためであ
る。 [0002]ケイ化チタン技法の主要な利点の一つは、
自己整合性VLSI過程の有効性である。すなわち、チ
タン金属層を全体に析出させてから、窒素雰囲気中で加
熱することによって、ケイ素(単結晶性、多結晶性にか
かわりなく)の露出面積全体が反応して、チタンケイ化
物を生成し、かつチタン金属がケイ素と接触していない
所で、大部分がチタン窒化物である組成物が生成する。 これは、ポリケイ素ゲート水準をバタン化させた後に、
この段階を行うことによって、ケイ化物は露出している
給源/ドレン領域の表面(または他の露出基体表面領域
)、ポリケイ素ゲート水準の表面で形成され、他では形
成されないので、非常に有効である。これは許容できる
低い面積抵抗を保持したままで、給源/ドレン拡散をも
っと浅くすることができることを意味し、かつまたポリ
ケイ素ゲート水準の面積抵抗を下げることができること
をも意味している。この過程で窒素雰囲気を使用するの
は、きわどいことではあるが、さもなければ、ケイ素が
生長中のケイ化物層を通って拡散して出、かつ横への生
長をさせ、従って、この反応で生成するケイ化チタンは
、例えばVLSI装置のゲート及び給源/ドレンの間に
半ミクロン程度のギャップを橋かけすることができるよ
うになるからである。このような過程は、例えば電子装
置に関するIEEE議事録(IEEE  TRANSA
CTION  ON  ELECTRON  DEVI
CE)の1985年2月発行の第141ページにあるエ
ム・アルペリン(M、Alperin)その他のVLS
Iに使用する自己整合性TiSi2過程の発展(Dev
el。 pmentof  the  Self−aligen
dTiSi2 Process  for  VLSI
  Appi 1cat 1ons)に説明がしてあり
、本明細書では、これを併せて参考資料とする。 [0003]Lかしながら、この自己整合性TiSi2
技法はケイ化物反応過程に使用する窒素雰囲気の少しの
酸素汚染でも価値がなくなる。反応過程中の酸素汚染が
二つの問題に帰着することを見い出した、すなわち、第
一にケイ化物は固有抵抗が高いこと、第二に、未反応チ
タン(または窒化チタンのような非ケイ化物物質)は除
去しにくいことであった。一般に、二酸化チタンには集
積回路の製造には全く都合の悪い性質が若干ある。Ti
O2は生成熱が非常に高く、従って非常に安定な化合物
である。T i 02 のエツチングは非常に困難であ
り、かつ窒化段階中に存在するいささかの酸素でも、T
iNよりもエネルギー上からも有利なT i 02 を
生成しやすい。TiO2はTiNまたはTiSi2とは
異なって絶縁体であり、T i 02の生成は電気的性
質の徹底的な機能低下の原因になり、かつ簡単には元に
戻らない。 [0004]起こりそうな酸素汚染を避けるために、製
造過程では通常非常に高流速のアルゴンのような高純度
のパージガス(高純度のN2の供給と共に)を使用する
か、あるいは反応環境に低圧力を使用するかのどちらか
である。これらの方法では両方共コストが高くなり、か
つ実際問題として維持するのが困難である。迅速熱処理
(Rapid  Thermal  Processi
ng)を使用してTi512を製造すれば、汚染の心配
を多少軽減はするが、均一なケイ素化を達成するにはガ
スの流速及び純度が依然として主要な役割をしている。 [00051本発明では、ケイ化物反応の前に、チタン
層の頂部にキャップ酸化物を置いて酸素汚染問題を最小
にしている。反応過程中には、この酸化物は、近接して
いるチタン金属層によって部分的に還元される。それ故
、酸素は多少遊離され、チタン層の中に拡散して行くこ
とができる。反応過程の低温段階では、酸素はチタン金
属の粒界でゲッタされ、かつケイ素原子が粒界をよぎっ
て拡散し出すのを妨害する。この過程で導入される酸素
不純物は、伝統的な自己整合性TiSi2過程で使用す
る窒素のそれと部分的に類似した機能を果すようである
。 [0006]酸化物層から出てくる酸素が、遊離酸素汚
染と同様な問題をもたらさない理由(除去の困難さ、及
びケイ化物の面積抵抗の悪さ)は完全には解明されてい
ない。しかしながら、T i 02生成の活性化エネル
ギーが重要な働きをするのではないかと考えられる。チ
タンと二酸化ケイ素から二酸化チタンとケイ素とを生成
するレドックス反応は、チタンと気体酸素との反応より
もエンタルピーがはるかに小さく、かつレドックス反応
の活性化エネルギーもづつと高いかもしれない。その上
、二酸化チタンの組成には違いがありそうである、すな
わちチタンは遊離の02 と反応すればルチル(T i
 02の非常に安定な形態)を生成するのが代表的であ
るが、チタン金属の粒界沿いに拡散する酸素は、はるか
に結合の弱い化合物を生成する。チタン金属には水素に
対して、極度に高い親和力があることも指摘しておかな
ければならない、従ってチタンの粒界に既に存在する水
素はキャップ酸化物から拡散して出てくる酸素とある仕
方で協同してケイ素の拡散を制限することができる。 [0007] どの場合でも、キャップ酸化物の下のチ
タン/酸素複合物はケイ化物化段階中にケイ素が拡散し
て出るのを妨げ、窒素雰囲気での焼きなまし中に、大部
分が窒化チタンから成る組成物に転化させることができ
、かつケイ素との接触中に加熱すれば、ケイ化チタンに
転化させることができることを実験で証明した。すなわ
ち、この位置の酸素はルチルT i 02よりも安定性
の劣る、ある形態になっていることが明白なようである
。本発明の別の実施態様では、チタン層を酸化物/窒化
物積層体でキャップして、酸素がキャップ酸化物を通っ
て拡散するのに更に保護を施すべきであることを教示し
ている。ケイ化チタン過程の重要な利点は、局部的な相
互連絡がたやすく利用できることである。すなわち、係
属中(TI−11029)の85年5月1日に出願の特
許出願第729,318号明細書に記載しであるように
、窒素雰囲気直接反応過程中に、ケイ素と接触していな
い部分のチタンは、主として窒化チタン(TiN)を包
含する組成物を生成するが、この生成物は代表的には完
全な化学量論的ではない。局部的な相互連絡が必要でな
い場合には、このTiN層は単に除去することができる
が、所望によっては、TiN層をバタン化し、かつエツ
チングして、非常に薄い面積抵抗の低い局部相互連絡に
することができる。 [0008]親特許(係属中(TI−11770)の8
6年3月7日出願の第837,468号明細書)では、
なかんずく、析出させたままのチタン層の上にキャップ
酸化物をバタン化することによってTiN層をバタン化
する実施態様を説明した。次にキャップ酸化物で適切に
バタン化しである構造体を窒素中で加熱してケイ化物を
作り、露出TiNを全部除してから、キャップ酸化物を
除去し、かつ残存するチタン(キャップ酸化物で保護し
ておいた)を再び窒素中で加熱して、TiN局部相互連
絡を作る。この特許明細書では、この過程を作用させる
キャップ酸化物とチタンとの間の驚異的な化学的相互作
用を説明し、かつ結果として局部的な相互連絡をする組
成物を説明した。本発明は一般に、ケイ化物化反応の前
よりはむしろ後に、キャップ酸化物層(局部的相互連絡
パタンを確定する)をバタン化し、かつエツチングする
点を除いて、この過程と両立することができる。
【0009】窒素雰囲気過程のもう一つの特徴は、競合
反応がケイ素上で起こる、すなわちケイ化チタンがケイ
素の界面から上方に生長するにつれ、窒化チタンが気相
から下方に生長することである。これらの競合反応では
、活性化エネルギーが等しくないので、TiN/TiS
i2の厚さの比率は鋭敏な温度の関数である。TiNは
、局部的な相互連絡の位置にある場合以外では除去され
るので、TiがTiNの生成で消費されてケイ化物層の
面積抵抗を下げる。このことは、面積抵抗が反応温度の
鋭敏関数であることを意味し、好ましくないことである
。
【0010】すなわち、本発明では、本明細書に記載す
る他の利点の外に、少なくとも下記の利点を提供する。 (1)  過程ではチタンと、窒素のような環境ガスと
の間の相互作用を必要としないので、キャップ物質を窒
化物/酸化物積層体にすることによって、酸素汚染の害
を受けないようにすることが容易である。それ故、反応
環境に特別な必要条件を加える必要がない。これで、一
般に処理コストが下がり、かつフィルム品質の再現性が
改良される。 (2)  反応中には窒化チタンが生成しないので、T
iSi2層の面積抵抗は、窒素雰囲気過程中でよりも反
応温度に左右されることが少ない。 (3)  窒化チタンの局部的相互連絡に関する可能性
は、この方法の影響を受けない。窒化チタンの相互連絡
は、未反応チタンを選択的にエツチングで除いてから、
非臨界的な窒素雰囲気中で別の熱窒素化を行うことによ
って、容易に作ることができる。 (4)  TiSi2の最後の焼きなましを窒素雰囲気
中で行って、積層窒化チタン/ T i S i 2層
を製造することができ、この場合、窒化チタンを良好な
アルミニウム拡散障壁として使用することができる。こ
の方法では、ケイ化物層上のチタン物質を、焼きなまし
の前に除去しないので、TiSi2の面積抵抗を犠牲に
することなく、窒素雰囲気過程よりも厚い窒化チタンを
生成する。 [0011]本発明によって、集積回路の製造方法を提
供するが、これは、本質的にはケイ素から成る露出部分
を包有する、一部分だけ作っである集積回路構造体が載
っている基体を準備し、大部分がチタンから成る金属層
を全体に析出させ、該金属層の少なくともあらかじめ定
めである部分の直接上に載る、主として酸化物から成る
誘電体層を作り、かつ該金属層の部分が該露出ケイ素の
部分と反応して、チタンケイ化物を生成するまで加熱を
施して、ケイ素が該誘電体層の下の該金属層の部分を通
って、拡散して出るのを、該誘電体層が抑制する工程を
包含する。本発明によって、やはり集積回路を製作する
方法を提供するか、これは、本質的にケイ素から成る、
露出部分を内包する、一部分だけ作っである集積回路構
造体が載っている基体を準備し、大部分がチタンから成
る金属層を全体に析出させ、該金属層の少なくともあら
かじめ定めである部分の直接上に載っている、主として
酸化物から成る誘電体層を作り、かつ該金属層の部分が
該露出ケイ素の部分と反応して、チタンケイ化物を生成
するまで加熱を施し、これでケイ素が該誘電体層の下の
該金属層の部分を通って拡散して出るのを該誘電体層が
抑制し、該誘電体層及び(または)あらかじめ定めであ
るパタンの中の該金属層の残りの、あらかじめ定めであ
る部分を除去して、局部的な相互連絡を確定し、かつ窒
素雰囲気中で加熱を施し、金属層の残りの部分を転化し
て、大部分が窒化チタンから成る導電体にする工程を包
含する。 [0012]本発明によって集積回路を製造する方法を
提供するが、方法は、本質的にケイ素から成る露出して
いる部分を内包する、一部分だけ作っである集積回路構
造体を載せである基体を準備し、大部分がチタンから成
る金属層を全体に析出させ、該金属層の少なくともあら
かじめ定めである部分に直接載る大部分が酸化物から成
る誘電体層を作り、かつ該金属層の部分が該露出ケイ素
の部分と反応して、チタンケイ化物を生成するまで加熱
を施し、それによって、該誘電体層の下の該金属層の部
分を通ってケイ素が拡散して出るのを該誘電体層が抑制
し、該誘電体層を除去し、窒素雰囲気中で加熱を施して
、金属層の残っている部分を、大部分が窒化チタンから
成る導電性物質に転化させ、かつ該導電性物質をあらか
じめ定めであるバタンでエツチングして、局部的相互連
絡線を作る、工程から成る。図面を参考にして、本発明
の説明をするが、図面は、 [0013]図1では構造体のオージェ(Auger)
組成物の状態を示し、ここで、ケイ素の上に熱酸化物3
000人、その上にTi1000A、その上にプラズマ
酸化物1000Aを、Ar及びN2の雰囲気中で675
℃で30分間反応させ、この場合三角で炭素に対するデ
ータ点を示し、円で酸素に対するデータ点を示し、十字
でケイ素に対するデータ点を示し、かつ四角でチタンに
対するデータ点を示す。5%よりも少ない百分率は雑音
水準に消されるものと考えることができ、かつ最初の二
、三のデータ点は結局汚染物質及び(または)環境種が
支配しているようであることを指摘しておく。 [0014]図2ではケイ素の上にCVD  TEO8
酸化物、その上にチタン、その上にプラズマ酸化物を、
Ar及びN2の雰囲気中で675℃で30分間反応させ
た構造体のオージェ組成物の状態を示し、三角で炭素に
対するデータ点を示し、円でチタンに対するデータ点を
示し、十字でケイ素に対するデータ点を示し、かつ四角
で酸素に対するデータ点を示す。 [00151図3ではCVD  TEO8酸化物上にチ
タン、その上にプラズマ酸化物を675℃で反応させ、
その後、プラズマ酸化物を除去し、かつ残部をAr及び
N2の雰囲気中で675℃で30分間再度反応させた構
造体のオージェ組成物の状態を示し、ここで三角は炭素
に対するデータ点を示し、円では窒素に対するデータ点
を示し、十字では酸素に対するデータ点を示し、四角で
はチタンに対するデータ点を示し、かつ内側に垂線のア
ル三角でケイ素に対するデータ点を示す。 にの図では
、他の元素に対して示しである窒素の比率は正確ではな
いが、深さについての図の変化は正確である。)(00
161図4では、p+(ホウ素注入)ケイ素の上にTi
 1000八、その上にプラズマ酸化物1000八を、
ArおよびN2の雰囲気中で675℃で30分間反応さ
せた構造体のオージェ組成物の状態を示し、ここでは三
角で炭素に対するデータ点を示し、円では酸素に対する
データ点を示し、十字ではケイ素に対するデータ点を示
し、かつ四角ではチタンに対するデータ点を示す。 (00171図5では、n+ (POCl2 ドープを
施した)ポリケイ素4500Aの上にTi1OOOA、
その上にプラズマ酸化物1000Aを、Ar及びN2の
雰囲気中で675℃で30分間反応させた構造体のオー
ジェ組成物の状態を示し、ここでは三角で炭素のデータ
点を示し、丸で酸素のデータ点を示し、十字でケイ素の
データ点を示し、かつ四角でチタンのデータ点を示す。 [00181図6AではSiO25000A上にTi1
500人、その上に100OAがある構造体のラザフォ
ード後方散乱解析(Rutherford  Back
scattering  analysis)(RBS
解析)から誘導した第二次イオンエネルギーに対するカ
ウントの生のデータを示す。酸素、ケイ素及びチタンに
ついて示しである破線は、これらの元素が試料の表面に
だけ存在するものとした場合に予想される最大エネルギ
ーを示す。 (00191図6Bは、この生のデータから誘導したグ
ラフであって、第一界面(プラズマ酸化物)と第二界面
(T i /熱酸化物)との間のO対Tiの原子比を示
す。 示しである的確な深さは、正確でない虞のある密度につ
いての仮定を使用して計算したものであるから正確では
ないが、深さについての相対的な濃度の図面は信頼する
ことができる。
【0020】図7Aでは、熱SiO2約700A上にポ
リケイ素約1/4 μm、その上にTiSi2約270
OA、その上にプラズマ析出させたSiO21000A
がある構造体のラザフォード後方散乱解析(RBS解析
)から誘導したカウント対第二次イオンエネルギーの生
のデータを示し、また図7Bでは、このデータから誘導
した深さに対するSi:Ti比のグラフを示す。 [0021]図8Aでは結晶ケイ素上にTiSi2約2
90OA、その上にプラズマ析出させたSiO2100
0八がある構造体のラザフォード後方散乱解析(RBS
解析)から誘導した第二次イオンエネルギーに対するカ
ウントの生のデータを示し、また図8Bでは、このデー
タから誘導した深さに対するSi:Ti比のグラフを示
す。 [0022]図9ではチタンを析出させ、かつ反応させ
て、ケイ素を露出させであるケイ化チタン領域を作った
後の給源/ドレン(堀)領域、及び窒化チタン(または
他の導電性化合物)、その他を示す。 [0023]図10では本発明の次の段階を示し、窒化
チタン層をバタン化させて、局部的な相互連絡、及び所
望によっては接触パッドを提供した。 [0024]図11では、本発明によって作ったTiS
i2 クラッド給源/ドレン拡散及びゲートのある積極
的な装置のトランジスタの特性を示す。亜しきい値特性
は非常に適切であることを指摘しておく。 [0025]次に目下の好ましい実施態様の製作及び使
用を極めて詳細に検討する。しかしながら、本発明では
非常に多種類の独特の情況で具体化することのできる、
広く応用することのできる発明の理念を提供するもので
あり、検討する特定の実施態様は本発明品を作り、かつ
使用する特定の方法の単なる例であって、本発明の範囲
を限定するものではないことを正しく認識するべきであ
る。 [0026]図9は本発明の若干の実施態様での一段階
を示し、トランジスタ構造体28(この実施例では、基
体10、チャンネル領域16、軽くドーピングを施しで
あるドレン伸長領域14のある給源/ドレン領域12、
ゲート誘電体30、ゲート20、側壁酸化物18、及び
フィールド酸化物26を包含する)をチタン層22でコ
ーティングを施し、かつ加熱して、ケイ化チタン領域2
0を生成した。Ti512過程の酸化物キャップ化変換
では、反応過程の前に、厚さが1000AのTi層23
の頂部に厚さが500A〜1000Aの酸化物層23を
析出させることを包含する。次に、通常の雰囲気の67
5℃の反応過程は、反応環境が02 によって汚染され
ることには関係なく、起こる。 [0027]反応過程中に、T i / S i 02
界面で酸化物23はTi層22の中に拡散してゆく酸素
原子の供給源を提供する。低温(例えば600℃〜67
5℃の範囲内)では、この02 はTi粒界でゲッタさ
れ、これはケイ素原子が拡張して出るのを遅らせる。T
i22の頂部に酸化物層23があるために、過程が反応
ガス雰囲気中で汚染に対して鋭敏でなくなる。このこと
は故意に汚染させた炉の中で、酸化物キャップを施しで
あるTiSi2過程を通して、若干のCMO8理論集積
回路(最小形状寸法1μm)を処理することによって証
明しである。 この実験のために、PSG汚染されたTi512反応炉
を使用し、かつ精製アルゴン線をしゃ断した。管の供給
源の端から流出するN2気流を標準の10リットル/分
から減じて2リットル/分にした。炉の負荷末端でパー
ジガスもしゃ断した。パージ時間、押し込み及び吸引の
速度はすべて標準にし、かつ反応条件を合理的な標準水
準、すなわち625℃、650℃及び675℃で30分
に設定した(種々の操作で)。 [0028]装置のウェハ9個を、通常は各ロットで処
理する酸化物上Tiのパイロットスライス2個と共に処
理して、反応環境汚染を監視した。4個のロットのウェ
ハにはTi1000Aの上に析出させたPECVD酸化
物(300℃)100OAがあったが、他の5個のウェ
ハにはPECVD酸化物800Aとプラズマ窒化物40
0八との配合物があった。反応の処理後には管の給源末
端の酸化物パイロットスライス上のTiは、スライス面
積の2i3以上が暗青/褐色に変色して、総体の環境汚
染を示した。次にロットスライスを、末端点検出法を使
用し、30%以上のエツチングで正規のプラズマ酸化物
エツチングによる処理をした。乾燥エツチング後、ロッ
ドスライス9個にメガ音波(Megasonic)Ti
/Tinストリップ処理(H202/NH40H溶液、
低負荷サイクルでの超音波力)を行った。 [0029]正規の架橋構造体を調査して、堀の間及び
ゲートから堀まででケイ化物の不足を照合して、p−チ
ャネル装置、またはチャネル装置のどちらにも架橋がな
いことを示した。堀及びゲートの面積抵抗は約1Ω/口
で標準であった。外観検査では、TiSi2が拡散で出
ることはなく、またケイ化物の品質は標準のようであっ
た。迅速熱処理(RTP)ケイ化物生成(700℃で1
5秒間)と同時に、酸化物キャップを施しである構造を
使用する、もう一つの試験でも、正常な結果を示した。 [00301キヤツプ酸化物方法をMO3FET構造体
の製作で実証した。ケイ素が拡散して出て、TiSi2
を生成するのは認められなかった。ゲートの長さがサブ
ミクロン範囲のトランジスタ16及び3000Aの側壁
酸化物18を引き続いて製作した。最終焼きなまし中に
、汚染酸素原子が追い出され、従ってTiSi2層のフ
ィルムの品質に悪影響はなかった。焼きなまし後のTi
5i220の面積抵抗は伝統的な自己整合性TiSi2
層と同じであった。本発明の過程の流れを次の節で説明
する。 過程の流れの見本は下記の通りである、S/D焼きなま
し後の純チタン析出(100OA)窒化ケイ素/二酸化
ケイ素酸(400A/800A)の低温析出 ケイ化物反応(675℃、30分) 窒化物/酸化物層のプラズマエツチング湿式化学エツチ
ングによる未反応チタン(及び窒化物/酸化物線条)の
選択的ストリッピング ケイ化物の焼きなましく800℃、30分)過程の流れ
のもう一つの見本は下記の通りである、S/D焼きなま
し後の純チタン0.1μmの析出S i 02の低温(
300℃)析出 ケイ化物反応、N2中675℃で30分酸化物層のマス
クを施さないプラズマエツチング(酸化物/窒化物エツ
チングに通常使用するような標準フルオロエツチング化
学薬品使用) 酸化物領域でのTi反応生成物の選択的湿式ストリッピ
ング(超音波かき混ぜによるH202 /H2SO4、
またはH202/NH40H) ケイ化物焼きなまし 過程の流れのもう一つの見本は下記の通りである、S/
D焼きなまし後に純チタン0.1μm析出析出i 02
の低温(300℃)析出 N2中700℃15秒間(過渡加熱)のケイ化物反応酸
化物層のマスクを施さないプラズマフルオロエツチング 酸化物領域でのT1反応生成物の選択湿式ストリッピン
グ(超音波かき混ぜによるH202 /H2SO4また
はH202/NH40H) ケイ化物焼きなまし 0.1μmプラズマ酸化物析出、及びマスクを施さない
乾式エツチング段階では過程のコストは番外である。し
かしながら、環境ガス汚染に対して過程の鋭敏性がなく
なる利点、従って過程の再現性の改良が恐らく不利な点
を補っている。 [0031] この手順で製作した装置構造体に関する
電気的測定値を若干図11に示す。ここで試験したトラ
ンジスタ構造体(これは本発明によって作った給源/ド
レン被覆加工がある)には許容できる亜しきい値漏れか
あることを知ることができる。本発明と局部的な相互連
絡を行うための選択は少なくとも三つある、最も好まし
い過程の流れは下記のとおりである、 Ti22及びキャップ酸化物23の全体への適用低温直
接反応の実施 局部相互連絡22′の位置全体だけにキャップ酸化物2
3を残すためのキャップ酸化物23のバタン化及びエツ
チング ケイ化物上でチタン金属を選択的に除去する化学薬品を
使用する湿式エツチング及び乾式エツチング、例えばメ
ガソニック(Megasonic)浄化(H202/N
H40H/H20)またはピランハ(P i r an
h a)キャップ酸化物23の除去 ケイ化物20を焼きなましし、かつTiN局部相互連絡
22′を作るための窒素雰囲気中での高温反応の実施も
う一つの別法は、TiNエツチングを使用して窒化段階
の後に、局部的相互連絡をバタン化することである。 この別法の利点は、窒化段階でTi層から酸素若干除去
し、かつこれを除去しやすくすることである。 第三(及び好ましさの最も劣る)別法は下記の通りであ
る、 Ti及びキャップ酸化物の全体への適用低温直接反応の
実施 キャップ酸化物の除去 局部的相互連絡の位置を覆うための光抵抗体のバタン化
ケイ化物上に選択的にチタン金属を除去する化学薬品を
使用する、湿式エツチングまたは乾式エツチング光抵抗
体の除去 ケイ化物の焼きなまし及びTiN局部相互連絡生成のた
めの窒素中での高温反応の実施 本発明を使用して実際に行った若干の試験結果は下記の
通りである、 焼きなまし前の面積抵抗      焼きなまし後の面
積抵抗迅速熱処理の使用 給源/ドレン拡散 1.07±0.4Ω/口       1.03±0.
278Ω/ロ1.12±0.06Ω/口     1.
09±0.0566Ω/ロポリケイ素線 1.04±0.05Ω/口     1.02±0.0
197Ω/ロ1.02±0.015Ω/口    1.
00±0.00761Ω/口炉なましの使用 給源/ドレン拡散 1.31±0.1Ω/口      0.995±0.
0272Ω/ロ1.25±0.12Ω/口     0
.985±0.0251Ω/ロポリケイ素線 1.91±0.2Ω/口      0.902±0.
0196Ω/ロ1.86±0.2Ω/口      0
.892±0.224Ω/ロキヤツプ酸化物をバタン化
し、かつエツチングし、露出金属を湿式エツチングし、
次に残りの金属を窒化して作ったTiN局部相互連絡線
についてもデータを取った。 こうして得た抵抗測定値では (1)   こうして作った局部相互連絡では、10Ω
/口であり、かつ 面積抵抗は約 (2)  チタンは側部当たり約手ミクロンで下切りさ
れている ことを示した。この場合、この下切りは許容することが
不可能で、未反応金属は代りにプラズマエツチングで除
去することができた。 [0032]親特許明細書で教示したように、バタン化
された局部相互連絡層を得る方法は、窒素雰囲気中でチ
タン22を反応させる工程の前に、薄い硬いマスク23
を析出させてバタン化することである。例えば、プラズ
マ酸化物23(すなわち、低温、例えば300℃でプラ
ズマ反応器内で析出させたケイ素酸化物−これでかなり
低密度の酸化物を生成する)の1000八層をチタン金
属22の上に析出させ、エツチングして、所望のパタン
で局部相互連絡をマスクしくチタンに対して選択的な、
CHF3 +C2Fs +02 +Heのような酸化エ
ツチングを使用して、プラズマ酸化物23の下のチタン
層22がエツチングの停止を行うようにする)、かつT
iN及びTiSi2化合物を生成する反応中に適切に残
る。チタン金属とプラズマ酸化物との間では顕著な反応
が起こり、従って(迅速焼きなましを使用した実施例で
は)ラザフォード後方散乱解析では、プラズマ酸化物層
の下のチタン金属では、酸素対チタン原子比が0.69
:1(フィールド酸化物上にあり、かつ反応段階中窒素
雰囲気に露出されている酸素対チタン原子比的0.25
:1に比較して)である。この高い酸素含有量は、チタ
ンの金属導電特性を消失させるのには不十分であるが、
エツチングに対しては実質的な抵抗力を与える(T i
 02は非常に安定な化合物であってエツチングするの
が非常に困難である)。残っている金属チタンを次の反
応段階でチタンの窒化物及び(または)ケイ化物に転化
させることができる。この過程では、伝導度、エツチン
グ停止能力を包含し、かつ側方拡散に対する障壁を提供
する貴重な性質のある局部相互連絡を提供するとは言う
ものの、少なくともケイ化のために迅速熱なましを使用
する場合には、このようにして提供する相互連絡は最初
は純粋なTiNではない(それの窒素原子画分は恐らく
プラズマ酸化物マスクの隅を除けば1%よりもはるかに
少ない)ことを実験的に見い出した。プラズマ酸化物の
マスクはTiNエツチング段階中は適切なままであるこ
とを指摘しておく。 [0033] この別法の実施態様で導入する追加の酸
素画分は、少なくとも二つの方法で非常に有利にするこ
とができる。第一には、T i 02は化学的に非常に
不活性であるから、接触穴の位置でのエツチング停止剤
として、局部相互連絡層の耐久性に加わる。第二に、T
iN層のエツチングはずっと簡単になる、すなわち硬い
マスクでバタン化された相互連絡の下切りをすることな
く、TiNを湿式エツチングすることができる。このた
めの試料の湿式エツチングは、室温で水に溶解したNH
40H+H202であるが他の多くの湿式化学薬品を使
用することができる。すなわち、ケイ化チタンは粗い表
面を生じるのが代表的であり、従って酸化物マスク23
の下のチタンが酸化物マスク23と反応して、表面シー
ル剤としてチタン酸化物を生成するのは、気持ちのよい
驚きである。この表面のT i 02の多い層は、湿式
エツチング中にエツチング剤の侵入を避け、従って、上
記の簡単な湿式エツチング処理ができる。 [0034] この実施態様の別の変換では、プラズマ
酸化物の硬いマスクは、ケイ化物化加熱段階(例えば6
75℃段階)の後で、焼きなまし段階(例えば800℃
段階)の前に、除去する。高温段階中に窒素雰囲気を確
実に存在させることによって、ケイ素及びドープ剤が少
しでも拡散して出るのを抑え、かつ最初の加熱段階から
保護された酸化物マスクが実質的に全部窒化物に転化さ
れる、残りの金属チタンは、上記のように追加の拡散障
壁の利点を提供する。もう一つの(好ましさの劣る)別
法(二つのタイプのポリケイ素を用いるNMO8過程の
ため、あるいは若干のCMO8過程のための)では、バ
タン化されたチタンを安定な導体に転化することは、窒
素を含有しない雰囲気中で高温焼きなましを行い、従っ
てケイ素が拡散して出るのが局部相互連絡ストラップ中
のチタン金属をケイ化チタンに転化することができる。 [0035]酸化物の硬いマスク23は厳密に全く除去
してはならないことを指摘しておく一場合によっては残
りの全過程の間適切にしておくことができる。この実施
態様の非常に重要な利点は、TiNエツチングが全く必
要がないことであり、−代りに、標準の清浄化溶液を使
用してTiNを単に浸出する。すなわち、この実施態様
は、全部のうちで製作環境に移すのには最も適切かも知
れない。この実施態様のもう一つの利点は、形状制限段
階は単に酸化物エツチングであるから、これは非常に計
りやすいことである。 [0036]所望によっては、TiN層22をバタン化
した後に、図10の構造体を作るために、第一の焼きな
まし工程を使用して、ケイ化物層20の面積抵抗を1Ω
/口または、これ以下まで下げるのが好ましい。この第
二熱処理工程は、大気圧のアルゴン雰囲気中で800℃
で30分間行うのが好ましいが、これらのパラメーター
は変化させることができる。例えば、焼きなまし温度を
750℃から875℃までの範囲内、あるいはもっと広
くさえすることができる、かつこの工程の他の処理パラ
メーターも広く変化させることができる。実際に、ケイ
化物化は、場合によっては、せん光電球、またはレーザ
ー加熱、あるいは他の過渡加熱方法を使用して、過渡加
熱段階として行うことができる。これは窒化チタン層中
に原子画分の高い未反応チタンを残しがちであり、これ
は指摘されるように、バタン化を促進することができ、
かつ後の焼きなましで処理することができる。ケイ化物
の面積抵抗を下げる最終焼きなましを行った後に、処理
は通常のやり方で進める。今や例えば、低圧力CVDパ
ラド酸化物1000A、続いてホウリン酸ケイ酸塩ガラ
ス1μmのような中間水準の誘電体を析出させることが
できる。次に接触穴を中間水準誘電体の中に切り、かつ
バタン化金属層を作って、所望の電気的相互連絡パタン
を得る。 [0037]次の処理に対して、使用するのが好ましい
唯一の変更は、中間水準誘電体を切断する接触エツチン
グ剤は、好ましくは窒化チタン上で止まるエツチング化
学薬品にすることである。これは、窒化チタン層22を
接触体の底部で拡散障壁として使用することができるこ
と、及び窒化チタン22は接触エツチング中にフィール
ド酸化物26の露出部分の下切りを阻止するので、堀に
対する接触体をフィールド酸化物領域26に重ねさせる
ことができることをも意味する。CF4及び02 5%
のような、通常のフッ素をベースとする酸化物エツチン
グ化学薬品はTiNに対して十分に選択性である。 [0038]言うまでもなく、本発明の明細書で極めて
頻繁に引用するポリケイ素ゲート層は、厳密にポリケイ
素でなければならないのではなく、実質的に多結晶性ま
たは非品性であり、かつ大画分のケイ素を含有する他の
物質であってもよく、この扱い方では、ケイ化物及びポ
リケイ素/ケイ化物サンドイッチ構造体を確かに包含し
、かつ将来の過程で類似の析出物及び電気的性質になる
将来のサンドイッチ構造体をも現在の過程のポリケイ素
の代りに包含しようとするものである。同様に、キャッ
プ酸化物23として非常に頻繁に引用した誘電体層は純
粋な二酸化ケイ素でなければならないことはなく、厳密
にはケイ素酸化物でなくてもよく、代りに生成熱がTi
O2のそれよりも実質的に低い酸化物層が誘電体の最低
層である限り、説明した種々の実施態様で示したように
層状をした誘電体構造体を包含することができる。この
酸化物層は酸化ケイ素層が好ましいが、本発明の教示を
同様に他の化合物に適用することができる。好ましさは
劣るが、チタンと反応して、拡散に対して粒界を不動態
化することができる酸化性種を放出する他の誘電体をケ
イ素酸化物の代りに使用することができる。 [0039]同様に、キャップ酸化物23として極めて
頻繁に引用した誘電体層自体を一層以上の追加の層で覆
って、酸素に対する拡散障壁にする場合には、これらの
層は、好ましいほとんどの実施態様でのように、厳密に
は窒化ケイ素でなければならないことはなく、同じ目的
の役立つ他のどんな物質(TiNのような)の代りにす
ることができる。同様に、チタンとして非常に頻繁に引
用した金属層22は、厳密には純粋なチタンでなければ
ならないことはないが、代りに組成の大部分がチタンで
ある限り、広範囲のチタン合金または偽像合金のうちの
どれであってもよく、Ti :V及びTi :A1合金
は確かにこれに包含され、かつTi :YまたはTi 
:Wのような他の金属間組成物も使用することができる
。 [00401本発明の教示をチタン以外の金属に拡張す
ることかできると考えられる。一般に、(1)  導電
性ケイ化物を作り、 (2)  金属が酸素で不動態化されれば、ケイ素を拡
散させない(ケイ化物生成に適する温度で)かつ(3)
  ケイ素酸化物を還元することのできる(ケイ化物生
成に適した温度で)、 金属は、どれでも本発明を使用することができる。チタ
ンはこれらの必要条件に合致することが分っている限り
の唯一の金属であり、かつ本発明をチタン(またはチタ
ン合金)と用いて使用すれば、大変な利益を得るもので
あり、本発明の教示は他の適切な金属にも適用すること
ができる。当業界の熟達者は正しく認識していることで
はあるが、本発明は広く変更し、かつ変化させることが
でき、これの範囲は特許請求の範囲以外には制限がない
。
【図面の簡単な説明】
【図1】ケイ素上に、チタン、プラズマ酸化物、を順次
析出させて処理したオージェ組成物の状態を示す図。
【図2】ケイ素上に、CVD  TEO8酸化物、チタ
ン、プラズマ酸化物を順次析出させて処理した同様な状
態を示す図。
【図3] CVD  TEO8酸化物上にチタン、プラ
ズマ酸化物を順次析出させて処理した同様な状態を示す
図。 【図4】p(ホウ素注入)ケイ素上に、Ti、プラズマ
酸化物を順次析出させて処理した同様な状態を示す図。
【図5] n  (POCl2  トーカポリケイ素上
にチタン、更にプラズマ酸化物を析出させ、処理した状
態を示す図。 【図6]図6AはSiO2上にチタンを析出させた構造
体のRBS解析に関するグラフであり、このデータから
図6Bを誘導する。 【図7】図7AはSiO2上にポリケイ素、更にTiS
i2、SiO2を析出させた構造体のRBS解析に関す
るグラフであり、このデータから図7Bを誘導する。
【図8】図8Aは結晶ケイ素上にTiSi2、更に5i
02 を析出させた構造体のRBS解析に関するグラフ
であり、このデータから図8Bを誘導する。
【図9】給源/ドレン領域、窒化チタン等を示す図。
【図10】局部的相互連絡、接触パッド等を示す図。
【図11】トランジスタ特性を示すグラフ及び数値であ
る。 10 基体 12 給源/ドレン領域 14 軽くドーピングを施した領域 16 チャンネル領域 18 側壁酸化物 20 ゲート 22 チタンまたは窒化チタンの層 22′ 局部相互連絡 23 酸化物層 26 フィールド酸化物 28 トランジスタ構造体 30 ゲート誘電体
【図1】
【図8】
【図2】
【図3】
【図7】
【図4】
【図10】
【図5】
【図6】
【図9】
【図11】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 集積回路装置を製造する方法において=
    (a)  基体を用意し; (b)  予定のパターンで装置隔離区域を設けて予定
    の場所にモート領域を限定し; (C)  前記モート領域内の予定の場所に絶縁ゲート
    電界効果トランジスタを作り; (d)  実質的にチタンで構成される金属を全体に耐
    着させ; (e)  前記基板及び前記チタン金属を窒素を含む雰
    囲気内で加熱して、前記チタン金属が前記基板の露出し
    たケイ素部分と反応してケイ化チタンを形成し、前記チ
    タン金属の別の部分が窒素雰囲気と反応して、その表面
    に窒化チタンの割合が大きい層を形成し; (f)  前記窒化チタン層をパターン化して、予定の
    パターンの局部相互接続部を作る; 各工程を有することを特徴とする、集積回路装置を製造
    する方法。
  2. 【請求項2】 基板と、露出した半導体材料の予定のモ
    ート区域を定める装置隔離領域と、該モート区域の表面
    近くにある複数個の能動装置と、実質的に窒化チタンで
    構成されていて、前記モート領域の予定の部分を前記装
    置隔離領域の上で相互接続する線を有する局部相互接続
    層とを有する集積回路装置。
JP3038627A 1986-03-07 1991-03-05 集積回路装置とそれを製造する方法 Pending JPH04211122A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US837468 1986-03-07
US06/837,468 US4657628A (en) 1985-05-01 1986-03-07 Process for patterning local interconnects
US876947 1986-06-20
US06/876,947 US4690730A (en) 1986-03-07 1986-06-20 Oxide-capped titanium silicide formation

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62051833A Division JPH065669B2 (ja) 1986-03-07 1987-03-06 集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04211122A true JPH04211122A (ja) 1992-08-03

Family

ID=27125942

Family Applications (2)

Application Number Title Priority Date Filing Date
JP62051833A Expired - Fee Related JPH065669B2 (ja) 1986-03-07 1987-03-06 集積回路装置の製造方法
JP3038627A Pending JPH04211122A (ja) 1986-03-07 1991-03-05 集積回路装置とそれを製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP62051833A Expired - Fee Related JPH065669B2 (ja) 1986-03-07 1987-03-06 集積回路装置の製造方法

Country Status (3)

Country Link
US (1) US4690730A (ja)
JP (2) JPH065669B2 (ja)
KR (1) KR960013135B1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061986A (en) * 1985-01-22 1991-10-29 National Semiconductor Corporation Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US5221423A (en) * 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
US4793896C1 (en) * 1988-02-22 2001-10-23 Texas Instruments Inc Method for forming local interconnects using chlorine bearing agents
US4940509A (en) * 1988-03-25 1990-07-10 Texas Instruments, Incorporated Isotropic etchant for capped silicide processes
US4957777A (en) * 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US4921813A (en) * 1988-10-17 1990-05-01 Motorola, Inc. Method for making a polysilicon transistor
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Mis型半導体装置およびその製造方法
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
ES2063262T3 (es) * 1989-04-11 1995-01-01 At & T Corp Metodo para fabricar circuitos integrados de siliciuro.
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
JP2616034B2 (ja) * 1989-08-23 1997-06-04 日本電気株式会社 半導体集積回路装置
JP2660072B2 (ja) * 1989-11-10 1997-10-08 株式会社東芝 コンタクトの形成方法
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
JP3039967B2 (ja) * 1990-08-03 2000-05-08 株式会社日立製作所 半導体装置
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5089432A (en) * 1990-08-17 1992-02-18 Taiwan Semiconductor Manufacturing Company Polycide gate MOSFET process for integrated circuits
US5214305A (en) * 1990-08-28 1993-05-25 United Microelectronics Corporation Polycide gate MOSFET for integrated circuits
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5154946A (en) * 1990-09-27 1992-10-13 Motorola, Inc. CMOS structure fabrication
US5541131A (en) * 1991-02-01 1996-07-30 Taiwan Semiconductor Manufacturing Co. Peeling free metal silicide films using ion implantation
US5389575A (en) * 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
US5395798A (en) * 1991-12-19 1995-03-07 Texas Instruments Incorporated Refractory metal silicide deposition process
US5326724A (en) * 1991-12-27 1994-07-05 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US5313084A (en) * 1992-05-29 1994-05-17 Sgs-Thomson Microelectronics, Inc. Interconnect structure for an integrated circuit
US5393685A (en) * 1992-08-10 1995-02-28 Taiwan Semiconductor Manufacturing Company Peeling free metal silicide films using rapid thermal anneal
US5411907A (en) * 1992-09-01 1995-05-02 Taiwan Semiconductor Manufacturing Company Capping free metal silicide integrated process
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
JP2677168B2 (ja) * 1993-09-17 1997-11-17 日本電気株式会社 半導体装置の製造方法
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5610099A (en) * 1994-06-28 1997-03-11 Ramtron International Corporation Process for fabricating transistors using composite nitride structure
US5686748A (en) * 1995-02-27 1997-11-11 Micron Technology, Inc. Dielectric material and process to create same
JP2792467B2 (ja) * 1995-06-13 1998-09-03 日本電気株式会社 半導体装置の製造方法
DE19534784C1 (de) * 1995-09-19 1997-04-24 Siemens Ag Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US6054387A (en) * 1996-09-13 2000-04-25 Texas Instruments Incorporated Method for forming a silicide region
DE19648733C2 (de) * 1996-09-21 2002-11-07 United Microelectronics Corp Verfahren zur Herstellung von Wortzeilen in dynamischen Schreib-Lesespeichern
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
US5933741A (en) * 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
TW400561B (en) * 1998-06-08 2000-08-01 United Microelectronics Corp The manufacturing method of the self-aligned salicide
US6555455B1 (en) 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
KR100506963B1 (ko) * 1998-10-05 2005-08-10 세이코 엡슨 가부시키가이샤 반도체 장치 및 그의 제조방법
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
US9147779B2 (en) * 2013-05-01 2015-09-29 The Boeing Company Solar cell by-pass diode with improved metal contacts
KR102123038B1 (ko) * 2013-07-31 2020-06-16 엘지디스플레이 주식회사 구리 합금층의 표면 안정화 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
JPS60182133A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置の製造方法
JPS61168266A (ja) * 1985-01-21 1986-07-29 Toshiba Corp Mis型半導体装置の製造方法
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections

Also Published As

Publication number Publication date
KR960013135B1 (ko) 1996-09-30
US4690730A (en) 1987-09-01
KR870009462A (ko) 1987-10-26
JPH065669B2 (ja) 1994-01-19
JPS6393110A (ja) 1988-04-23

Similar Documents

Publication Publication Date Title
US4690730A (en) Oxide-capped titanium silicide formation
EP0305147B1 (en) Semiconductor contact process
US6410427B1 (en) Metal silicidation methods and methods for using same
US5318924A (en) Nitridation of titanium-tungsten interconnects
US5610099A (en) Process for fabricating transistors using composite nitride structure
US5234850A (en) Method of fabricating a nitride capped MOSFET for integrated circuits
US6436805B1 (en) Local interconnect structures and methods for making the same
US5723893A (en) Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US6187656B1 (en) CVD-based process for manufacturing stable low-resistivity poly-metal gate electrodes
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
US6204170B1 (en) Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed
US8110457B2 (en) Method of manufacturing semiconductor device
US6140230A (en) Methods of forming metal nitride and silicide structures
US6635938B1 (en) Semiconductor device and manufacturing method thereof
JPS6298642A (ja) 半導体集積回路装置の製造方法
JP3252397B2 (ja) 配線形成方法
JP3231645B2 (ja) 半導体装置およびその製造方法
JP3050165B2 (ja) 半導体装置およびその製造方法
JPH0982812A (ja) 半導体装置の製造方法
EP0849806A2 (en) Improvements in or relating to semiconductor devices having tungsten nitride sidewalls
JPH06196498A (ja) 半導体装置およびその製造方法
JPH04303944A (ja) 半導体装置の製造方法
JP2525186B2 (ja) 半導体装置の製造方法
JPH08264482A (ja) 半導体装置の製造方法