JPH0421214A - アナログ／ディジタル変換精度自動試験装置 - Google Patents
アナログ／ディジタル変換精度自動試験装置Info
- Publication number
- JPH0421214A JPH0421214A JP2126426A JP12642690A JPH0421214A JP H0421214 A JPH0421214 A JP H0421214A JP 2126426 A JP2126426 A JP 2126426A JP 12642690 A JP12642690 A JP 12642690A JP H0421214 A JPH0421214 A JP H0421214A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- true value
- value data
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
アナログ／ディジタル変換器の変換精度を自動的に試験
する試験装置に関し、 アナログ試験電圧をアナログ／ディジタル変換するアナ
ログ／ディジタル変換器の出力と、アナログ試験電圧に
対応する真値データを比較して規格内にあるか否かを判
定し、自動的に試験を行うアナログ／ディジタル変換精
度自動試験装置を提供することを目的とし、 真値データからアナログ試験電圧を発生する電圧発生手
段と、アナログ／ディジタル変換器の規格精度を入力す
る精度設定手段と、真値データと精度設定手段の出力か
ら、上限規格値と下限規格値を発生する計数手段と、電
圧発生手段で発生したアナログ試験電圧をアナログ／デ
ィジタル変換器で変換した結果と、上限規格値と下限規
格値とを比較する比較手段と、比較手段による比較結果
を表示する表示手段を備え、真値データ発生手段より、
複数の真値データを順次出力し、各真値データに対し、
アナログ／ディジタル変換器の出力が規定の範囲内にあ
るか否かを自動的器こ試験を行うように構成する。
する試験装置に関し、 アナログ試験電圧をアナログ／ディジタル変換するアナ
ログ／ディジタル変換器の出力と、アナログ試験電圧に
対応する真値データを比較して規格内にあるか否かを判
定し、自動的に試験を行うアナログ／ディジタル変換精
度自動試験装置を提供することを目的とし、 真値データからアナログ試験電圧を発生する電圧発生手
段と、アナログ／ディジタル変換器の規格精度を入力す
る精度設定手段と、真値データと精度設定手段の出力か
ら、上限規格値と下限規格値を発生する計数手段と、電
圧発生手段で発生したアナログ試験電圧をアナログ／デ
ィジタル変換器で変換した結果と、上限規格値と下限規
格値とを比較する比較手段と、比較手段による比較結果
を表示する表示手段を備え、真値データ発生手段より、
複数の真値データを順次出力し、各真値データに対し、
アナログ／ディジタル変換器の出力が規定の範囲内にあ
るか否かを自動的器こ試験を行うように構成する。
本発明は、アナログ／ディジタル変換器の変換精度を自
動的に試験する試験装置に関する。
動的に試験する試験装置に関する。
ディジタル通信網の進展に伴い広い範囲で、アナログ／
ディジタル変換器（以下Ａ／Ｄ変換器と称する）が使用
されている。
ディジタル変換器（以下Ａ／Ｄ変換器と称する）が使用
されている。
第３図はアナログ／ディジタル変換の例を説明する図で
あり、アナログ入力電圧は０〜５■で、これを１２ビツ
トで量子化すると、アナログのＯＶは真値データの００
０に５■はＦＦＦとなり、その中間の２．５Ｖは８００
となる。
あり、アナログ入力電圧は０〜５■で、これを１２ビツ
トで量子化すると、アナログのＯＶは真値データの００
０に５■はＦＦＦとなり、その中間の２．５Ｖは８００
となる。
また図中の破線はＡ／Ｄ変換器の規格を示しており、例
えば±２ビットとすると２゜５ｖをＡ／Ｄ変換した出力
は８０２〜７ＦＨの範囲内にあれば良品である。
えば±２ビットとすると２゜５ｖをＡ／Ｄ変換した出力
は８０２〜７ＦＨの範囲内にあれば良品である。
かかるＡ／Ｄ変換器の変換精度を自動的に試験する試験
装置が要求されている。
装置が要求されている。
第４図は従来例を説明するブロック図を示す。
第４図に示す従来例は、被試験体のＡ／Ｄ変換器１と、
Ａ／Ｄ変換器１に入力するアナログ試験電圧を発生する
電圧発生器２１と、 Ａ／Ｄ変換器１の出力を入力とするバッファアンプ５１
と、 バッファアンプ５１の出力で点灯する発光ダイオードＤ
１〜Ｄｎより構成している。
電圧発生器２１と、 Ａ／Ｄ変換器１の出力を入力とするバッファアンプ５１
と、 バッファアンプ５１の出力で点灯する発光ダイオードＤ
１〜Ｄｎより構成している。
例えば、第３図で説明したように１２ビツトで量子化す
るとＤｎはＤ１２となる。
るとＤｎはＤ１２となる。
上述の従来例ではＡ／Ｄ変換器１に、手動でアナログ電
圧を変化させて印加し、Ａ／Ｄ変換出力を発光ダイオー
ドＤ１〜Ｄｎで監視し、アナログ電圧に対応する正しい
ディジタルデータが出力されているか否かを目視で判定
している。
圧を変化させて印加し、Ａ／Ｄ変換出力を発光ダイオー
ドＤ１〜Ｄｎで監視し、アナログ電圧に対応する正しい
ディジタルデータが出力されているか否かを目視で判定
している。
（発明が解決しようとする課題〕
上述の従来例では、例えば被試験体のＡ／Ｄ変換器ｌの
アナログの入力電圧の範囲がＯ■〜５■であるとすると
、この範囲を適当なステップ数に分割して、例えば３２
ステツプに分割すると０．１６Ｖおきにアナログ入力電
圧を手動で変化させて入力し、その電圧に対応する正し
いディジクルデータが出力されるか否かを発光ダイオー
ドＤ１〜Ｄｎで目視判定している。
アナログの入力電圧の範囲がＯ■〜５■であるとすると
、この範囲を適当なステップ数に分割して、例えば３２
ステツプに分割すると０．１６Ｖおきにアナログ入力電
圧を手動で変化させて入力し、その電圧に対応する正し
いディジクルデータが出力されるか否かを発光ダイオー
ドＤ１〜Ｄｎで目視判定している。
ここで、Ａ／Ｄ変換器１に間欠障害が発生しても、アナ
ログ試験電圧を手動で入力していること、および出力デ
ィジタルデータをダイオードＤ１〜Ｄｎを目視判定して
いることから、長時間の連続試験による間欠障害の再現
が困難である。
ログ試験電圧を手動で入力していること、および出力デ
ィジタルデータをダイオードＤ１〜Ｄｎを目視判定して
いることから、長時間の連続試験による間欠障害の再現
が困難である。
本発明は、アナログ試験電圧をアナログ／ディジタル変
換するアナログ／ディジタル変換器の出力と、アナログ
試験電圧に対応する真値データを比較して規格内にある
か否かを判定し、自動的に試験を行うアナログ／ディジ
タル変換精度自動試験装置を提供することを目的とする
。
換するアナログ／ディジタル変換器の出力と、アナログ
試験電圧に対応する真値データを比較して規格内にある
か否かを判定し、自動的に試験を行うアナログ／ディジ
タル変換精度自動試験装置を提供することを目的とする
。
第１図は本発明の詳細な説明するブロック図を示す。
第１図に示す本発明の原理ブロック図中の１は被試験体
のＡ／Ｄ変換器であり、１０はＡ／Ｄ変換器１に入力す
る複数のアナログ値に対応する真値データを発生する真
値データ発生手段であり、２０は真値データ発生手段１
０で発生した真値データからアナログ試験電圧を発生す
る電圧発生手段であり、３０はＡ／Ｄ変換器ｌの規格精
度を入力する精度設定手段であり、４０は真値データ発
生手段１０で発生した真値データと精度設定手段３０の
出力から、上限規格値と下限規格値を発生する計数手段
である。
のＡ／Ｄ変換器であり、１０はＡ／Ｄ変換器１に入力す
る複数のアナログ値に対応する真値データを発生する真
値データ発生手段であり、２０は真値データ発生手段１
０で発生した真値データからアナログ試験電圧を発生す
る電圧発生手段であり、３０はＡ／Ｄ変換器ｌの規格精
度を入力する精度設定手段であり、４０は真値データ発
生手段１０で発生した真値データと精度設定手段３０の
出力から、上限規格値と下限規格値を発生する計数手段
である。
また、５０は電圧発生手段２０で発生したアナログ試験
電圧をＡ／Ｄ変換器１でＡ／Ｄ変換した出力と、計数手
段４０より出力する上限規格値と下限規格値とを比較す
る比較手段であり、６０は比較手段５０による比較結果
を表示する表示手段であり、 真値データ発生手段１０より、複数の真値データを順次
出力し、各真値データに対し、Ａ／Ｄ変換器１の出力が
規定の範囲内にあるか否かを自動的に試験を行うことに
より本課題を解決するための手段とする。
電圧をＡ／Ｄ変換器１でＡ／Ｄ変換した出力と、計数手
段４０より出力する上限規格値と下限規格値とを比較す
る比較手段であり、６０は比較手段５０による比較結果
を表示する表示手段であり、 真値データ発生手段１０より、複数の真値データを順次
出力し、各真値データに対し、Ａ／Ｄ変換器１の出力が
規定の範囲内にあるか否かを自動的に試験を行うことに
より本課題を解決するための手段とする。
アナログ試験電圧を発生する電圧発生手段２０を真値デ
ータ発生手段１０より制御して、Ａ／Ｄ変換器１のアナ
ログ入力電圧をステップ状に自動的に変化させ、Ａ／Ｄ
変換器１の出力を、計数手段４０から出力する上限規格
値および下限規格値と比較手段５０で比較し、比較結果
を表示手段６０に表示することにより、自動的にＡ／Ｄ
変換器ｌの変換精度を試験することが可能となる。
ータ発生手段１０より制御して、Ａ／Ｄ変換器１のアナ
ログ入力電圧をステップ状に自動的に変化させ、Ａ／Ｄ
変換器１の出力を、計数手段４０から出力する上限規格
値および下限規格値と比較手段５０で比較し、比較結果
を表示手段６０に表示することにより、自動的にＡ／Ｄ
変換器ｌの変換精度を試験することが可能となる。
以下本発明の要旨を第２図に示す実施例により具体的に
説明する。
説明する。
第２図は本発明の詳細な説明する図を示す。
第２図に示す本発明の実施例は、第１図で説明した被試
験体のＡ／Ｄ変換器１として、Ａ／Ｄ変換器１を内蔵す
る送信装置ＩＡと送信装置ＩＡからのディジタルデータ
を受信する受信装置ＩＢ、真値データ発生手段１０とし
て、Ａ／Ｄ変換器１のアナログ入力電圧範囲を３２ある
いは６４ステツプに分割し、そのステップに対応する真
値データを発生する真値データ発生回路１１と３２ある
いは６４ステツプの真値データが一巡したことを検出し
たときに真値データ発生回路１工をリセットし最初の真
値データから再送する連続データ発生回路１２、 電圧発生手段２０として、真値データからアナログ試験
電圧を発生する電圧発生器２１と真値データ発生回路１
１で発生するデータを電圧発生器２１に入力するリモー
ト制御回路２２、精度設定手段３０として、Ａ／Ｄ変換
器１に定められている精度を入力する精度入力回路３１
と、精度入力回路３１で設定された数のパルスを発生す
るパルス発生回路３２、 計数手段４０として、真値データを入力とし、パルス発
生回路３２で発生するパルス数だけＵＰ／ＤＯＷＮカウ
ントするＵＰ／ＤＯＷＮカウンタ４１、 比較手段５０として、受信装置ＩＢからの出力を入力と
するバッファアンプ５１と、バッファアンプ５１の出力
とＵＰ／ＤＯＷＮカウンタ４１から出力される上限規格
値および下限規格値と比較する比較回路５２と、バッフ
ァアンプ５１の出力を表示する発光ダイオードＤ５１〜
５ｎ、表示手段６０として、比較回路５２の出力を可視
表示する発光ダイオードＤ６１〜６３から構成し、上限
規格外れ、下限規格外れを表示させ、障害発生時には、
その障害内容を記憶するメモリ回路７０より構成した例
である。
験体のＡ／Ｄ変換器１として、Ａ／Ｄ変換器１を内蔵す
る送信装置ＩＡと送信装置ＩＡからのディジタルデータ
を受信する受信装置ＩＢ、真値データ発生手段１０とし
て、Ａ／Ｄ変換器１のアナログ入力電圧範囲を３２ある
いは６４ステツプに分割し、そのステップに対応する真
値データを発生する真値データ発生回路１１と３２ある
いは６４ステツプの真値データが一巡したことを検出し
たときに真値データ発生回路１工をリセットし最初の真
値データから再送する連続データ発生回路１２、 電圧発生手段２０として、真値データからアナログ試験
電圧を発生する電圧発生器２１と真値データ発生回路１
１で発生するデータを電圧発生器２１に入力するリモー
ト制御回路２２、精度設定手段３０として、Ａ／Ｄ変換
器１に定められている精度を入力する精度入力回路３１
と、精度入力回路３１で設定された数のパルスを発生す
るパルス発生回路３２、 計数手段４０として、真値データを入力とし、パルス発
生回路３２で発生するパルス数だけＵＰ／ＤＯＷＮカウ
ントするＵＰ／ＤＯＷＮカウンタ４１、 比較手段５０として、受信装置ＩＢからの出力を入力と
するバッファアンプ５１と、バッファアンプ５１の出力
とＵＰ／ＤＯＷＮカウンタ４１から出力される上限規格
値および下限規格値と比較する比較回路５２と、バッフ
ァアンプ５１の出力を表示する発光ダイオードＤ５１〜
５ｎ、表示手段６０として、比較回路５２の出力を可視
表示する発光ダイオードＤ６１〜６３から構成し、上限
規格外れ、下限規格外れを表示させ、障害発生時には、
その障害内容を記憶するメモリ回路７０より構成した例
である。
上述の回路において、真値データ発生回路１１は例えば
リードオンリイメモリ（以下ＲＯＭと称する）で構成し
、入力電圧範囲を３２あるいは６４ステツプに分割した
Ａ／Ｄ変換用真値データを書き込んでおく。
リードオンリイメモリ（以下ＲＯＭと称する）で構成し
、入力電圧範囲を３２あるいは６４ステツプに分割した
Ａ／Ｄ変換用真値データを書き込んでおく。
試験開始でＲＯＭに書き込んだ最初の真値データを読み
出し、リモート制御回路２２とＵＰ／ＤＯＷＮカウンタ
４１に入力する。
出し、リモート制御回路２２とＵＰ／ＤＯＷＮカウンタ
４１に入力する。
リモート制御回路２２を経由して真値データを電圧発生
器２１に入力し、アナログ試験電圧を発生させる。
器２１に入力し、アナログ試験電圧を発生させる。
被試験体のＡ／Ｄ変換器１でアナログ電圧をディジタル
データに変換し、送信装置ＩＡより受信装置ＩＢに送出
する。
データに変換し、送信装置ＩＡより受信装置ＩＢに送出
する。
受信装置ＩＢは受信データをバッファアンプ５１に入力
し、その出力で発生ダイオードＤ５１〜５ｎを点灯させ
るとともに、比較回路５２に入力する。
し、その出力で発生ダイオードＤ５１〜５ｎを点灯させ
るとともに、比較回路５２に入力する。
Ａ／Ｄ変換器１の精度は士×Ｘビットと指定されるので
、±××ビットを精度入力回路３１に設定し、パルス発
生回路３２で、その数だけのパルスを発生させＵＰ／Ｄ
ＯＷＮカウンタ４１に入力する。
、±××ビットを精度入力回路３１に設定し、パルス発
生回路３２で、その数だけのパルスを発生させＵＰ／Ｄ
ＯＷＮカウンタ４１に入力する。
ＵＰ／ＤＯＷＮカウンタ４１は、真値データをパルス発
生回路３２から入力されたパルス数ＵＰ／ＤＯＷＮカウ
ントし、上限規格値、下限規格値を発生し比較回路５２
に入力する。
生回路３２から入力されたパルス数ＵＰ／ＤＯＷＮカウ
ントし、上限規格値、下限規格値を発生し比較回路５２
に入力する。
比較回路５２では、ＵＰ ／ Ｄ ＯＷ Ｎカウンタ４
１より入力する上限規格値、下限規格値とバッファアン
プ５１との出力を比較し、良否の判定と、否の場合には
、上限規格値外れ、下限規格値外れを区分してそれぞれ
発光ダイオードＤ６１〜６３に表示する。図中Ｇは良品
、Ｈは上限規格値外れ、Ｌは下限規格値外れの出力信号
線を意味する。
１より入力する上限規格値、下限規格値とバッファアン
プ５１との出力を比較し、良否の判定と、否の場合には
、上限規格値外れ、下限規格値外れを区分してそれぞれ
発光ダイオードＤ６１〜６３に表示する。図中Ｇは良品
、Ｈは上限規格値外れ、Ｌは下限規格値外れの出力信号
線を意味する。
最初の真値データに対する良否の判定が終わると、次の
真値データをＲＯＭから読み出し同様にＡ／Ｄ変換し良
否の判定を行い、以下同様にしてＲＯＭに書き込まれて
いる３２ステツプあるいは６４ステツプの真値データを
全て読み出し試験することにより、Ａ／Ｄ変換器１の変
換精度を自動的に試験することができる。
真値データをＲＯＭから読み出し同様にＡ／Ｄ変換し良
否の判定を行い、以下同様にしてＲＯＭに書き込まれて
いる３２ステツプあるいは６４ステツプの真値データを
全て読み出し試験することにより、Ａ／Ｄ変換器１の変
換精度を自動的に試験することができる。
また連続データ発生回路１２で真値データ発生回路工１
を制御することにより、３２あるいは６４ステツプの真
値データを繰り返し読み出し、比較回路５２による比較
結果およびそのときの変換出力データをメモリ回路７０
に書き込むことにより長時間の無人連続試験ができる。
を制御することにより、３２あるいは６４ステツプの真
値データを繰り返し読み出し、比較回路５２による比較
結果およびそのときの変換出力データをメモリ回路７０
に書き込むことにより長時間の無人連続試験ができる。
本実施例においては、Ａ／Ｄ変換器１への入力はアナロ
グ電圧としたが、アナログ電流を入力することができる
ことは勿論である。また、アナログ試験電圧は３２ステ
ツプあるいは６４ステツプとしたが、これはＲＯＭの中
に書き込んでおくデータであり、これ以外のステップ数
で設定することも可能であることは言うまでもない。
グ電圧としたが、アナログ電流を入力することができる
ことは勿論である。また、アナログ試験電圧は３２ステ
ツプあるいは６４ステツプとしたが、これはＲＯＭの中
に書き込んでおくデータであり、これ以外のステップ数
で設定することも可能であることは言うまでもない。
以上のように構成することにより、Ａ／Ｄ変換器の変換
精度の試験を自動的に行うことが可能となる。
精度の試験を自動的に行うことが可能となる。
以上のような本発明によれば、真値データ発生回路より
連続して真値データを送出し、真値データからアナログ
試験電圧を発生しＡ／Ｄ変換器に入力し、その変換出力
と真値データを比較することにより自動的にＡ／Ｄ変換
器の変換精度の試験を行うことができるアナログ／ディ
ジタル変換精度自動試験装置を提供することができる。
連続して真値データを送出し、真値データからアナログ
試験電圧を発生しＡ／Ｄ変換器に入力し、その変換出力
と真値データを比較することにより自動的にＡ／Ｄ変換
器の変換精度の試験を行うことができるアナログ／ディ
ジタル変換精度自動試験装置を提供することができる。
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明する図、 第３図はアナログ／ディジタル変換の例を説明する図、 第４図は従来例を説明するブロック図、をそれぞれ示す
。 図において、 工はＡ／Ｄ変換器、 １Ａは送信装置、 ＋Ｂは受信装置、１０は真値デ
ータ発生手段、 １１は真値データ発生回路、 １２は連続データ発生回路、 ２０は電圧発生手段、 ２１は電圧発生器、 ２２はリモート制御回路、 ３０は精度設定手段、 ３１は精度入力回路、 ３２はパルス発生回路、 ４０は計数手段、 ４１はＵＰ／ＤＯＷＮカウンタ、 ５０は比較手段、 ５１はバッファアンプ、 ５２は比較回路、 ６０は表示手段、 ７０はメモリ回路、 Ｄｌ 〜Ｄｎ、Ｄ５１〜５ ｎ、Ｄ６ イオード、 をそれぞれ示す。 １〜６３は発光ダ 本発明の詳細な説明するブロック図 第１図 アナログ電圧−−→ アナログ／ディジクル変換の例を説明する図従速散りを
説明するブロック図 第４図
本発明の詳細な説明する図、 第３図はアナログ／ディジタル変換の例を説明する図、 第４図は従来例を説明するブロック図、をそれぞれ示す
。 図において、 工はＡ／Ｄ変換器、 １Ａは送信装置、 ＋Ｂは受信装置、１０は真値デ
ータ発生手段、 １１は真値データ発生回路、 １２は連続データ発生回路、 ２０は電圧発生手段、 ２１は電圧発生器、 ２２はリモート制御回路、 ３０は精度設定手段、 ３１は精度入力回路、 ３２はパルス発生回路、 ４０は計数手段、 ４１はＵＰ／ＤＯＷＮカウンタ、 ５０は比較手段、 ５１はバッファアンプ、 ５２は比較回路、 ６０は表示手段、 ７０はメモリ回路、 Ｄｌ 〜Ｄｎ、Ｄ５１〜５ ｎ、Ｄ６ イオード、 をそれぞれ示す。 １〜６３は発光ダ 本発明の詳細な説明するブロック図 第１図 アナログ電圧−−→ アナログ／ディジクル変換の例を説明する図従速散りを
説明するブロック図 第４図
Claims (3)
- （１）被試験体のアナログ／ディジタル変換器（１）に
入力する複数のアナログ値に対応する真値データを発生
する真値データ発生手段（１０）と、 前記真値データ発生手段（１０）で発生した真値データ
からアナログ試験電圧を発生する電圧発生手段（２０）
と、 前記アナログ／ディジタル変換器（１）の規格精度を入
力する精度設定手段（３０）と、 前記真値データ発生手段（１０）で発生した真値データ
と前記精度設定手段（３０）の出力から、上限規格値と
下限規格値を発生する計数手段（４０）と、 前記電圧発生手段（２０）で発生したアナログ試験電圧
を前記アナログ／ディジタル変換器（１）で変換した結
果と、前記計数手段（４０）より出力する上限規格値と
下限規格値とを比較する比較手段（５０）と、 前記比較手段（５０）による比較結果を表示する表示手
段（６０）を備え、 真値データ発生手段（１０）より、複数の真値データを
順次出力し、各真値データに対し、アナログ／ディジタ
ル変換器（１）の出力が規定の範囲内にあるか否かを自
動的に試験を行うことを特徴とするアナログ／ディジタ
ル変換精度自動試験装置。 - （２）前記アナログ／ディジタル変換器（１）の出力デ
ータと、前記計数手段（４０）より出力する上限規格値
と下限規格値とを比較する比較手段（５０）の比較結果
による上限規格外れ、下限規格外れ表示器（Ｄ６２、Ｄ
６３）を備えたことを特徴とする請求項（１）記載のア
ナログ／ディジタル変換精度自動試験装置。 - （３）前記真値データ発生手段（１０）より、複数の真
値データを連続繰り返し出力する連続データ発生回路（
１２）を備えたことを特徴とする請求項（１）記載のア
ナログ／ディジタル変換精度自動試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126426A JPH0421214A (ja) | 1990-05-16 | 1990-05-16 | アナログ／ディジタル変換精度自動試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126426A JPH0421214A (ja) | 1990-05-16 | 1990-05-16 | アナログ／ディジタル変換精度自動試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421214A true JPH0421214A (ja) | 1992-01-24 |
Family
ID=14934890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2126426A Pending JPH0421214A (ja) | 1990-05-16 | 1990-05-16 | アナログ／ディジタル変換精度自動試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0421214A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0431835U (ja) * | 1990-07-06 | 1992-03-16 |
-
1990
- 1990-05-16 JP JP2126426A patent/JPH0421214A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0431835U (ja) * | 1990-07-06 | 1992-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4143365A (en) | Device for the acquisition and storage of an electrical signal | |
| CN106257854B (zh) | 单边半字节传输误差发生器 | |
| US4521735A (en) | Battery voltage level detecting apparatus | |
| EP0146640B1 (en) | Period detection circuit | |
| US11293983B2 (en) | Error rate measuring apparatus and setting screen display method | |
| US4340856A (en) | Apparatus for testing an analog/digital converter | |
| CN102171732A (zh) | 传输输入电路 | |
| JPH0421214A (ja) | アナログ／ディジタル変換精度自動試験装置 | |
| JP2590644B2 (ja) | 無線通信装置及び試験送信機 | |
| RU2132573C1 (ru) | Кодоимпульсное передающее устройство | |
| US4496800A (en) | Ringing generator testing arrangement for a digital telephone network | |
| CN115542136B (zh) | 基于fpga的线缆测试方法及设备 | |
| CN101300599A (zh) | 具有期望概率的视频峰抖动的测量和显示 | |
| US10866079B2 (en) | Position sensing device | |
| CN114325356A (zh) | 一种芯片测试方法及系统 | |
| US4177424A (en) | Methods of and a circuit for monitoring the amplitude of sine wave-shaped signals | |
| JPH01278115A (ja) | パルス発生装置 | |
| JPS5911852B2 (ja) | シフトレジスタを使用した露光情報量子化回路 | |
| KR102143294B1 (ko) | 아날로그 입력장치 | |
| US3911225A (en) | Method and device for checking and adjusting a PCM transmission device | |
| SU1141395A1 (ru) | Устройство дл вывода информации | |
| SU1164751A1 (ru) | Способ селекции мгновенных значений параметров исследуемых процессов | |
| US5585819A (en) | Method and apparatus for detecting aliasing | |
| JP2580809B2 (ja) | イメージセンサ回路 | |
| SU1541549A1 (ru) | Способ диагностики счетчиков электроэнергии |