JPH0421222A - チャンネルデータ抽出回路 - Google Patents
チャンネルデータ抽出回路Info
- Publication number
- JPH0421222A JPH0421222A JP12621490A JP12621490A JPH0421222A JP H0421222 A JPH0421222 A JP H0421222A JP 12621490 A JP12621490 A JP 12621490A JP 12621490 A JP12621490 A JP 12621490A JP H0421222 A JPH0421222 A JP H0421222A
- Authority
- JP
- Japan
- Prior art keywords
- retiming
- data
- signal
- channel
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013075 data extraction Methods 0.000 title claims description 10
- 238000005070 sampling Methods 0.000 claims abstract description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチャンネルデータ抽出回路に関し、特に複数の
チャンネルのデータか時分割多重されたデータ列から指
定したチャンネルのデータを抽出するチャンネルデータ
抽出回路に関する。
チャンネルのデータか時分割多重されたデータ列から指
定したチャンネルのデータを抽出するチャンネルデータ
抽出回路に関する。
この種のチャンネルデータ抽出回路は、TDMA通信方
式の通信システムの受信側で、受信したデータ列から自
局宛のチャンネルだけを抽出する場合等に使用される。
式の通信システムの受信側で、受信したデータ列から自
局宛のチャンネルだけを抽出する場合等に使用される。
第2図は従来のチャンネルデータ抽出回路の一例を示す
ブロック図である。
ブロック図である。
第2図に示す従来例は、入力データ列を1フレ一ム分記
憶できるRAMを2つ有する記憶回路100を備えてい
る。
憶できるRAMを2つ有する記憶回路100を備えてい
る。
書き込みアドレスカウンタ300でフレームパルス61
から書き込みアドレス62をつくり、書き込みアドレス
62によって入力データ列66を記憶回路100の2つ
のRAMに、1フレームずつ、交互に書き込む、一方、
フレームパルス61とチャンネル選択信号63とから、
抽出すべきチャンネルの読み出しアドレス64を読み出
しアドレスカウンタ400でつくり、読み出しアドレス
64によって記憶回路100の書き込み中でない方のR
AMから抽出すべきチャンネルを読み出す、書き込み/
読み出し制御回路200及びアドレス選択回路500は
、記憶図j!100の2つのRAMの書き込み/読み出
しの切替制御を行う。
から書き込みアドレス62をつくり、書き込みアドレス
62によって入力データ列66を記憶回路100の2つ
のRAMに、1フレームずつ、交互に書き込む、一方、
フレームパルス61とチャンネル選択信号63とから、
抽出すべきチャンネルの読み出しアドレス64を読み出
しアドレスカウンタ400でつくり、読み出しアドレス
64によって記憶回路100の書き込み中でない方のR
AMから抽出すべきチャンネルを読み出す、書き込み/
読み出し制御回路200及びアドレス選択回路500は
、記憶図j!100の2つのRAMの書き込み/読み出
しの切替制御を行う。
上述した従来のチャンネルデータ抽出回路は、入力デー
タ列を2つのRAMに交互に書き込んでから指定された
チャンネルを読み出し、フレームごとに各RAMの書き
込み/読み出しを切換えていたため、1フレーム内に割
りふられた入力データ列中のビット数が多くなるのに比
例して回路規模が増大する事、又、入ってきたデータは
一旦RAMに記憶された後読み出される事となるため、
入力してから指定されたチャンネルのデータとして抽出
されるまでの遅延時間が長いという欠点がある。
タ列を2つのRAMに交互に書き込んでから指定された
チャンネルを読み出し、フレームごとに各RAMの書き
込み/読み出しを切換えていたため、1フレーム内に割
りふられた入力データ列中のビット数が多くなるのに比
例して回路規模が増大する事、又、入ってきたデータは
一旦RAMに記憶された後読み出される事となるため、
入力してから指定されたチャンネルのデータとして抽出
されるまでの遅延時間が長いという欠点がある。
本発明のチャンネルデータ抽出回路は、複数のチャンネ
ルのデータが時分割多重されフレーム化された入力デー
タ列のフレームのうち指定したチャンネルのデータが含
まれるタイミングを示すサンプルタイミング信号を発生
するサンプリングタイミング信号発生手段と、前記サン
プルタイミング信号に基づき前記入力データ列から前記
指定したチャンネルのデータを選択抽出するサンプリン
グ手段と、前記フレームのうちあらかじめ定めた位置の
タイミングを示すリタイミング信号を発生するリタイミ
ング信号発生手段′と、前記リタイミング信号に基づき
前記サンプリング手段からの前記指定したチャンネルの
データをリタイミングするリタイミング手段とを備えて
いる。
ルのデータが時分割多重されフレーム化された入力デー
タ列のフレームのうち指定したチャンネルのデータが含
まれるタイミングを示すサンプルタイミング信号を発生
するサンプリングタイミング信号発生手段と、前記サン
プルタイミング信号に基づき前記入力データ列から前記
指定したチャンネルのデータを選択抽出するサンプリン
グ手段と、前記フレームのうちあらかじめ定めた位置の
タイミングを示すリタイミング信号を発生するリタイミ
ング信号発生手段′と、前記リタイミング信号に基づき
前記サンプリング手段からの前記指定したチャンネルの
データをリタイミングするリタイミング手段とを備えて
いる。
前記サンプリング手段は第1のフリップフロップであっ
てもよく、又、前記リタイミング手段は第2のフリップ
フロップであってもよい。
てもよく、又、前記リタイミング手段は第2のフリップ
フロップであってもよい。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。
1/Nカウンタ10は、入力データ列5のフレームパル
ス2が端子LDに入力したタイミングでチャンネル選択
信号1を初期値として初期化され、入力データ列5のク
ロックを計数して計数値がフレーム長Nになると、指定
されたチャンネルのデータをサンプリングするタイミン
グ信号3を端子CRから出力する。
ス2が端子LDに入力したタイミングでチャンネル選択
信号1を初期値として初期化され、入力データ列5のク
ロックを計数して計数値がフレーム長Nになると、指定
されたチャンネルのデータをサンプリングするタイミン
グ信号3を端子CRから出力する。
フリップフロップ20は、外部から入力するデータ列5
を1/Nカウンタ10で作成したタイミング信号3にて
サンプリングし、サンプルデータ4として出力する。
を1/Nカウンタ10で作成したタイミング信号3にて
サンプリングし、サンプルデータ4として出力する。
1/Nクロック発生回路30は、フレームパルス2であ
らかじめ定めた初期値に初期化され、l/Nカウンタ1
0と同様にして、チャンネル選択信号1が指示する値に
よらずフレームの一定の位置にサンプリングデータ4を
出力するためのリタイミング信号6を作成する。
らかじめ定めた初期値に初期化され、l/Nカウンタ1
0と同様にして、チャンネル選択信号1が指示する値に
よらずフレームの一定の位置にサンプリングデータ4を
出力するためのリタイミング信号6を作成する。
フリップフロップ40は、フリップフロップ20でサン
プリングされたサンプルデータ4を入力し、1/Nクロ
ック発生回路30で作成したリタイミング信号6にてリ
タイミングする事により、指定されたチャンネルのデー
タを抽出データ7として出力する。
プリングされたサンプルデータ4を入力し、1/Nクロ
ック発生回路30で作成したリタイミング信号6にてリ
タイミングする事により、指定されたチャンネルのデー
タを抽出データ7として出力する。
以上説明したように本発明は、1フレーム内に割りふら
れた入力データ列中のビット数が増大しても、回路規模
が大きくなることなく指定されたチャンネルデータを抽
出でき、又、指定されたチャンネルのデータを遅延なく
抽出できるという効果がある。
れた入力データ列中のビット数が増大しても、回路規模
が大きくなることなく指定されたチャンネルデータを抽
出でき、又、指定されたチャンネルのデータを遅延なく
抽出できるという効果がある。
第1図は本発明の一実施例のブロック図、第2図は従来
のチャンネルデータ抽出回路の一例のブロック図である
。 10・・・1/Nカウンタ、20・・・フリップフロッ
プ、30・・・1/Nクロック発生回路、40・・・フ
リップフロップ。
のチャンネルデータ抽出回路の一例のブロック図である
。 10・・・1/Nカウンタ、20・・・フリップフロッ
プ、30・・・1/Nクロック発生回路、40・・・フ
リップフロップ。
Claims (1)
- 【特許請求の範囲】 1、複数のチャンネルのデータが時分割多重されフレー
ム化された入力データ列のフレームのうち指定したチャ
ンネルのデータが含まれるタイミングを示すサンプルタ
イミング信号を発生するサンプリングタイミング信号発
生手段と、前記サンプルタイミング信号に基づき前記入
力データ列から前記指定したチャンネルのデータを選択
抽出するサンプリング手段と、前記フレームのうちあら
かじめ定めた位置のタイミングを示すリタイミング信号
を発生するリタイミング信号発生手段と、前記リタイミ
ング信号に基づき前記サンプリング手段からの前記指定
したチャンネルのデータをリタイミングするリタイミン
グ手段とを備えたことを特徴とするチャンネルデータ抽
出回路。 2、前記サンプリング手段は第1のフリップフロップで
あることを特徴とする請求項1記載のチャンネルデータ
抽出回路。 3、前記リタイミング手段は第2のフリップフロップで
あることを特徴とする請求項1又は2記載のチャンネル
データ抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12621490A JPH0421222A (ja) | 1990-05-16 | 1990-05-16 | チャンネルデータ抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12621490A JPH0421222A (ja) | 1990-05-16 | 1990-05-16 | チャンネルデータ抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421222A true JPH0421222A (ja) | 1992-01-24 |
Family
ID=14929556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12621490A Pending JPH0421222A (ja) | 1990-05-16 | 1990-05-16 | チャンネルデータ抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0421222A (ja) |
-
1990
- 1990-05-16 JP JP12621490A patent/JPH0421222A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218756A (en) | Control circuit for modifying contents of packet switch random access memory | |
| KR100945968B1 (ko) | 반도체기억장치 | |
| EP0150940B1 (en) | Data format converter | |
| KR880009520A (ko) | 디지탈 데이타 메모리 시스템 | |
| KR940006135A (ko) | 퍼스트인 퍼스트아웃트 메모리장치 | |
| CA1212743A (en) | Digital transmission systems | |
| US4135060A (en) | Circuit arrangement for a time division multiplex communication system for the channel by channel combination at the receiving end of information transmitted in the form of multiframes | |
| JPH0421222A (ja) | チャンネルデータ抽出回路 | |
| GB1423038A (en) | Pcm exchanges | |
| US4046963A (en) | Times slot switching | |
| EP1459291B1 (en) | Digital line delay using a single port memory | |
| JPS57169842A (en) | Data receiver | |
| SU970465A1 (ru) | Запоминающее устройство | |
| JP3188287B2 (ja) | サービストーン発生方式 | |
| RU1807494C (ru) | Устройство дл обмена информацией | |
| JPS6138912B2 (ja) | ||
| KR950003393B1 (ko) | 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치 | |
| SU1149272A1 (ru) | Устройство дл сопр жени процессора с пам тью | |
| JPS5816775B2 (ja) | 信号変換方式 | |
| JP3118518B2 (ja) | デジタル通信装置 | |
| SU1310827A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
| JP3038773B2 (ja) | フレーム同期回路 | |
| SU368607A1 (ru) | Устройство для обмена информацией л1ежду абонентами и цвм | |
| SU479112A1 (ru) | Устройство дл коммутации сообщений | |
| JP2508861B2 (ja) | ワ―ド多重時間スイッチ |