JPH04213870A - 半導体装置のドーピング方法 - Google Patents

半導体装置のドーピング方法

Info

Publication number
JPH04213870A
JPH04213870A JP3014152A JP1415291A JPH04213870A JP H04213870 A JPH04213870 A JP H04213870A JP 3014152 A JP3014152 A JP 3014152A JP 1415291 A JP1415291 A JP 1415291A JP H04213870 A JPH04213870 A JP H04213870A
Authority
JP
Japan
Prior art keywords
layer
angstroms
channel
thickness
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3014152A
Other languages
English (en)
Inventor
Jacob D Haskell
ジャコブ・ディー・ハスケル
Steven C Avanzino
スティーブン・シー・アバンツィーノ
Balaji Swaminathan
バラジ・スワニマサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH04213870A publication Critical patent/JPH04213870A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0148—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising introducing impurities in side walls or bottom walls of trenches, e.g. for forming channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【０００２】
【発明の分野】この発明はシリコン素子処理に関するも
のであり、かつ、より特定的には、ＣＭＯＳ素子の製作
の間でシリコンにおける領域を制御可能にドーピングす
ることに関するものである。
【０００３】
【関連技術の説明】自己整合した、平面化された半導体
装置を製作するための方法は、この出願と同じ譲受人に
譲渡された、米国特許出願連続番号０７／３４６，２４
８、０７／３５２，７０８および０７／３３８，４９６
において開示される。その方法の主な特徴は、ソース領
域、ゲート領域およびドレイン領域ならびにそこへのイ
ンタコネクトの規定およびセルフアライメントに際しエ
ッチングストップ誘電層を使用することである。そこで
説明される方法は、特にサブミクロン特徴大きさにおけ
る半導体装置の製作の際に役立つが、方法を単純化する
ために仕事は続く。
【０００４】特に、ソース領域とゲート領域との間およ
びドレイン領域とゲート領域との間にコネクタ領域を形
成することと、ＣＭＯＳ回路におけるＮチャネル素子と
Ｐチャネル素子との間の素子間分離を確実にすることと
が所望される。
【０００５】浅い（＜０．２μｍ）、特にＰ＋　の重く
ドープされた接合は、優れた接合品質で獲得することが
極めて難しい。そのような接合は、たとえば、ゲートと
ソースとの間およびゲートとドレインとの間のコネクタ
領域において所望される。側壁反転により引起こされる
漏れを防ぐために、Ｐウェル区域におけるトレンチの側
壁に沿うＰ型ドーピングを増加することもまた必要であ
る。同様に、Ｎウェル区域におけるトレンチの側壁に沿
うＮ型ドーピングを増加することが必要であろう。通常
ドーパントを注入するのに使用されるイオン注入は、遮
蔽（幾何学的）効果により、垂直の側壁上で達成するこ
とは難しい。
【０００６】
【発明の概要】したがって、この発明の目的は、浅い接
合を製作するための方法を提供することである。
【０００７】この発明の目的はまた、重くドープされ、
かつドープされない酸化物または窒化物の下に埋め込ま
れる浅い接合を製作するための方法を提供することであ
る。
【０００８】この発明の他の目的は、ソース領域とゲー
ト領域との間およびドレイン領域とゲート領域との間の
コネクタ領域を確立することである。
【０００９】この発明のさらに他の目的は、側壁反転を
防ぐために、Ｐウェル区域および／またはＮウェル区域
においてトレンチ側壁の増加されたドーピングを確立す
ることである。
【００１０】この発明に従って、そのような浅い接合を
製作するための方法が提供される。ここにおいて用いら
れるように、浅い接合は、約０．２μｍより小さい深さ
を有するように規定される。その方法は、重くドープさ
れた接合を製作するために用いられてもよい。ここで用
いられるように、重いドーピングは少なくとも約１０１
７ｃｍ−３のドーピングレベルに当てはまる。
【００１１】この発明の方法は、装置における２つの別
の場所において都合よく用いられる。まず、それは、基
板上の１つのトランジスタを隣接するトランジスタから
分離するために用いられるトレンチの側壁をドープする
ために使用される。これは、ドーパント源（トレンチの
側壁に析出されるプラズマ析出されたホウ素またはリン
含有ガラス）からのドーパントの横方向拡散によりなさ
れる。次に、それは、ソース領域とゲート領域との間お
よびドレイン領域とゲート領域との間にコネクタを形成
するために用いられる。これは、埋め込みドーパント源
（コネクタが形成されるべきところの上方のシリコン基
板に析出されるプラズマ析出されたホウ素含有ガラス（
Ｐチャネル素子に対して）またはプラズマ析出されたリ
ン含有ガラス（Ｎチャネル素子に対して））からのドー
パントの垂直拡散によってなされる。プラズマ析出され
たガラスに加えてこの発明の実施において役立つほかの
ガラスは、大気ドープドガラスおよび低圧化学気相成長
（ＬＰＣＶＤ）ドープド−テトラエチルオルトシリケー
ト（ｄｏｐｅｄ−ｔｅｔｒａ−ｅｔｈｙｌ　　ｏｒｔｈ
ｏｓｉｌｉｃａｔｅ（ＴＥＯＳ））ガラスを含む。
【００１２】その方法は、その間にコネクタ領域を有し
、かつ素子間分離トレンチが隣接した素子の間に側壁を
有する状態で、ソース領域、ゲート領域およびドレイン
領域を有する複数個の半導体装置の部分のその場的なド
ーピングを含む。特に、その方法は、コネクタ領域の上
に、かつ側壁に沿ってドープドガラス層を形成すること
を含む。次の処理の間に、ドーパントがシリコンに打込
まれてコネクタを形成し、かつＮチャネル素子に対して
トレンチ側壁反転（ホウ素ドープドガラスを用いて）を
防ぐ。同様に、リンドープドガラスはＰチャネル素子に
対して用いられてもよい。
【００１３】この発明の他の目的、特徴および利点は、
図を通して同じ参照符号が同じ特徴を表わす次の詳細な
説明および添付の図面の考察に基づいて明らかになるで
あろう。
【００１４】この説明中で参照される図面は、特に注目
される場合を除いては同じ割合では描かれていないもの
と理解されるべきである。さらに、図面は、この発明に
従って製作される集積回路のただ一部分のみを図示する
ことが意図される。
【００１５】
【好ましい実施例の説明】今、この発明を実施するため
に発明者により現在企図されるベストモードを示す、こ
の発明の特定の実施例への参照が詳細になされる。代替
の実施例もまた適用できるものとして簡単に説明される
。
【００１６】この発明の方法において、Ｎウェル１０お
よびＰウェル１２はシリコンウェーハ１４において既に
規定されている。そのようなウェルの形成は周知である
。用いられるシリコンウェーハ１４は、周知の先行技術
の方法に従って処理されたものである。
【００１７】ホウケイ酸塩ガラス（ＢＳＧ）の薄い層１
６は、ウェーハの表面１４ａ上に析出される。ＢＳＧ層
１６は、プラズマ析出により都合よく析出され、そのパ
ラメータは当業者の認識のうちにある。ＢＳＧ層は約１
００から１０００オングストロームの厚さに析出され、
約１００オングストロームより小さい厚さは連続層を提
供しないかもしれず、約１０００オングストロームより
大きい厚さは、たとえば応力のような、厚い層に関連す
る問題を提供するかもしれない。好ましくは、ＢＳＧ層
の厚さは約３００から５００オングストロームである。 ＢＳＧ層は約０．５から４．５ｗｔ％のホウ素を含む。 ホウ素濃度を支配するファクタは、析出の後の工程の総
時間−温度経費と、装置のコネクタおよび側壁上で必要
とされる最終濃度ならびに接合深さである。
【００１８】Ｐコネクタマスク（図示せず）がそれから
ＢＳＧ層１６に与えられ、除去されるべきＢＳＧの区域
を露出する。ＢＳＧは、活性Ｐチャネル区域が規定され
るであろうところおよびＰウェルへのコンタクトが必要
とされるところに残る。必要とされないＢＳＧは、プラ
ズマエッチングによるような、エッチングによって除去
される。図１は、ＢＳＧの規定された層１６により覆わ
れる領域を示す、ウェーハの一部を示す。
【００１９】残余のＢＳＧ１６は、約１０分から３０分
の間窒素の雰囲気においてウェーハを約７００℃の温度
にあてることにより密度を高められる。そのような密度
高め手順は技術分野において周知であり、かつこのステ
ップの間温度は拡散が起こらないように十分低く保たれ
るべきであることもまた周知である。
【００２０】フォスホシリケートガラス（ＰＳＧ）の薄
い層１８がウェーハの表面１４ａ上に析出される。ＰＳ
Ｇ層１８はプラズマ析出により都合よく析出され、その
パラメータは当業者の認識のうちにある。ＰＳＧ層は約
１００から１０００オングストロームの厚さに析出され
、かつ好ましくは約３００から５００オングストローム
であり、かつ約２から７ｗｔ％のリンを含む。ホウ素濃
度を支配する同じファクタがまたリン濃度を支配する。
【００２１】Ｎコネクタマスク（図示せず）がそれから
ＰＳＧ層１８に与えられ、除去されるべきＰＳＧの区域
を露出する。ＰＳＧは活性Ｎチャネル区域が規定される
であろうところおよびＮウェルへのコンタクトが必要と
されるところに残る。必要とされないＰＳＧは、希緩衝
化フッ化水素酸（ＢＨＦ）を用いて、ウェットエッチン
グによるようなエッチングにより除去される。密度を高
められた高くドープされたＢＳＧは密度を高められない
ＰＳＧより遅い速度でエッチングするので、ＰＳＧのエ
ッチングはＢＳＧを大してエッチングしない。図２は、
ＰＳＧの規定された層１８により覆われた領域を示す、
ウェーハの一部を示す。エッチングにより除去された部
分は、１８′に示される想像図で示される。
【００２２】残余のＰＳＧ１８は上述のように密度を高
められる。次に、素子間分離マスク２２が与えられ、素
子の間の素子間分離の領域を規定する。素子間分離マス
クはホトレジストのような通常のマスク材料を含む。
【００２３】マスク２２の部分はフォトリソグラフィで
現像されて下にあるガラス（Ｎチャネル素子間分離に対
しておよびＰチャネル素子間分離に対して）またはシリ
コン（Ｎ／Ｐチャネル分離に対して）を露出する。開口
２４はＮチャネル素子間分離を規定する。開口２６はＰ
チャネル素子間分離を規定する。開口２８はＮ／Ｐチャ
ネル分離を規定する。結果として生じる構造は図３に示
される。
【００２４】下にあるガラス層１６、１８の部分は貫い
てエッチングされて下にあるシリコンを露出し、シリコ
ンを異方性にエッチングすることにより開口２４、２６
および２８をシリコン基板の中まで拡げる。この態様で
、約０．４から１μｍの深さのトレンチが形成されてＮ
型素子とＰ型素子とを互いに分離する。製作され得ると
いう他は、トレンチ幅について特定の制限はない。結果
として生じる構造は図４に示される。
【００２５】第２のＢＳＧ層３０はウェーハ一面至ると
ころに析出される。ＢＳＧ層３０は上述のように、約１
００から１０００オングストローム、かつ好ましくは約
５００オングストロームの厚さにプラズマ析出により都
合よく析出され、かつ約０．５から２．５ｗｔ％のホウ
素を含む。この層の目的は、Ｎチャネル素子の垂直側壁
のＰ型ドーピングを増加することである。これは側壁の
反転を防ぐ。酸化物を決まった場所に残すことの付加的
な利点は、トレンチが実質的にＴＥＯＳで満たされたと
きの応力除去のためである。ホウ素濃度を支配するファ
クタは上で論じられたものと同じである。結果として生
じる構造は図５に示される。
【００２６】次に、Ｎチャネルフィールドマスク（図示
せず）がウェーハ１４に与えられる。第２のＢＳＧ層３
０の部分はそれからウェットエッチングによるようにエ
ッチングされつくす。除去された部分はＰチャネルトレ
ンチ区域およびＰチャネル表面区域からのものである。 もう一度、異なるエッチング速度が利用され、低い方の
ドープドホウ素ガラスは高い方のドープドガラスよりよ
り速く（４０：１のＢＨＦにおいて≒２：１）エッチン
グする。たとえば、ＰＳＧ（密度を高められた）は約４
００オングストローム／ｍｉｎの速度でエッチングし、
ＢＳＧ（３−４ｗｔ％の密度を高められた）は約５５オ
ングストローム／ｍｉｎの速度でエッチングし、かつＢ
ＳＧ（２−２．５ｗｔ％の密度を高められない）は約１
００オングストローム／ｍｉｎの速度でエッチングする
。
【００２７】残余のＢＳＧ層３０は全工程の間決まった
場所に残されることが注目されるべきである。処理温度
が約８００℃より低く保たれればドープドガラスのシリ
コンへの拡散は起こらないので、このことは可能である
。
【００２８】所望されれば、ＰＳＧの層はその側壁をド
ープするためにＰチャネルトレンチ上に析出され得る。
【００２９】ＴＥＯＳのような、低温処理で析出された
酸化物層３４は約１から１．５μｍの厚さに析出される
。析出は約７００℃で都合よく実行される。その厚さは
、充填の間に形成される最も低い酸化物厚さが大きいス
ペースに対するシリコン表面のレベルより高く保たれる
必要により支配される。
【００３０】析出に続き、酸化物層３４は、技術分野に
おいて周知の方法を用いて平面化される。その構造は図
６に示される。ＢＳＧ層３０はただＮチャネル素子区域
のみを覆い、点３２においてＮチャネル素子とＰチャネ
ル素子との間の分離を与える（アライメント許容差内）
ことが観察されるであろう。
【００３１】インタコネクトマスク（図示せず）はその
後、酸化物層３４においてエッチングされるべき区域を
規定するために用いられる。その区域は、（ａ）それぞ
れ下にあるシリコンへのソース開口３６、ゲート開口３
８およびドレイン開口４０と、（ｂ）そのすべてが導電
材料（インタコネクト）で満たされるであろうトランジ
スタ間の接続とを規定する。エッチングは、プラズマを
用いてガラスの下にある部分を貫いてシリコン表面１４
ａまでなされる。結果として生じる開口は実質的に垂直
の側壁を有する。
【００３２】埋め込みＢＳＧ層１６およびＰＳＧ層１８
の存在は、シリコン表面１４ａが露出されたときを確定
するのを援助する。これは、技術分野において周知の“
終点”エッチング検出法を用いてホウ素および／または
リン信号を識別し、かつそれからウェーハ上の酸化物厚
さの非均一性または同時に処理された一群のウェーハに
おけるウェーハからウェーハへの非均一性を許容するの
に十分な時間の間エッチングすることにより達成されて
もよい。
【００３３】このステップはこの発明の実施にとって重
要である。工程のこの段において、ドープされた埋め込
みガラス層１６、１８は、図７に見られるようにドープ
されない（ＴＥＯＳ）酸化物３４の下に設けられている
。処理におけるこの段において、ドープドガラス層１６
、１８から下にあるシリコン１４への拡散はない。
【００３４】次に、約３００から８００オングストロー
ムの薄いＴＥＯＳ析出が実行され（約７００℃で）、か
つ酸化物はエッチバックされて図７に見られるように酸
化物スペーサ４２を形成する。４２′に示される想像図
の線は、エッチングの前の酸化物を示す。
【００３５】これらのスペーサ４２はゲート開口３８に
おいて、ドープドガラスの端縁からガスを抜くことによ
り次のゲート酸化ステップの間でゲートシリコン区域の
ドーピングを防ぐことが必要とされる（図８（ａ）を見
られたい）。
【００３６】次に、図８（ｂ）に見られるように、薄い
酸化膜４４が半導体基板１４の露出部分において育てら
れる。ゲート酸化物４４は従来のように、装置のスケー
リングに依存して約５０オングストロームと２５０オン
グストロームとの間の厚さに形成される。レジスト（図
示せず）と、それぞれ露出されたソース開口３６および
ドレイン開口４０におけるゲート酸化物をエッチングす
るためのドライまたはウェットエッチングとを用いるこ
とにより酸化物がソース開口およびドレイン開口から除
去され、ゲート酸化物４４はレジストで覆われる。
【００３７】ゲート酸化の間に、コネクタ区域４６、４
８の上に横たわるドープドガラス層１６、１８から（垂
直拡散）および側壁２６、２８に沿って並ぶ側壁ガラス
３０から（横方向拡散）ドーパントが外方拡散してシリ
コン１４の隣接する領域をドープすることが認められる
であろう。これは、ゲート酸化サイクルを不活性ガスド
ライブインが酸化の前に起こるように修正することによ
って達成される。一度酸化が起こると、薄い熱酸化膜５
０がシリコン１４とドープド（ガラス）酸化物１６、１
８との間に成長するであろう。これはいかなるさらなる
ドーピングをもガラスから切離す。
【００３８】ドープドガラス層１６、１８および３０か
らのドーパントは、所望される特定の接合深さに依存し
て、ファーネスアニールを用いて少なくとも約８００℃
、かつ典型的には約８００℃から９００℃の温度で約５
分から９０分の範囲にわたる期間の間ドライブされる。 所望される接合深さと、その接合深さを達成するために
必要とされる時間および温度の組合わせとを選択するこ
とは、当業者の能力にわけなく当てはまる。典型的には
、より高い温度はより短い時間と関連する。例として、
外方拡散は、約８５０℃の温度で約３０分間なされても
よい。
【００３９】代替の実施例において、ドーパントをドラ
イブするために急速熱アニール（ＲＴＡ）が用いられて
もよい。用いられるＲＴＡ条件は、約９００℃から１１
００℃の範囲にわたる温度と、約１０秒（高い方の温度
で）から２分（低い方の温度で）の範囲にわたる時間で
ある。例として、ＲＴＡは１０００℃で約３０秒なされ
てもよい。ＲＴＡは非常に浅い接合を形成する可能性を
提供する。
【００４０】スペーサ４２が決まった場所にあれば、ゲ
ート区域５１はドープされない。図８（ａ）はゲート酸
化物の形成の前のゲート開口３８の拡大を示し、図８（
ｂ）はゲート酸化サイクルの後のゲート開口の拡大を示
す。
【００４１】工程におけるこの段において、酸化物層３
４は約２０００から６０００オングストロームの厚さ（
ｔ）の範囲にわたってもよく、好ましくは約３０００か
ら４０００オングストロームの厚さである。ＴＥＯＳ酸
化物スペーサ４２の一番幅の広い程度（ｄ）は約３００
から８００オングストロームである。コネクタ領域４６
、４８の厚さＸＪ　は約０．１から０．２μｍであり、
かつコネクタ区域の横方向拡散ＤＬ　は約０．８×ＸＪ
　である。
【００４２】ポリシリコン層（図示せず）は一番大きい
特徴幅の約６０％から８０％の厚さに全面的に析出され
る。たとえば一番大きい特徴幅が１μｍであるところで
はポリシリコン層は約７０００オングストロームである
。ポリシリコン層はそれからエッチバックされるかまた
は研磨され（化学的／機械的）て酸化物層３４上で止ま
る。ポリシリコンはすべてのソース３６開口、ゲート３
８開口およびドレイン４０開口を満たしてその中にそれ
ぞれプラグ５２、５４、５６を形成する。その構造は図
９に示される。埋め込みガラス層１６、１８がコネクタ
区域に残り、かつ埋め込みガラス層３０がＮチャネル素
子のトレンチに残ることが注目されるであろう。
【００４３】先の工程の利点は、ゲート酸化物の形成の
後にまずポリシリコンが規定される従来のシリコン工程
との比較によって与えらる。コネクタがそれからイオン
注入により形成される。最後に、酸化物が形成されかつ
平面化される。しかしながら、その地形は平らにするの
が非常に難しく、かつスペーサが小さくなるにつれて酸
化物に埋め込みボイドを引起こすことなくそうすること
が難しくなる。
【００４４】残余のポリシリコンの領域は今、イオン注
入および適切なマスキングによりＰ＋　およびＮ＋　ド
ープされる。ホウ素イオンが注入されてＰ＋　ドーピン
グをＰチャネルソース、ゲートおよびドレインにわたる
ポリシリコンプラグ５２、５４、５６の中に与える。リ
ンイオンが注入されてＮ＋　ドーピングをＮチャネルソ
ース、ゲートおよびドレインにわたるポリシリコンプラ
グ５２、５４、５６の中に与える。さらに、マスキング
はドープされないポリシリコン領域が規定されることを
許容する。
【００４５】イオン注入は、浅い全面的ホウ素注入を用
いて、ソースポリシリコン５２およびドレインポリシリ
コン５６より低いドープされないＰチャネルゲートポリ
シリコン５４をドープすることを許容する。薄いゲート
酸化物（≦１５０オングストローム）を覆う重くドープ
されたホウ素ポリシリコンは酸化物の品質を劣化させ得
るということが先行技術において十分文書で証明される
ので、これは利点である。適切なマスキングで、Ｎチャ
ネルゲートドーピングはまた同じ態様で減らされてもよ
い。
【００４６】イオン注入に続き、ドーパントはドーパン
トをポリシリコンプラグを通して拡散するのに十分な温
度で（典型的には約８００℃から９００℃）および時間
の間（典型的には約１５分から１８０分）ドライブされ
てシリコン１４において適切な深さにおける接合を形成
する。例として、ドーパントは、約３０００から４００
０オングストロームのポリシリコン厚さに対して窒化物
またはアルゴンのような不活性雰囲気において９００℃
で３０分間ドライブされてもよい。これはさらにコネク
タ接合４６、４８をドライブする。
【００４７】トランジスタは今、ポリシリコンのシリサ
イド化を除いて完成される。先の工程は、同じ程度の平
坦さを達成するために実質的な複雑さを必要とする先行
技術のステップよりずっと簡単である。
【００４８】図１０はＰチャネル素子を示す（対応する
Ｎチャネル素子は挿入語句における参照番号と３０′と
して想像図で示される層３０とで示される）。ポリシリ
コンプラグからのドーパントドライブに続き、ソース領
域５８およびドレイン領域６０が形成される。これらは
コネクタ４６、４８により素子チャネル区域５１に接続
される。
【００４９】この発明の方法の次の利点が注目される。 ドープドガラスはイオン注入よりもむしろコネクタおよ
びトレンチドーパント源のために用いられる。
【００５０】８００℃を超える処理温度に達するまでは
シリコンのドーピングは起らない。ゲート酸化物の形成
の前に工程は８００℃より低く保たれる。
【００５１】ゲート酸化物工程は酸化の前にＮ２　／Ａ
ｒドライブを用いることによりコネクタ区域をドープす
る。酸化は、界面においてガラスからシリコンへのさら
なるドーパント拡散を切離す熱酸化物を育てる。
【００５２】トレンチにおいてドープドガラスを有する
ことのさらなる利点は、ＴＥＯＳ酸化物とシリコンとの
間の応力除去としてであることに注目されたい。この応
力は側壁を反転させ得る正電荷をもたらす。（Ｎチャネ
ル側壁において正電荷はＰチャネル漏れをオフにする）
。上で述べられたように、Ｎチャネルフィールドマスク
でなされたように、Ｐチャネルフィールドマスクおよび
ＰＳＧ層（図示せず）を用いてＰチャネル側壁に対して
同様の工程をまた行なうことは可能である。
【００５３】トレンチにおけるドープドガラスは、特に
ＬＯＣＯＳ、ＳＷＡＭＩ、ＲＯＸなどのような他の素子
間分離スキームが用いられるところでは除去されてもよ
い。そのような試みにおいて、トランジスタは、上で述
べられたようにドープドガラスを用いてコネクタ領域を
ドープし、しかし側壁析出を除去して製作される。コネ
クタ領域に対するそのようなドープドガラスは、従来の
素子間分離が決まった場所にある後で析出されるであろ
う。図１１は、コネクタ領域のドーピングのためにドー
プドガラス層１６を用いるＦＥＴ構造の例を示す。上述
のように、別のガラス層１６および１８は、それぞれＰ
チャネル（ホウ素）素子およびＮチャネル（リン）素子
におけるコネクタ領域をドープするために用いられるで
あろう。示される構造は、酸化物３４におけるソース開
口３６、ゲート開口３８およびドレイン開口４０の形成
のちょうど後のものである。素子間分離はフィールド酸
化物６４により与えられる。処理はそれから上述のよう
に進んでゲート酸化物を形成し、コネクタをドープし、
ソースおよびドレインならびにそこへのコンタクトを形
成し、その他の点について装置を完成する。
【００５４】この発明の好ましい実施例の先の説明は図
示および説明の目的のために述べられた。余すところが
ないことまたはこの発明を開示された正確な形状に制限
することは意図されない。明らかに、多くの修正および
変更は当業実施者には明白であろう。この発明が他のＭ
ＯＳ、バイポーラ、光電子、マイクロ波または光音響製
作技術におい実施されることは可能である。同様に、説
明されたいかなる処理ステップも、同じ結果を達成する
ために他のステップと交換できるであろう。実施例は、
この発明の原理およびその実際上の応用をよりよく説明
し、それによって当業他者が様々な実施例に対しておよ
び予期される特定の使用に適合させらるような様々な修
正を有してこの発明を理解することができるように選択
された。この発明の範囲はここに添付される特許請求の
範囲およびそれらの均等物によって規定されることが意
図される。
【図面の簡単な説明】
【図１】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示す
断面図である。
【図２】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示す
断面図である。
【図３】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示す
断面図である。
【図４】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示す
断面図である。
【図５】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示し
、一定の細部を図示するために図１から図４より幾分大
きい断面図である。
【図６】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示し
、一定の細部を図示するために図１から図４より幾分大
きい断面図である。
【図７】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示す
断面図であり、素子のうちの１つのさらに大きい図を示
す。
【図８】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示す
断面図であり、素子のうちの１つの一部のさらに大きい
図を示す。
【図９】半導体基板上のＮチャネル素子およびＰチャネ
ル素子の両方の製作のこの発明の方法の間での段を示す
断面図である。
【図１０】半導体基板上のＮチャネル素子およびＰチャ
ネル素子の両方の製作のこの発明の方法の間での段を示
す断面図であり、素子のうちの１つのさらに大きい図を
示す（他の１つは想像図で示される）。
【図１１】半導体基板上のＮチャネル素子およびＰチャ
ネル素子の両方の製作のこの発明の方法の間での段を示
す断面図であり、代替の実施例を示す。
【符号の説明】
１０はＮウェル、１２はＰウェル、１４はシリコン基板
、１６、１８および３０はドープドガラス層、２４、２
６および２８は素子間分離トレンチ、３４は酸化物層、
３６はソース開口、３８はゲート開口、４０はドレイン
開口、４２は酸化物スペーサ、４４はゲート酸化物、４
６および４８はコネクタ領域、５２はソースプラグ、５
４はゲートプラグ、５６はドレインプラグ、５８はソー
ス区域、６０はドレイン区域、６２はゲート区域である
。

Claims (44)

    【特許請求の範囲】
  1. 【請求項１】　　その間にコネクタ領域を有し、かつ素
    子間分離トレンチが半導体基板において形成される隣接
    する素子との間に側壁を有する状態で、ソース領域、ゲ
    ート領域およびドレイン領域を有しかつコンタクトをそ
    こへ電気的に導伝する複数個の半導体装置の部分をその
    場的にドーピングするための半導体装置のドーピング方
    法であって、前記方法は少なくとも前記コネクタ領域の
    上にかつ前記側壁に沿ってドープドガラス層を形成し、
    かつその後で前記ゲート領域の上にゲート酸化物を形成
    する直前に、前記ドープドガラス層からかつ前記コネク
    タ領域および前記側壁の中にドーパントを外方拡散する
    ことを含む、方法。
  2. 【請求項２】　　前記複数個の半導体装置は１つのシリ
    コン基板上に形成されるＮチャネル素子およびＰチャネ
    ル素子の両方を含む、請求項１に記載の方法。
  3. 【請求項３】　　前記Ｐチャネル素子の前記コネクタ領
    域上方の前記シリコンの表面上に形成される第１のホウ
    素含有ガラスは前記コネクタ領域をドープするために用
    いられる、請求項２に記載の方法。
  4. 【請求項４】　　前記第１のホウ素含有ガラスは約０．
    ５から４．５ｗｔ％のホウ素を含みかつ１００から１０
    ００オングストロームの厚さに形成される、請求項３に
    記載の方法。
  5. 【請求項５】　　前記厚さは約３００から５００オング
    ストロームの範囲にわたる、請求項４に記載の方法。
  6. 【請求項６】　　前記Ｎチャネル素子の前記コネクタ領
    域上方の前記シリコンの表面上に形成されるリン含有ガ
    ラスは前記コネクタ領域をドープするために用いられる
    、請求項２に記載の方法。
  7. 【請求項７】　　前記リン含有ガラスは約２から７ｗｔ
    ％のリンを含みかつ約１００から１０００オングストロ
    ームの厚さに形成される、請求項６に記載の方法。
  8. 【請求項８】　　前記厚さは約３００から５００オング
    ストロームの範囲にわたる、請求項７に記載の方法。
  9. 【請求項９】　　第２のホウ素含有ガラスは前記Ｎチャ
    ネル素子を分離するトレンチにおいて前記シリコンの表
    面上に形成されてトレンチ側壁が反転するのを防ぐ、請
    求項２に記載の方法。
  10. 【請求項１０】　　前記第２のホウ素含有ガラスは約０
    ．５から２．５ｗｔ％のホウ素を含みかつ約１００から
    １０００オングストロームの厚さに形成される、請求項
    ９に記載の方法。
  11. 【請求項１１】　　前記厚さは約５００オングストロー
    ムである、請求項１０に記載の方法。
  12. 【請求項１２】　　第２のリン含有ガラスは前記Ｐチャ
    ネル素子を分離するトレンチにおいて前記シリコンの表
    面上で形成されてトレンチ側壁が反転するのを防ぐ、請
    求項２に記載の方法。
  13. 【請求項１３】　　前記第２のリン含有ガラスは約３か
    ら７ｗｔ％のリンを含みかつ約１００から１０００オン
    グストロームの厚さに形成される、請求項１２に記載の
    方法。
  14. 【請求項１４】　　前記厚さは約５００オングストロー
    ムである、請求項１３に記載の方法。
  15. 【請求項１５】　　前記外方拡散は約８００℃から１１
    ００℃で約１０秒から９０分の範囲にわたる期間の間な
    される、請求項１に記載の方法。
  16. 【請求項１６】　　前記外方拡散の前に、（ａ）酸化物
    層が約８００℃より低い温度で前記ドープドガラス層の
    上に形成され、（ｂ）前記酸化物層を貫きかつ前記下に
    あるドープドガラス層を貫いてソース開口、ゲート開口
    およびドレイン開口が形成されて前記半導体を露出し、
    かつ（ｃ）前記ゲート開口の壁の上に薄い酸化物スペー
    サ膜が形成される、請求項１に記載の方法。
  17. 【請求項１７】　　前記酸化物スペーサ膜は、テトラ−
    エチルオルトシリケートを用いることにより形成され、
    約３００から８００オングストロームの厚さに形成され
    る、請求項１６に記載の方法。
  18. 【請求項１８】　　その間にコネクタ領域を有し、かつ
    素子間分離トレンチが隣接する素子の間に側壁を有する
    状態で、ソース領域、ゲート領域およびドレイン領域を
    有する複数個の半導体装置の部分をその場的にドーピン
    グするための方法であって、前記方法は前記コネクタ領
    域の上にドープドガラス層を形成し、かつその後で前記
    ゲート領域の上にゲート酸化物を形成する直前に、前記
    ドープドガラス層からかつ前記コネクタ領域および前記
    側壁の中にドーパントを外方拡散することを含む、方法
    。
  19. 【請求項１９】　　前記複数個の半導体装置は１つのシ
    リコン基板上に形成されるＮチャネル素子およびＰチャ
    ネル素子の両方を含む、請求項１８に記載の方法。
  20. 【請求項２０】　　前記Ｐチャネル素子の前記コネクタ
    領域上方の前記シリコンの表面上に形成される第１のホ
    ウ素含有ガラスは前記コネクタ領域をドープするために
    用いられる、請求項１９に記載の方法。
  21. 【請求項２１】　　前記第１のホウ素含有ガラスは約０
    ．５から４．５ｗｔ％のホウ素を含みかつ約１００から
    １０００オングストロームの厚さに形成される、請求項
    ２０に記載の方法。
  22. 【請求項２２】　　前記厚さは約３００から５００オン
    グストロームの範囲にわたる、請求項２１に記載の方法
    。
  23. 【請求項２３】　　前記Ｎチャネル素子の前記コネクタ
    領域上方の前記シリコンの表面上に形成されるリン含有
    ガラスは前記コネクタ領域をドープするために用いられ
    る、請求項１９に記載の方法。
  24. 【請求項２４】　　前記リン含有ガラスは約２から７ｗ
    ｔ％のリンを含みかつ約１００から１０００オングスト
    ロームの厚さに形成される、請求項２３に記載の方法。
  25. 【請求項２５】　　前記厚さは約３００から５００オン
    グストロームの範囲にわたる、請求項２４に記載の方法
    。
  26. 【請求項２６】　　前記外方拡散は約８００℃から１１
    ００℃で約１０秒から９０分の範囲にわたる期間の間な
    される、請求項１８に記載の方法。
  27. 【請求項２７】　　前記外方拡散の前に、（ａ）酸化物
    層が約８００℃より低い温度で前記ドープドガラス層の
    上に形成され、（ｂ）前記酸化物層を貫きかつ前記下に
    あるドープドガラス層を貫いてソース開口、ゲート開口
    およびドレイン開口が形成されて前記半導体を露出し、
    かつ（ｃ）前記ゲート開口の壁上に薄い酸化物スペーサ
    膜が形成される、請求項１８に記載の方法。
  28. 【請求項２８】　　前記酸化物スペーサ膜はテトラ−エ
    チルオルトシリケートを用いることにより形成され、約
    ３００から８００オングストロームの厚さに形成される
    、請求項２７に記載の方法。
  29. 【請求項２９】　　その間にコネクタ領域を有する状態
    でソース領域、ゲート領域およびドレイン領域を有する
    半導体装置の部分をその場的にドーピングするための方
    法であって、前記ソース領域、ゲート領域およびドレイ
    ン領域はシリコンウェーハにおけるＮウェルまたはＰウ
    ェルのどちらかと関連し、前記ウェーハは隣接する素子
    の間に側壁を有する素子間分離トレンチをさらに与えら
    れ、前記方法は、 （ａ）　　ホウ素含有ガラスの第１の層を前記基板上に
    析出することと、 （ｂ）　　ホウ素含有ガラスの前記第１の層の部分をマ
    スクし、かつマスクされない部分を除去してＰチャネル
    区域を規定する前記マスクされた部分を残すことと、（
    ｃ）　　ホウ素含有ガラスの前記第１の層の密度を高め
    ることと、 （ｄ）　　リン含有ガラスの第２の層を前記基板上に析
    出することと、 （ｅ）　　リン含有ガラスの前記第２の層の部分をマス
    クし、かつマスクされない部分を除去してＮチャネル区
    域を規定する前記マスクされた部分を残すことと、（ｆ
    ）　　リン含有ガラスの前記第２の層の密度を高めるこ
    とと、 （ｇ）　　（１）ＰチャネルおよびＮチャネル素子領域
    を規定するためと、かつ（２）Ｎチャネル素子をＰチャ
    ネル素子から分離するために、前記シリコン基板におい
    て素子間分離領域を形成することと、 （ｈ）　　前記シリコン基板上に酸化物の第１の層を形
    成しかつ前記酸化物を平面化することと、（ｉ）　　酸
    化物の前記第１の層を貫いてエッチングしてソース開口
    、ゲート開口およびドレイン開口ならびにインタコネク
    ト開口を形成することと、 （ｊ）　　前記ゲート開口における前記シリコン表面上
    にゲート酸化物を形成することと、 （ｋ）　　前記開口をポリシリコンで満たしてソースプ
    ラグ、ゲートプラグおよびドレインプラグを形成し、か
    つ前記ポリシリコンプラグを適切なドーパントでドープ
    することと、かつ （ｌ）　　前記ドーパントを前記ポリシリコンに打込ん
    で前記シリコン基板において前記ソースおよびドレイン
    を形成し、かつ同時にその上方の前記ガラスから前記コ
    ネクタ区域に関連する前記シリコンをドープすることを
    含む、方法。
  30. 【請求項３０】　　前記素子間分離領域はトレンチを含
    み、ステップ（ｌ）において前記Ｎチャネルトレンチ側
    壁を規定する前記シリコンもまたドープされるように、
    前記方法は次のステップ（ｇ） （ｇ１）　　前記トレンチの底および側壁を間に含んで
    ホウ素含有ガラスの第３の層を析出すること、および（
    ｇ２）　　Ｐチャネルトレンチ区域およびＰチャネル表
    面区域からホウ素含有ガラスの前記第３の層の部分を除
    去することをさらに含む、請求項２９に記載の方法。
  31. 【請求項３１】　　ホウ素含有ガラスの前記第３の層は
    約０．５から２．５ｗｔ％のホウ素を含みかつ約１００
    から１０００オングストロームの厚さに形成される、請
    求項３０に記載の方法。
  32. 【請求項３２】　　前記厚さは約５００オングストロー
    ムである、請求項３１に記載の方法。
  33. 【請求項３３】　　ステップ（ｌ）において前記Ｐチャ
    ネルトレンチ側壁を規定する前記シリコンもまたドープ
    されるように、次のステップ（ｇ２） （ｇ３）　　前記トレンチの底および側壁を間に含んで
    リン含有ガラスの第４の層を析出すること、および（ｇ
    ４）　　Ｎチャネルトレンチ区域およびＮチャネル表面
    区域からリン含有ガラスの前記第４の層の部分を除去す
    ることをさらに含む、請求項３０に記載の方法。
  34. 【請求項３４】　　リン含有ガラスの前記第４の層は約
    ３から７ｗｔ％のリンを含みかつ約１００から１０００
    オングストロームの厚さに形成される、請求項３３に記
    載の方法。
  35. 【請求項３５】　　前記厚さは約５００オングストロー
    ムである、請求項３４に記載の方法。
  36. 【請求項３６】　　ホウ素含有ガラスの前記第１の層は
    約０．５から４．５ｗｔ％のホウ素を含みかつ約１００
    から１０００オングストロームの厚さに形成される、請
    求項２９に記載の方法。
  37. 【請求項３７】　　前記厚さは約３００から５００オン
    グストロームの範囲にわたる、請求項３６に記載の方法
    。
  38. 【請求項３８】ホウ素含有ガラスの前記第１の層および
    リン含有ガラスの前記第２の層は不活性雰囲気において
    約１０分から３０分の間約７００℃から８００℃の範囲
    にわたる温度まで熱せられることにより別に密度を高め
    られる、請求項２９に記載の方法。
  39. 【請求項３９】　　リン含有ガラスの前記第２の層は約
    ２から７ｗｔ％のリンを含みかつ約１００から１０００
    オングストロームの厚さに形成される、請求項２９に記
    載の方法。
  40. 【請求項４０】　　前記厚さは約３００から５００オン
    グストロームの範囲にわたる、請求項３９に記載の方法
    。
  41. 【請求項４１】　　前記第１の酸化物はテトラ−エチル
    オルトシリケートを用いることにより形成され、約１か
    ら１．５μｍの厚さに形成される、請求項２９に記載の
    方法。
  42. 【請求項４２】　　前記ドーパントは不活性雰囲気にお
    いて約１０秒から９０分の間約８００℃から１１００℃
    の温度でドライブされる、請求項２９に記載の方法。
  43. 【請求項４３】　　ステップ（ｊ）の前に前記ゲート開
    口の壁上に薄い酸化物スペーサ膜を形成することをさら
    に含む、請求項２９に記載の方法。
  44. 【請求項４４】　　前記酸化物スペーサ膜はテトラ−エ
    チルオルトシリケートを用いることにより形成され、約
    ３００から８００オングストロームの厚さに形成される
    、請求項４３に記載の方法。
JP3014152A 1990-02-05 1991-02-05 半導体装置のドーピング方法 Withdrawn JPH04213870A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US474614 1990-02-05
US07/474,614 US5116778A (en) 1990-02-05 1990-02-05 Dopant sources for cmos device

Publications (1)

Publication Number Publication Date
JPH04213870A true JPH04213870A (ja) 1992-08-04

Family

ID=23884297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3014152A Withdrawn JPH04213870A (ja) 1990-02-05 1991-02-05 半導体装置のドーピング方法

Country Status (3)

Country Link
US (1) US5116778A (ja)
EP (1) EP0441482A1 (ja)
JP (1) JPH04213870A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181222A (ja) * 1994-12-27 1996-07-12 Nec Corp 相補型ｍｉｓｆｅｔおよびその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0445471A3 (en) * 1990-03-06 1994-10-26 Digital Equipment Corp Method of forming isolation trenches in a semiconductor substrate
US5215937A (en) * 1992-05-07 1993-06-01 Advanced Micro Devices, Inc. Optimizing doping control in short channel MOS
US5212106A (en) * 1992-05-07 1993-05-18 Advanced Micro Devices, Inc. Optimizing doping control in short channel MOS
US5308790A (en) * 1992-10-16 1994-05-03 Ncr Corporation Selective sidewall diffusion process using doped SOG
US5340770A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
DE59409300D1 (de) * 1993-06-23 2000-05-31 Siemens Ag Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
US5897364A (en) * 1996-06-24 1999-04-27 Chartered Semiconductor Manufacturing, Ltd. Method of forming N- and P-channel transistors with shallow junctions
US5888873A (en) * 1996-11-06 1999-03-30 Advanced Micro Devices, Inc. Method of manufacturing short channel MOS devices
JPH10209293A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体装置の製造方法
US6074903A (en) * 1998-06-16 2000-06-13 Siemens Aktiengesellschaft Method for forming electrical isolation for semiconductor devices
JP2005101403A (ja) * 2003-09-26 2005-04-14 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
US7238620B1 (en) 2004-02-18 2007-07-03 National Semiconductor Corporation System and method for providing a uniform oxide layer over a laser trimmed fuse with a differential wet etch stop technique
US7776708B1 (en) * 2005-08-11 2010-08-17 National Semiconductor Corporation System and method for providing a nitride cap over a polysilicon filled trench to prevent formation of a vertical bird's beak structure in the manufacture of a semiconductor device
US7863153B1 (en) 2006-07-13 2011-01-04 National Semiconductor Corporation System and method for creating different field oxide profiles in a locos process
US8202739B2 (en) * 2010-11-16 2012-06-19 Globalfoundries Inc. Dopant marker for precise recess control

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615938A (en) * 1969-01-28 1971-10-26 Westinghouse Electric Corp Method for diffusion of acceptor impurities into semiconductors
US3700507A (en) * 1969-10-21 1972-10-24 Rca Corp Method of making complementary insulated gate field effect transistors
US3608189A (en) * 1970-01-07 1971-09-28 Gen Electric Method of making complementary field-effect transistors by single step diffusion
US4045259A (en) * 1976-10-26 1977-08-30 Harris Corporation Process for fabricating diffused complementary field effect transistors
JPS5492175A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of semiconductor device
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
US4455325A (en) * 1981-03-16 1984-06-19 Fairchild Camera And Instrument Corporation Method of inducing flow or densification of phosphosilicate glass for integrated circuits
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
GB8527062D0 (en) * 1985-11-02 1985-12-04 Plessey Co Plc Mos transistor manufacture
US4782036A (en) * 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
US4755486A (en) * 1986-12-11 1988-07-05 Siemens Aktiengesellschaft Method of producing a defined arsenic doping in silicon semiconductor substrates
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181222A (ja) * 1994-12-27 1996-07-12 Nec Corp 相補型ｍｉｓｆｅｔおよびその製造方法

Also Published As

Publication number Publication date
EP0441482A1 (en) 1991-08-14
US5116778A (en) 1992-05-26

Similar Documents

Publication Publication Date Title
US5811347A (en) Nitrogenated trench liner for improved shallow trench isolation
US6069058A (en) Shallow trench isolation for semiconductor devices
US5770490A (en) Method for producing dual work function CMOS device
US5679599A (en) Isolation using self-aligned trench formation and conventional LOCOS
JP3180599B2 (ja) 半導体装置およびその製造方法
US5801082A (en) Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits
US5308786A (en) Trench isolation for both large and small areas by means of silicon nodules after metal etching
US4666557A (en) Method for forming channel stops in vertical semiconductor surfaces
US6028339A (en) Dual work function CMOS device
JPH0685413B2 (ja) 半導体基板への絶縁領域の形成方法
JPH1012718A (ja) トレンチ素子分離方法
US5116778A (en) Dopant sources for cmos device
JPH11509042A (ja) 自己整合性ソースおよびドレイン領域の低損傷ドーピング技術
US5340770A (en) Method of making a shallow junction by using first and second SOG layers
EP0276292B1 (en) Process for fabricating stacked mos structures
KR19990055121A (ko) 반도체 소자 제조 방법
US6075258A (en) Elevated transistor fabrication technique
US6287921B1 (en) Method of performing threshold voltage adjustment for MOS transistors
JPH11145273A (ja) 半導体装置の製造方法
US5488002A (en) Method for manufacturing self-aligned bipolar transistors using double diffusion
US5898189A (en) Integrated circuit including an oxide-isolated localized substrate and a standard silicon substrate and fabrication method
US6074904A (en) Method and structure for isolating semiconductor devices after transistor formation
US5149663A (en) Method for manufacturing a Bi-CMOS semiconductor device
US6445043B1 (en) Isolated regions in an integrated circuit
US6274455B1 (en) Method for isolating semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514