JPH04213929A - System and method for data transfer - Google Patents

System and method for data transfer

Info

Publication number
JPH04213929A
JPH04213929A JP3018083A JP1808391A JPH04213929A JP H04213929 A JPH04213929 A JP H04213929A JP 3018083 A JP3018083 A JP 3018083A JP 1808391 A JP1808391 A JP 1808391A JP H04213929 A JPH04213929 A JP H04213929A
Authority
JP
Japan
Prior art keywords
data
alternating current
state
frequency
memory means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3018083A
Other languages
Japanese (ja)
Inventor
Lowell R Brunson
ローウェル アール.ブランソン
Roger T Brown
ロジャー ティー.ブラウン
John K Mcferran
ジョン ケイ.マクフェラン
George T Kirkwood
ジョージ ティー.カークウッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rodgers Instrument Corp
Original Assignee
Rodgers Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rodgers Instrument Corp filed Critical Rodgers Instrument Corp
Publication of JPH04213929A publication Critical patent/JPH04213929A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C23/00Non-electrical signal transmission systems, e.g. optical systems
    • G08C23/04Non-electrical signal transmission systems, e.g. optical systems using light waves, e.g. infrared

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

PURPOSE: To transfer data between remote points through physical barriers. CONSTITUTION: Plural states, which are determined by the position of a pedal, of a pedal switch 14 of an organ are sensed in a peripheral unit 12. Power to the peripheral unit physically separated from a host unit 16 is given through a primary winding 34 and a secondary winding 20 which ate magnetically coupled. A clock signal for the peripheral unit and a host unit is given by a power oscillator 30 which drives the primary coil or a tank coil of an oscillator in the host unit. Consequently, power and the clock signal are transmitted from the host unit to the peripheral unit through coupled windings, and data is sent back to the host unit through infrared radiation. Or data is sent back through coupled coils by loading the power oscillation circuit of the host unit during generation of data pulses in a data encoder 26 of the peripheral unit.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は物理的に離れた2つの位
置間のデータ転送システムに関し、特に、磁気的に接続
された巻線の対応して符号化された電流を誘導する変圧
巻線の電流を符号化することによってデータを転送する
システムに関する。
TECHNICAL FIELD This invention relates to data transfer systems between two physically separated locations, and more particularly to transformer windings inducing correspondingly encoded currents in magnetically connected windings. The present invention relates to a system for transferring data by encoding electrical currents.

【0002】0002

【従来の技術】本発明の好ましい実施態様は、音楽オル
ガンに付随する足ペダルのパネルと、選択された足ペダ
ルによって音声信号を発生するメイン又はホスト処理ユ
ニットとの間の信号を結合しようとするものである。し
かしながら、本発明は、機器に対して周辺ユニットから
受け取ったいくらかの機能を行うメイン又は中央ユニッ
トにいずれかの周辺機器を結合するために有用であるよ
うな、物理的に離れた位置間でのデータ転送のためのも
のである。
BACKGROUND OF THE INVENTION Preferred embodiments of the present invention seek to couple signals between a panel of foot pedals associated with a musical organ and a main or host processing unit that generates audio signals by selected foot pedals. It is something. However, the present invention is useful for coupling any peripheral to a main or central unit that performs some functions received from the peripheral units for the equipment between physically separate locations. It is for data transfer.

【0003】従来、オルガンの足ペダルのパネルは、ケ
ーブル又は他の物理的接続によってオルガン本体と接続
されている。さらに最近では、リードスイッチがオルガ
ンのキャビネット中に、足ペダル中に配置された磁石と
共に取り付けられている。ペダルが押されると、付随す
る磁石がリードスイッチを作動させることによって、対
応する信号がメイン処理ユニットに発生する。磁石及び
リードスイッチを使用する場合、磁石がリードスイッチ
を確実に作動させるように、ペダルのパネルがオルガン
本体のすぐ近くに配置される必要がある。この両者間の
調整不良に対する許容差はほとんどない。
Traditionally, organ foot pedal panels are connected to the organ body by cables or other physical connections. More recently, reed switches have been installed in organ cabinets with magnets placed in foot pedals. When the pedal is pressed, the associated magnet activates the reed switch, thereby generating a corresponding signal to the main processing unit. When using magnets and reed switches, the pedal panel must be placed in close proximity to the organ body to ensure that the magnet activates the reed switch. There is little tolerance for misalignment between the two.

【0004】変圧器コイル及び光電装置を使用するなど
、ケーブル又は他の物理的接続を用いずに物理的に離れ
た位置を結合するための各種技術が発達してきた。変圧
器コイルは1つの回路から他の回路へ電力を転送するた
めに使用され、その後、光電装置がデータを転送するた
めに使用される。そのようなシステムの例は、1961
年1月3日にスタインマンら(Steinman  e
t  al.)の「モジュールユニットの反応性相互結
合」に対して出された米国特許第2,967,267号
、1973年10月9日にブローベック(Brobec
k)の「電気アラーム装置」に対して出された米国特許
第3,764,971号、1976年2月17日にウィ
ナッカー(Winnacker)の「密封された電気エ
ネルギー源の充電装置」に対して出された米国特許第3
,939,391号、1988年4月12日にバンファ
ルビ(Banfalvi)の「調整及び阻止制御を備え
たシングルエンドの自励発振DC−DC変換器」に対し
て出された米国特許第4,737,898号、1988
年8月2日にブラウンら(Brown  etal.)
の「障壁を通して直流電流を伝送するための変圧結合」
に対して出された米国特許第4,761,724号、及
びNASA  Technical  Briefs、
1988年9月、第22頁及び第24頁の記事「電力及
びデータのための非接触結合」に示されている。これら
の引例は、変圧器が電力を転送するために使用される様
々な方法を概略的に開示している。
Various techniques have been developed for coupling physically separated locations without cables or other physical connections, such as the use of transformer coils and optoelectronic devices. Transformer coils are used to transfer power from one circuit to another, and then optoelectronic devices are used to transfer data. An example of such a system is the 1961
Steinman et al.
tal. No. 2,967,267 issued October 9, 1973 for "Reactive Interconnection of Modular Units" by Brobec
U.S. Pat. Issued US Patent No. 3
, 939,391, U.S. Pat. No. 4,737, issued April 12, 1988, to Banfalvi for "Single-Ended Self-Oscillating DC-DC Converter with Regulating and Blocking Control." , No. 898, 1988
Brown et al. on August 2, 2013.
"Transformer coupling for transmitting direct current through barriers"
U.S. Pat. No. 4,761,724 issued to NASA Technical Briefs,
As shown in the article "Contactless Coupling for Power and Data", September 1988, pages 22 and 24. These references generally disclose various ways in which transformers are used to transfer power.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、典型的
には、隔たりのある位置間で、さらには物理的な障壁を
通してさえデータを転送する必要もある。NASAの記
事は赤外線データ伝送及び電力伝送のために結合される
変圧器を使用するシステムに言及している。そのような
システムでは、赤外線又は同等の光結合が起こり得るよ
うに隔たりのある位置間に光路が存在する必要がある。
However, there is also typically a need to transfer data between distant locations and even through physical barriers. The NASA article refers to a system that uses coupled transformers for infrared data transmission and power transmission. Such systems require that optical paths exist between spaced apart locations such that infrared or equivalent optical coupling can occur.

【0006】光路が不要であり、また基本ユニットと周
辺ユニットの間の正確な調整も不要であるデータ及び電
力の接続を有することが望ましい。さらに、周辺ユニッ
トから伝送されたデータは基本ユニットのデータ処理と
同期していることが望ましい。また、そのようなユニッ
トにおいて、データストリームのクロック周波数は、電
波干渉を起こす周波数よりも低いことが望ましい。この
ためには、周辺ユニットと基本ユニットとの間のデータ
伝送速度がコンピュータ又は中央処理ユニットの典型的
な周波数よりも低いことが必要である。さらに、電波周
波数干渉放射をさらに低減するために、矩形波よりも正
弦波を用いてデータを転送することが望ましい。従って
、データがCPUのクロック周波数とは独立した速度で
CPUに送られるデータ転送システムを有することが望
ましい。
It would be desirable to have a data and power connection that does not require optical paths and does not require precise coordination between the base unit and peripheral units. Furthermore, it is desirable that the data transmitted from the peripheral units be synchronized with the data processing of the base unit. Also, in such units, it is desirable that the clock frequency of the data stream is lower than the frequency that causes radio interference. This requires that the data transmission rate between the peripheral unit and the basic unit be lower than the typical frequency of the computer or central processing unit. Additionally, it is desirable to transfer data using sinusoidal waves rather than square waves to further reduce radio frequency interference emissions. Therefore, it is desirable to have a data transfer system in which data is sent to the CPU at a rate that is independent of the CPU's clock frequency.

【0007】[0007]

【課題を解決するための手段】本発明のシステムは、第
1位置から物理的に離れている第2位置へ、第1位置か
らデータを転送するシステムであって、一次巻線手段と
、一次巻線手段に接続され、所定データを用いて符号化
された交流電流を一次巻線手段に印加する手段と、一次
巻線手段に対して配置し得、一次巻線手段が所定データ
を用いて符号化された対応する交流電流を磁気的に誘導
するために一次巻線手段から物理的に適当に離れている
二次巻線手段と、二次巻線手段に接続され、誘導された
交流電流からデータを復号する手段と、を備えている。
SUMMARY OF THE INVENTION The system of the present invention is a system for transferring data from a first location to a second location that is physically distant from the first location, the system comprising: a primary winding means; means connected to the winding means for applying an alternating current encoded using the predetermined data to the primary winding means; a secondary winding means which is suitably physically separated from the primary winding means for magnetically inducing a corresponding encoded alternating current; and a secondary winding means connected to the secondary winding means to induce the induced alternating current. and means for decoding data from.

【0008】上記構成に於いて、交流電流は所定の周波
数を有し、所定データは交流電流の周波数に比例する周
波数を有する第1データ信号として形成され、復号手段
は誘導された交流電流を第1データ信号の周波数を有す
る第2データ信号に変換することもできる。
In the above configuration, the alternating current has a predetermined frequency, the predetermined data is formed as a first data signal having a frequency proportional to the frequency of the alternating current, and the decoding means converts the induced alternating current into a first data signal. It is also possible to convert the first data signal into a second data signal having the frequency of the first data signal.

【0009】第1データ信号は、交流電流周波数と同一
の周波数で発生するパルスを有する第1クロック信号で
あり、復号手段は誘導された交流電流を第2クロック信
号に変換することもできる。
The first data signal is a first clock signal having pulses occurring at the same frequency as the alternating current frequency, and the decoding means is also capable of converting the induced alternating current into a second clock signal.

【0010】上記構成に於いて、印加手段及び一次巻線
手段は組み合わせて、第1クロック信号の周波数と同一
の周波数を有する交流電流を生じるように調整された発
振手段を備えているようにしてもよい。
In the above configuration, the application means and the primary winding means are combined to include oscillation means adjusted to produce an alternating current having the same frequency as the frequency of the first clock signal. Good too.

【0011】上記構成に於いて、第2クロック信号に反
応して、第2クロック信号の周波数に等しい周波数を有
する第2データ信号を伝送する手段と、発振手段に接続
され、第1クロック信号と第2クロック信号とが同期と
なるように交流電流の周波数と同一の周波数を有する第
1クロック信号を発する手段と、第1クロック信号に反
応して、第1クロック信号に対応する間隔で、伝送され
た第2データ信号を検出する手段と、をさらに備えてい
るようにしてもよい。
In the above configuration, means for transmitting a second data signal having a frequency equal to the frequency of the second clock signal in response to the second clock signal; means for emitting a first clock signal having the same frequency as the frequency of the alternating current so that the second clock signal is synchronized with the second clock signal; The apparatus may further include means for detecting the second data signal.

【0012】上記構成に於いて、少なくとも2つの状態
を有する要素と、要素及び伝送手段と接続され、要素の
状態を周期的に判断して要素の現在の状態を表すべき第
2データ信号を発生する手段と、伝送された第2データ
信号を検出する手段に接続され、要素の現在の状態を表
すデータを要素の以前の状態と比較する手段と、比較手
段に接続され、要素の状態を表すデータを記憶するため
のメモリ手段と、をさらに備え、比較手段は以前の要素
状態から変化した要素の現在の状態を表すデータのみを
メモリ手段に書き込むようにすることができる。
In the above configuration, an element having at least two states is connected to the element and the transmission means, and the state of the element is periodically determined to generate a second data signal representing the current state of the element. means for detecting the transmitted second data signal and for comparing data representative of the current state of the element with a previous state of the element; and memory means for storing data, the comparing means being adapted to write only data representing a current state of the element that has changed from a previous state of the element into the memory means.

【0013】上記構成に於いて、メモリ手段に接続され
、メモリ手段内に記憶されたデータの値を第1クロック
信号の周波数とは異なる周波数でサンプリングするため
のデータ処理手段をさらに備えているようにすることが
できる。
The above configuration further includes data processing means connected to the memory means for sampling the value of the data stored in the memory means at a frequency different from the frequency of the first clock signal. It can be done.

【0014】上記構成に於いて、比較手段は、メモリ手
段に記憶された要素の状態を表すデータが要素の現在の
状態を表しているかどうかを示す状態データを伝送し、
データ処理手段はメモリ手段に記憶された状態データに
反応し、メモリ手段に記憶された要素の状態を表すデー
タを受け取るべきかどうかを決定するようにすることが
できる。
In the above configuration, the comparison means transmits state data indicating whether the data representing the state of the element stored in the memory means represents the current state of the element;
The data processing means may be responsive to the state data stored in the memory means and adapted to determine whether data representative of the state of the element stored in the memory means is to be received.

【0015】第2データ信号を伝送する手段は、第2デ
ータ信号に従って誘導された交流電流の大きさを変化さ
せ、それによって一次巻線手段に伝導された交流電流の
対応する大きさの変化を誘導し、第2データ信号を検出
する手段は、一次巻線手段に伝導された交流電流の大き
さの変化を検出することによって伝送された第2データ
信号を検出するための発振手段にさらに接続されている
ようにしてもよい。
The means for transmitting the second data signal varies the magnitude of the induced alternating current in accordance with the second data signal, thereby causing a corresponding change in magnitude of the alternating current conducted to the primary winding means. The means for inducing and detecting the second data signal is further connected to the oscillating means for detecting the transmitted second data signal by detecting a change in magnitude of the alternating current conducted in the primary winding means. It may be done as shown.

【0016】また、本発明のシステムは、第1位置から
物理的に離れた第2位置へ、第1位置からデータを転送
するシステムであって、一次巻線手段と、一次巻線手段
と接続され、一次巻線手段に交流電流を印加するための
手段と、一次巻線手段に対して配置し得、一次巻線手段
が対応する交流電流を磁気的に誘導するために一次巻線
手段から物理的に適当に離れている二次巻線手段と、デ
ータ信号を表すべき一次巻線手段及び二次巻線手段のう
ち一方の交流電流を変えることによってデータ信号を伝
送し、それによって一次巻線手段及び二次巻線手段のう
ち他方を流れる交流電流の対応する変化を誘導する手段
と、他方の巻線手段の交流電流の変化に反応して、他方
の巻線手段の交流電流の変化を表すデータ信号を発生す
るための手段と、を備えている。
Further, the system of the present invention is a system for transferring data from a first position to a second position physically distant from the first position, the system comprising a primary winding means and a connection to the primary winding means. means for applying an alternating current to the primary winding means; and means for magnetically inducing a corresponding alternating current from the primary winding means; The data signal is transmitted by changing the alternating current of one of the primary winding means and the secondary winding means which is to represent the data signal between the secondary winding means which are physically appropriately separated, and thereby the primary winding means. means for inducing a corresponding change in the alternating current flowing through the other of the wire means and the secondary winding means, and a change in the alternating current in the other winding means in response to a change in the alternating current in the other winding means; and means for generating a data signal representing the data signal.

【0017】上記構成に於いて、印加手段は所定の周波
数を有する交流電流を印加することによって、二次巻線
手段に、同一周波数の誘導された交流電流を誘導し、伝
送手段は交流電流に反応し、交流電流の周波数に等しい
周波数で交流電流の大きさを変え、発生手段は発生した
データ信号が伝送されたデータ信号と同期するように交
流電流の周波数に対応する間隔で交流電流の大きさの変
化を検出するようにすることができる。
In the above configuration, the applying means applies an alternating current having a predetermined frequency to induce an induced alternating current having the same frequency in the secondary winding means, and the transmitting means applies an alternating current having the same frequency to the secondary winding means. The generating means changes the magnitude of the alternating current at intervals corresponding to the frequency of the alternating current so that the generated data signal is synchronized with the transmitted data signal. It is possible to detect a change in the height.

【0018】また、本発明のシステムは、少なくとも2
つの状態を有する要素からデータ処理手段にデータを転
送するためのシステムであって、要素の現在の状態を検
出する手段と、検出手段に接続され、第1周波数で、検
出された要素の現在の状態を表す要素データを発生する
ための手段と、発生手段に接続され、要素の以前の状態
を表す要素データを記憶するための第1メモリ手段と、
発生手段及び第1メモリ手段に接続され、要素の現在の
状態を表す要素データを要素の以前の状態を表す要素デ
ータと比較するための手段と、比較手段及びデータ処理
手段に接続され、要素の状態を表す要素データを記憶す
るための第2メモリ手段と、を備え、比較手段は、要素
の以前の状態から変化した要素の現在の状態を表す要素
データのみを第2メモリ手段に書き込むものである。
[0018] The system of the present invention also provides at least two
A system for transferring data from an element having two states to a data processing means, comprising means for detecting a current state of the element; means for generating element data representative of a state; first memory means connected to the generating means for storing element data representative of a previous state of the element;
means connected to the generating means and the first memory means and for comparing element data representing the current state of the element with element data representing a previous state of the element; a second memory means for storing element data representing a state, and the comparison means writes into the second memory means only element data representing a current state of the element that has changed from a previous state of the element. be.

【0019】上記構成に於いて、第2メモリ手段に接続
され、第1周波数とは異なる周波数で、第2メモリ手段
に記憶された要素データをサンプリングするためのデー
タ処理手段をさらに備えているようにすることもできる
The above configuration further includes data processing means connected to the second memory means for sampling the element data stored in the second memory means at a frequency different from the first frequency. It can also be done.

【0020】比較手段は第2メモリ手段に記憶された要
素データが現在の要素状態を表しているかどうかを示す
状態データを第2メモリ手段にさらに書き込み、データ
処理手段は第2メモリ手段に記憶された状態データに反
応し、第2メモリ手段に記憶された要素データをサンプ
ルすべきかどうかを決定するようにしてもよい。
The comparing means further writes state data in the second memory means indicating whether the element data stored in the second memory means represents the current element state, and the data processing means further writes state data stored in the second memory means. The element data stored in the second memory means may be responsive to the state data to determine whether element data stored in the second memory means is to be sampled.

【0021】上記構成に於いて、データ処理手段は、デ
ータ処理手段が第2メモリ手段に記憶された要素データ
をサンプルしたかどうかを示す応答データを第2メモリ
手段に書き込み、比較手段はデータ処理手段が第2メモ
リ手段の要素データをサンプルした後のみ第2メモリ手
段に要素データを書き込むようにしてもよい。
In the above configuration, the data processing means writes response data indicating whether the data processing means has sampled the element data stored in the second memory means into the second memory means, and the comparison means writes response data indicating whether the data processing means has sampled the element data stored in the second memory means; The element data may be written to the second memory means only after the means have sampled the element data of the second memory means.

【0022】上記構成に於いて、応答データに反応して
、比較手段は、データ処理手段が第2メモリ手段に記憶
された要素データをサンプルしたことを示す状態データ
を第2メモリ手段に書き込むようにすることもできる。
In the above configuration, in response to the response data, the comparison means writes state data to the second memory means indicating that the data processing means has sampled the element data stored in the second memory means. It can also be done.

【0023】本発明の方法は、少なくとも2つの状態を
有する要素からデータ処理手段にデータを転送するため
の方法であって、要素の現在の状態を検出すること、検
出された要素の現在の状態を表す要素データを第1周波
数で発生すること、第1メモリに要素の以前の状態を表
す要素データを記憶すること、要素の現在の状態を表す
要素データを要素の以前の状態を表す記憶された要素デ
ータと比較すること、及び要素の以前の状態から変化し
た要素の現在の状態を表す要素データのみを第2メモリ
手段に記憶すること、を包含している。
The method of the invention is a method for transferring data from an element having at least two states to a data processing means, comprising: detecting the current state of the element; generating element data representing a previous state of the element at a first frequency; storing element data representing a previous state of the element in a first memory; and storing in the second memory means only element data representing a current state of the element that has changed from a previous state of the element.

【0024】データ処理手段によって、第1周波数とは
異なる周波数で第2メモリ手段に記憶された要素データ
をサンプリングすることをさらに包含していてもよい。
The data processing means may further include sampling the element data stored in the second memory means at a frequency different from the first frequency.

【0025】第2メモリ手段に、第2メモリ手段に記憶
された要素データが要素の現在の状態を表しているかど
うかを示す状態データを記憶すること、及び伝送するス
テップの前に第2メモリ手段に記憶された状態データを
測定することをさらに包含していてもよい。
Storing in the second memory means state data indicating whether the element data stored in the second memory means represents a current state of the element; The method may further include measuring state data stored in the method.

【0026】第2メモリ手段に、要素データがデータ処
理手段に伝送されたかどうかを示す応答データを記憶す
ることをさらに包含し、要素データを第2メモリ手段に
転送するステップは、要素データがデータ処理手段に伝
送されたことを応答データが示した後のみ起こるように
することもできる。
[0026] The step of transferring the element data to the second memory means further includes storing response data indicating whether the element data has been transmitted to the data processing means in the second memory means, and the step of transferring the element data to the second memory means includes It may also occur only after the response data indicates that it has been transmitted to the processing means.

【0027】第2メモリ手段に、要素データがデータ処
理手段へ転送されたことを示す状態データを記憶するス
テップをさらに包含するようにしてもよい。
[0027] The method may further include the step of storing, in the second memory means, status data indicating that the element data has been transferred to the data processing means.

【0028】[0028]

【作用】本発明は上述の目的を達成するものであり、公
知の従来技術に付随する制限を克服するものである。特
に、本発明は一方のコイルに送られ他方のコイルに誘導
される交流電流信号に符号化されたデータを用いて物理
的に離れた一対の誘導巻線を介してデータ転送するため
のシステムを提供する。符号化されたデータはいずれの
巻線でも交流電流を変更することができるので、一方ま
たは両方の方向へデータを転送することができる。
The present invention accomplishes the above objects and overcomes the limitations associated with the known prior art. In particular, the present invention provides a system for transferring data through a pair of physically separated induction windings using data encoded in an alternating current signal sent to one coil and induced in the other coil. provide. The encoded data can change the alternating current in either winding, so data can be transferred in one or both directions.

【0029】本発明の一つの局面において、システムは
第1位置から物理的に離れている第2位置へ第1位置か
らデータを転送するために提供される。変圧器一次巻線
、及び所定データを用いて符号化された交流電流を巻線
に送る手段を備えている。二次巻線は一次巻線に対応し
て配置され得、一次巻線から物理的に適当に離れており
、一次巻線は所定データを用いて符号化された対応する
交流電流を二次巻線に磁気的に誘導する。二次巻線と接
続された手段は誘導された交流電流からデータを復号す
る。
In one aspect of the invention, a system is provided for transferring data from a first location to a second location that is physically remote from the first location. A transformer primary winding and means for sending an alternating current encoded with predetermined data to the winding. The secondary winding may be disposed in correspondence with the primary winding, being suitably physically separated from the primary winding, and the primary winding transmits a corresponding alternating current encoded using predetermined data to the secondary winding. magnetically guided into the wire. Means connected to the secondary winding decode data from the induced alternating current.

【0030】本発明はさらに、一次巻線、及び一次巻線
に交流電流を送るために一次巻線に接続された手段を有
する類似したシステムを提供する。同様に、二次巻線は
、一次巻線に対応して配置され得、一次巻線から物理的
に適当に離れており、対応する交流電流を二次巻線に磁
気的に誘導する。しかしながら、このシステムは、デー
タ信号を表す一次巻線及び二次巻線のうち一方の交流電
流を変化させることによって、データ信号を伝送するた
めの手段をさらに包含する。この変化は、一次巻線及び
二次巻線のうち他方を流れる交流電流の対応する変化を
誘導する。また、他方の巻線の交流電流の変化に反応す
る手段は他方の巻線の交流電流の変化を表すデータ信号
を発生する。
The invention further provides a similar system having a primary winding and means connected to the primary winding for transmitting an alternating current to the primary winding. Similarly, the secondary winding may be disposed correspondingly to the primary winding, being suitably physically separated from the primary winding, and magnetically inducing a corresponding alternating current into the secondary winding. However, the system further includes means for transmitting the data signal by varying the alternating current in one of the primary and secondary windings representing the data signal. This change induces a corresponding change in the alternating current flowing through the other of the primary and secondary windings. Also, means responsive to changes in the alternating current in the other winding generates a data signal representative of changes in the alternating current in the other winding.

【0031】本発明のさらに他の局面において、システ
ム及びそれに関連する方法は、少なくとも2つの状態を
有する要素からデータ処理ユニットへデータを転送する
ために提供される。このシステムは要素の現在の状態を
検出するための検出器を備えている。検出器に接続され
た手段は、検出された要素の現在の状態を表す要素デー
タを第1周波数で発生する。メモリは要素の以前の状態
を表す要素データを記憶する。比較器は要素の現在の状
態データを要素の以前の状態データと比較する。ラッチ
は要素の以前の状態から変化した要素の現在の状態を表
す要素データのみを記憶する。
In yet another aspect of the invention, a system and associated method are provided for transferring data from an element having at least two states to a data processing unit. The system includes a detector for detecting the current state of the element. Means connected to the detector generate element data at a first frequency representative of the current state of the detected element. The memory stores element data representing the previous state of the element. The comparator compares the element's current state data with the element's previous state data. A latch only stores element data that represents the current state of the element that has changed from the element's previous state.

【0032】より具体的には、本発明の好ましい実施態
様は、オルガンの足ペダルに付随する1セットのデータ
発生用スイッチを設け、スイッチは同期パルスを有する
符号化されたデータストリームを発生するデータエンコ
ーダによって周辺ユニットで順次感知される。データエ
ンコーダのための電力及びクロックは、物理的に離れた
変圧器一次巻線と変圧器二次巻線とを通して送られる。 二次巻線は周辺ユニットにあり、一次巻線はホストユニ
ット中に配置され電力発振器のタンクコイル(tank
  coil)として働く。巻線を伝導する交流電流信
号はデータ処理のためのクロック信号を得るために使用
される。
More specifically, a preferred embodiment of the invention provides a set of data generation switches associated with the organ foot pedals, the switches generating a data stream that generates an encoded data stream with synchronized pulses. The peripheral units are sequentially sensed by the encoder. Power and clock for the data encoder are routed through physically separate transformer primary and transformer secondary windings. The secondary winding is located in the peripheral unit and the primary winding is located in the host unit and the tank coil of the power oscillator.
coil). The alternating current signal conducted through the windings is used to obtain a clock signal for data processing.

【0033】データは周辺ユニットからホストユニット
へ光学装置によって伝送される。データストリームは検
出され、データストリームの開始を判断する同期検出器
へ伝送される。ビットカウンタはビットシーケンスを記
憶し、データ比較器は各データのビットがビットの以前
対応していた値とは異なるかどうかを判断する。その後
、ビット数及びビット値を記憶するラッチを介してデー
タの変化のみが、CPUに送られる。ラッチに記憶され
たデータをいつ読み取るべきかをCPUが決定すること
ができるように制御信号が用いられる。これによってC
PUは、周辺ユニット及びホストユニットのデータ発生
及び操作の周波数とは独立した周波数で動作する。
Data is transmitted from the peripheral unit to the host unit by an optical device. The data stream is detected and transmitted to a synchronization detector that determines the start of the data stream. A bit counter stores the bit sequence and a data comparator determines whether each data bit is different from the bit's previously corresponding value. Afterwards, only changes in data are sent to the CPU via latches that store the number of bits and bit values. Control signals are used to allow the CPU to determine when to read the data stored in the latches. This allows C
The PU operates at a frequency that is independent of the data generation and operation frequencies of the peripheral and host units.

【0034】他の実施態様において、データは磁気的に
結合された巻線を介しても伝送される。この実施態様に
おいて、データパルスの発生は二次巻線の電流をロード
する。このロードは電力発振器ドライバによって生ずる
電流に反映される。この変化する電流の大きさはホスト
ユニットでデコードされて、他の実施態様を参照して説
明されるように処理のためのデータストリームを再設定
する。従って、クロック信号及び状態データの形態のデ
ータは磁気的に結合された巻線を介して両方向に転送さ
れるように示される。
In other embodiments, data is also transmitted through magnetically coupled windings. In this embodiment, the generation of data pulses loads the secondary winding current. This load is reflected in the current drawn by the power oscillator driver. This varying current magnitude is decoded at the host unit to reconfigure the data stream for processing as described with reference to other embodiments. Data in the form of clock signals and status data is thus shown to be transferred in both directions via the magnetically coupled windings.

【0035】本発明の上記及び他の特徴及び利点は以下
の好ましい実施態様の詳細な説明及び付随する図面をみ
ればさらに明らかとなるであろう。
These and other features and advantages of the present invention will become more apparent from the following detailed description of the preferred embodiments and accompanying drawings.

【0036】[0036]

【実施例】まず図1では、本発明によるシステムが10
で概括的に示されている。システム10は、周辺の足ペ
ダルユニットに収容され、オルガンの足ペダルによって
作動するスイッチなどのデータ供給源14から状態デー
タを受け取る周辺ユニット12を備えている。これらの
スイッチは2つの状態を有する要素とも呼ばれる。周辺
ユニット12は物理的にも電気的にも分離したホストユ
ニット16に接続されている。ホストユニット16はマ
イクロプロセッサ又は中央処理ユニット(CPU)18
に接続されている。ホストユニット16は、配線を相互
接続せずに、電力及びクロックを周辺ユニット12に転
送し、同期状態データを周辺ユニット12から受け取る
。さらに、ホストユニット16はまた、状態データをホ
ストCPU18に送られる処理データに翻訳する。
[Example] First, in FIG. 1, the system according to the present invention has 10
This is summarized in . The system 10 includes a peripheral unit 12 that receives status data from a data source 14, such as a switch housed in a peripheral foot pedal unit and actuated by an organ foot pedal. These switches are also called two-state elements. The peripheral unit 12 is connected to a physically and electrically separate host unit 16. The host unit 16 is a microprocessor or central processing unit (CPU) 18
It is connected to the. Host unit 16 transfers power and clock to peripheral unit 12 and receives synchronization status data from peripheral unit 12 without interconnecting wiring. Additionally, host unit 16 also translates status data into processing data that is sent to host CPU 18.

【0037】周辺ユニット12は、電力変圧器の二次巻
線であるコイル20と、クロックレシーバ22と、電力
レシーバ24とを備えている。電力及びクロック信号は
どちらもコイル20に誘導された電流から得られる。デ
ータエンコーダ26は、データ供給源14からのスイッ
チつまり要素の状態、電力レシーバ24からの電力及び
クロックレシーバ22からのクロック信号を調べる。こ
のデータエンコーダはスイッチの状態を表すデータビッ
トを順番に並べ、連続するデータビット列と同期及び制
御ビットと交互配置する。第2データ信号とも呼ばれる
、順番に並べられたデータストリームは、データ発信器
28へ出力される。この好ましい実施態様において、デ
ータ伝送は図2を参照して以下に説明されるように赤外
線放射によるものである。
The peripheral unit 12 includes a coil 20, which is a secondary winding of a power transformer, a clock receiver 22, and a power receiver 24. Both power and clock signals are derived from the current induced in coil 20. Data encoder 26 examines switch or element states from data source 14, power from power receiver 24, and clock signals from clock receiver 22. The data encoder sequences data bits representing the state of the switch and interleaves successive data bits with synchronization and control bits. The ordered data stream, also referred to as a second data signal, is output to a data oscillator 28. In this preferred embodiment, data transmission is by infrared radiation, as explained below with reference to FIG.

【0038】ホストユニット16は、電力発振器ドライ
バ32を有し、コイル34に交流電流を送るための手段
である電力発振器30を備えている。コイル34は周辺
ユニット12の電力及びクロックピックアップコイル2
0に対する一次コイルとして働く。コイルは、コイル軸
を好ましくは同軸とし、並行な平面回路板上に形成され
るのが好ましい。この配列によって、コイルは幾分位置
的にはずれても磁気結合が形成される。コイル34はま
た、発振器30のタンクコイルである。発振器30は自
走式(free  running)であり、20〜4
0kHzの範囲で動作する。
The host unit 16 has a power oscillator driver 32 and is equipped with a power oscillator 30 which is a means for delivering alternating current to the coil 34 . Coil 34 is a power and clock pickup coil 2 for peripheral unit 12.
It acts as a primary coil for 0. The coils are preferably formed on parallel planar circuit boards, with the coil axes preferably coaxial. This arrangement allows magnetic coupling to be formed even if the coils are somewhat misaligned. Coil 34 is also the tank coil of oscillator 30. The oscillator 30 is a free running type, and has a frequency of 20 to 4
Operates in the 0kHz range.

【0039】クロックドライバ36は発振器30から生
じた交流電流信号を整流し、クロックレシーバ22によ
って発生されたクロック信号と同期するクロック信号を
発生する。プリアンプ/検出器38は、データ発信器2
8からのデータストリームを運んでいる検出された赤外
線放射を中継する。検出器38は第2データ信号を検出
する手段である。
Clock driver 36 rectifies the alternating current signal produced by oscillator 30 and produces a clock signal that is synchronized with the clock signal produced by clock receiver 22. The preamplifier/detector 38 is connected to the data transmitter 2
Relay detected infrared radiation carrying data streams from 8 to 8. Detector 38 is means for detecting the second data signal.

【0040】その後、データは同期検出器40へ伝送さ
れる。同期検出器40は入来データをモニタし、データ
ストリームの開始を確認して同期が検出されるとビット
カウンタ42のカウントをリセットする。第1メモリ4
4は入来ビットストリームの最新の既知の状態のイメー
ジを保持する。データは、メモリ44からの以前のデー
タを入来データと比較するデータ比較器46に入力され
る。データが異なる場合、メモリ44のデータは入来デ
ータに置き換えられ、導体48上のストローブがアクテ
ィブになる。さらに入来データは出力ストローブがアク
ティブの間は無視される。
The data is then transmitted to the sync detector 40. A synchronization detector 40 monitors incoming data, confirms the start of the data stream, and resets the count of a bit counter 42 when synchronization is detected. 1st memory 4
4 holds an image of the latest known state of the incoming bitstream. The data is input to a data comparator 46 which compares previous data from memory 44 with the incoming data. If the data is different, the data in memory 44 is replaced with the incoming data and the strobe on conductor 48 is activated. Furthermore, incoming data is ignored while the output strobe is active.

【0041】ストローブ48は第2メモリつまりラッチ
50として機能するCPUインターフェイスに格納され
る。ストローブがアクティブになるとCPU18に割り
込む。その後、CPUは、図示されるように、ビットカ
ウンタ42及び検出器38から出力されラッチ50に格
納されたデータを読み取る。CPUが新しいデータ情報
を読み取ると、導体52を介してデータ比較器46に接
続された応答ビットがアクティブにされる。応答入力ラ
インがアクティブであることを比較器が感知すると、出
力ストローブをリセットしてインアクティブにする。C
PUはストローブがインアクティブ状態にある限りはラ
ッチ50に存在するデータを読み取らない。
Strobe 48 is stored in the CPU interface, which functions as a second memory or latch 50. When the strobe becomes active, it interrupts the CPU 18. The CPU then reads the data output from bit counter 42 and detector 38 and stored in latch 50, as shown. When the CPU reads new data information, a response bit connected to data comparator 46 via conductor 52 is activated. When the comparator senses that the response input line is active, it resets the output strobe to become inactive. C
The PU will not read the data present in latch 50 as long as the strobe is inactive.

【0042】図2は、周辺ユニット12の回路をさらに
詳しく示している。コイル20はクロックレシーバ22
及び電力レシーバ24を形成する複合型回路に接続され
る。コイル20に存在する交流電流は整流器54によっ
て整流され、フィルタ56によって濾波され、ツェナー
ダイオードD2によって12ボルトのレベルに維持され
る。エネルギーはコンデンサC1に蓄えられる。クロッ
クは、ダイオードD4及びD16からなる整流器によっ
て交流電流信号から形成され、その信号は、データエン
コーダ26の一部を形成するカウンタU3に送られる。 発生されコンデンサC1に保持された電力はデータエン
コーダ26及びデータ発信器28の構成要素に電力を与
えるために使用される。
FIG. 2 shows the circuitry of peripheral unit 12 in more detail. The coil 20 is a clock receiver 22
and to a composite circuit forming power receiver 24 . The alternating current present in coil 20 is rectified by rectifier 54, filtered by filter 56, and maintained at a level of 12 volts by Zener diode D2. Energy is stored in capacitor C1. The clock is formed from the alternating current signal by a rectifier consisting of diodes D4 and D16, which signal is sent to a counter U3 forming part of the data encoder 26. The power generated and held in capacitor C1 is used to power the data encoder 26 and data oscillator 28 components.

【0043】エンコーダ26は一対のマトリクススイッ
チU1及びU2を備えている。カウンタU3からの下位
3ビットはスイッチU1のイネーブル入力に送られる。 カウンタU3のより上位の3ビットはスイッチU2のイ
ネーブル入力に送られる。これにより、X端子がU1の
XN端子に接続されている8x8スイッチマトリクスは
、スイッチマトリクスの各行と見なし得るものとなる。 それに対応して、スイッチU2の端子Xは選択的に8個
のXM端子に接続されており、スイッチマトリクスの列
と見なし得るものが形成される。従って、スイッチへの
イネーブル入力の各入力に対して、スイッチU1のXN
端子の1つはペダルスイッチ14を介してスイッチU2
のXM端子の1つに接続される。図3に示されるように
、スイッチSW1の右端はスイッチU1に付随する行の
1つに接続され、ダイオードD3の陰極はスイッチU2
によって規定される列に接続されている。クロックカウ
ントがカウンタU3で進行すると、スイッチU1の各X
N端子が選択的にスイッチU2の各XM端子に接続され
る。
The encoder 26 includes a pair of matrix switches U1 and U2. The three least significant bits from counter U3 are sent to the enable input of switch U1. The three more significant bits of counter U3 are sent to the enable input of switch U2. Thereby, the 8x8 switch matrix whose X terminal is connected to the XN terminal of U1 can be regarded as each row of the switch matrix. Correspondingly, the terminals X of the switch U2 are selectively connected to eight XM terminals, forming what can be considered as an array of switch matrices. Therefore, for each input of the enable input to the switch,
One of the terminals is connected to switch U2 via pedal switch 14.
is connected to one of the XM terminals of the As shown in FIG. 3, the right end of switch SW1 is connected to one of the rows associated with switch U1, and the cathode of diode D3 is connected to switch U2.
connected to the column defined by . As the clock count progresses in counter U3, each X of switch U1
The N terminal is selectively connected to each XM terminal of switch U2.

【0044】スイッチU1及びU2への2つのX端子は
データ発信回路28を通して接続される。データ発信回
路28は、ホストユニット16へのデータ伝送のための
駆動トランジスタQ1及び発光ダイオード(LED)D
1を備えている。
The two X terminals to switches U1 and U2 are connected through a data output circuit 28. The data transmission circuit 28 includes a drive transistor Q1 and a light emitting diode (LED) D for data transmission to the host unit 16.
1.

【0045】スイッチマトリクスは64ビットのデータ
ストリームを発生するために全体で8x8のマトリクス
である。しかしながら、データエンコーダ26は足ペダ
ルスイッチに利用可能なデータビットの数を制限する同
期制御パルスを用いてデータを符号化する。図2に示さ
れるように、スイッチU2のX0端子は接地されている
。この端子がイネーブル入力の適当なセットによって選
択される場合、スイッチU1の対応する8個の端子すべ
てはLowに保持される。これは、8つの連続するLo
wパルスから形成された同期パルスと呼ばれるものを形
成する。これはデータストリームの開始を確認するため
に使用される。
The switch matrix is a total 8x8 matrix to generate a 64-bit data stream. However, data encoder 26 encodes data using synchronous control pulses that limit the number of data bits available to the foot pedal switch. As shown in FIG. 2, the X0 terminal of switch U2 is grounded. When this terminal is selected by the appropriate set of enable inputs, all eight corresponding terminals of switch U1 are held low. This is 8 consecutive Lo
Forming what is called a sync pulse formed from the w pulse. This is used to confirm the start of the data stream.

【0046】さらに、スイッチU1の端子X7はダイオ
ードD5〜D11を介してスイッチU2の端子X1〜X
7の各々に接続されている。マトリクススイッチによっ
て選択されるとき、これらのダイオードは常に導通であ
る。これらの接続は、他の端子接続が行うように、ペダ
ルスイッチの状態を感知することはしない。従って、デ
ータストリームの各第8ビットは常にHighである。 これは、8個のパルスがLowである唯一の期間が同期
パルスの期間であることを保証する。従って、64ビッ
トデータストリームのうち15ビットは制御のために使
用され、ペダルスイッチの状態データを運ぶためには利
用できない。このような構成では、最大で49のペダル
スイッチが感知され得る。他のスイッチ構成が使用され
ると感知し得るペダルスイッチがより少なくなるか又は
より多くなり得ることは認識されるであろう。
Further, the terminal X7 of the switch U1 is connected to the terminals X1 to X of the switch U2 via the diodes D5 to D11.
7. When selected by the matrix switch, these diodes are always conducting. These connections do not sense the state of the pedal switch as the other terminal connections do. Therefore, each eighth bit of the data stream is always High. This ensures that the only period during which the eight pulses are low is the period of the sync pulse. Therefore, 15 bits of the 64-bit data stream are used for control and are not available to carry pedal switch status data. In such a configuration, up to 49 pedal switches can be sensed. It will be appreciated that other switch configurations may be used with fewer or more pedal switches being sensitive.

【0047】得られたこのデータストリームは図6の上
側の信号によって表される。カウンタU3に入力された
クロック信号は下側の信号によって表される。各データ
ストリームは8つのLow同期パルスから始まることに
注意されたい。同期パルスの後には7セットの8データ
パルスが続く。8データパルスの各セットの最初の7つ
はペダルスイッチの状態データを示している。8番目の
パルスは常にHighのパルスであり、スイッチデータ
を表していない。各64−ビットデータストリームが完
了すると、次の同期パルスのセットにより次のデータパ
ルスのストリームが示される。これらの同期パルス及び
Highのビットパルスは、周辺ユニット12からホス
トユニット16へ伝送されているデータの有効性を示す
ために使用される。
This data stream obtained is represented by the upper signal in FIG. The clock signal input to counter U3 is represented by the lower signal. Note that each data stream begins with eight low sync pulses. The synchronization pulse is followed by seven sets of eight data pulses. The first seven of each set of eight data pulses represent pedal switch status data. The eighth pulse is always a high pulse and does not represent switch data. Upon completion of each 64-bit data stream, the next set of sync pulses indicates the next stream of data pulses. These synchronization pulses and high bit pulses are used to indicate the validity of the data being transmitted from peripheral unit 12 to host unit 16.

【0048】図4はホストユニット16に付随する回路
の構成をさらに詳細に示している。周辺ユニット12に
おけるデータ発信器28によって伝送された赤外線デー
タは光学レシーバ38によって受け取られ感知される。 このレシーバはデータストリームを検出及び増幅して、
同期検出器40及びデータ比較器46へ伝送する。同期
検出器へ送られるデータは、まず、論理ブロックU5A
及びU6Cで表されるインバータを通過する。このイン
バータの出力はLowビットカウンタU2のリセットに
接続されている。カウンタU2はクロックドライバ36
からクロック信号を受け取ってもいる。
FIG. 4 shows the configuration of the circuit associated with the host unit 16 in more detail. Infrared data transmitted by data transmitter 28 in peripheral unit 12 is received and sensed by optical receiver 38. This receiver detects and amplifies the data stream and
It is transmitted to a synchronization detector 40 and a data comparator 46. The data sent to the synchronization detector is first sent to the logic block U5A.
and an inverter represented by U6C. The output of this inverter is connected to the reset of the low bit counter U2. Counter U2 is clock driver 36
It also receives a clock signal from

【0049】クロック信号は発振器30のためのタンク
コイルを形成する変圧器一次巻線34に送られる交流電
流から得られる。発振器ドライバ32はトランジスタQ
1及びエミッタ抵抗R2を備えている。トランジスタに
よって伝導された電流は、コイル34の負荷によって変
化する。
The clock signal is derived from an alternating current fed to the transformer primary winding 34 forming the tank coil for the oscillator 30. Oscillator driver 32 is transistor Q
1 and an emitter resistor R2. The current conducted by the transistor varies depending on the load on the coil 34.

【0050】カウンタU2が8つの連続するLowビッ
ト(同期パルス)をカウントすると、ユニットU4とし
て示されるビットカウンタ42はリセットされクロック
パルスの数をカウントする。このカウントは、ラッチ5
0に入力されるラインD7上のデータに関連するデータ
ストリームのビット数を示す。そのデータに関連するビ
ットカウントは入力端子D0〜D6上に表される。
When counter U2 counts eight consecutive low bits (synchronization pulses), bit counter 42, shown as unit U4, is reset and counts the number of clock pulses. This count is the latch 5
0 indicates the number of bits of the data stream associated with the data on line D7 input. The bit count associated with that data is represented on input terminals D0-D6.

【0051】以前のデータストリームの値は64ビット
シフトレジスタであるメモリU1に記憶されている。各
クロックパルスごとに、以前のデータの連続する値はそ
れぞれ、新しいデータも受け取るデータ比較器46に出
力される。比較器46は、古いデータと新しいデータと
の間に違いがある場合にのみHigh出力を生じる排他
的ORゲートを備えている。この比較器の出力はフリッ
プフロップU3Aに入力される。このフリップフロップ
は、前述のように、ラッチ50に格納される導体48上
にストローブを発生する。このストローブはCPU18
への割り込みである。この割り込みは、端子D0〜D6
上に記憶された位置の値(position  val
ue)に対して、端子7に記憶されたデータ値が新しい
ことをCPUに示す。
The values of the previous data stream are stored in memory U1, which is a 64-bit shift register. For each clock pulse, each successive value of previous data is output to a data comparator 46 which also receives new data. Comparator 46 comprises an exclusive OR gate that produces a high output only if there is a difference between the old and new data. The output of this comparator is input to flip-flop U3A. This flip-flop generates a strobe on conductor 48 which is stored in latch 50, as previously described. This strobe is CPU18
This is an interruption to. This interrupt is sent to terminals D0 to D6.
The position value stored above (position val
ue) indicates to the CPU that the data value stored at terminal 7 is new.

【0052】CPUは、発振器30によって生じる正弦
波から得られるクロック信号の周波数よりもずっと大き
い周波数で動作することが好ましい。CPU18が値を
読み取るまで、それらの値はラッチ50に保持される。 値が読み取られると、図4に「獲得」として示された応
答信号がCPUからラッチ50に入力される。この信号
はフリップフロップU3Aをリセットするために使用さ
れ、続いてストローブ信号がリセットされインアクティ
ブとさせられる。
Preferably, the CPU operates at a frequency much greater than the frequency of the clock signal derived from the sine wave generated by the oscillator 30. The values are held in latches 50 until CPU 18 reads them. Once the value is read, a response signal, shown as "Get" in FIG. 4, is input from the CPU to latch 50. This signal is used to reset flip-flop U3A, which subsequently resets the strobe signal and makes it inactive.

【0053】ストローブの値が変えられて、D7上のデ
ータが新しいデータであることを示すと、ストローブの
反転がフリップフロップから出力され、「獲得」信号(
U5D)と論理的にORされ、再び反転にされ(U6B
)、U1のモード制御ピンへ送られる。信号がアクティ
ブにされたときから、「獲得」信号がアクティブになり
再びインアクティブになるまで、新しいデータはメモリ
に入らないようにされる(古いデータはメモリの中へ再
循環する)。
When the value of the strobe is changed to indicate that the data on D7 is new data, the inverse of the strobe is output from the flip-flop and the ``acquire'' signal (
is logically ORed with (U5D) and inverted again (U6B
), sent to the mode control pin of U1. New data is prevented from entering memory (old data is recycled into memory) from the time the signal is activated until the ``acquire'' signal becomes active and inactive again.

【0054】従って、比較器46は新旧のデータを比較
するためにのみ働き、データの再循環には直接作用しな
い。再循環の通路は前述のように発生し、U1のピン1
0(モード制御ピン)がアクティブとなる(High)
。古いデータはU1のピン6からU1のピン1へ戻る(
再循環入力)。レジスタU1はCPU18中のデータの
イメージであり、従って、CPUクロックとは独立する
別個のメモリである。従って、CPUとホストユニット
16の回路との間にタイミング関係はないことがわかる
。さらに、処理データのみがCPUに伝送されるので、
データ転送は典型的には不規則なタイミングである。
Therefore, the comparator 46 serves only to compare old and new data, and does not directly affect data recirculation. The recirculation path occurs as described above and is connected to pin 1 of U1.
0 (mode control pin) becomes active (High)
. Old data returns from pin 6 of U1 to pin 1 of U1 (
recirculating input). Register U1 is an image of the data in CPU 18 and is therefore a separate memory independent of the CPU clock. Therefore, it can be seen that there is no timing relationship between the CPU and the circuitry of the host unit 16. Furthermore, since only the processing data is transmitted to the CPU,
Data transfers are typically irregularly timed.

【0055】図1から図4を参照して説明された実施態
様では、クロック信号の形態のデータが一次巻線34か
ら二次巻線20へ転送される。発振器30は所望のクロ
ックレートで発振されるので、交流電流信号は整流され
、周辺ユニット中の構成要素及びホストユニット中の構
成要素のいずれに対してもクロック信号として使用され
る。これによってデータの伝送及び受け取りが同期とな
る。従って、電力及びクロック信号のいずれも巻線コイ
ルを通って伝送される。
In the embodiments described with reference to FIGS. 1 to 4, data in the form of a clock signal is transferred from the primary winding 34 to the secondary winding 20. Since the oscillator 30 is oscillated at the desired clock rate, the alternating current signal is rectified and used as a clock signal for both the components in the peripheral unit and the components in the host unit. This allows data transmission and reception to be synchronous. Therefore, both power and clock signals are transmitted through the wound coil.

【0056】効率的なデータ伝送を行うために、赤外線
の発信器及びレシーバはコイルよりも近接して配置され
なくてはならない。この要求は、同様に、周辺ユニット
からホストユニットへ巻線を通してデータを伝送するこ
とによって克服され得る。このようにして、2つのユニ
ット間の光路は必要ではない。これによって、木材など
の不透明材料をユニット間に置くことが可能となり、伝
導体のないデータ及び電力の伝送が可能となる。
[0056] For efficient data transmission, the infrared emitter and receiver must be placed closer together than the coil. This requirement may also be overcome by transmitting data from the peripheral unit to the host unit through the windings. In this way, no optical path between the two units is required. This allows opaque materials such as wood to be placed between the units, allowing conductor-free data and power transmission.

【0057】この構成は、図5に示される回路を変更す
ることによって可能となる。この実施態様において、ダ
イオードD1が発光ダイオードでないことを除いては周
辺ユニットは同一である。動作の性質によって、エンコ
ーダ26は、データストリームに形成されているデータ
ビットのレベルの高低によってロードダウン又は電力を
受け取る。これはデータストリームに従って変化する電
流をコイル20中に生じる。受け取る電力のこの変化は
一次コイル34に相応して反映される。発振器によって
送達される電流は発振器に与えられるロードを反映する
。従って、データストリームは、発振器の電流の変化に
よって表される。図5に示されるデータ検出回路58は
発振器の電流の変化を検出するために使用される。この
場合、データ発信器28を使用する代わりに、電力レシ
ーバ24及びコイル20がデータ発信器となる。
This configuration is possible by modifying the circuit shown in FIG. In this embodiment, the peripheral units are identical except that diode D1 is not a light emitting diode. Depending on the nature of its operation, encoder 26 receives load down or power depending on the high and low levels of the data bits being formed in the data stream. This produces a current in coil 20 that varies according to the data stream. This change in received power is reflected in the primary coil 34 accordingly. The current delivered by the oscillator reflects the load applied to the oscillator. The data stream is thus represented by the change in oscillator current. The data detection circuit 58 shown in FIG. 5 is used to detect changes in the oscillator current. In this case, instead of using data transmitter 28, power receiver 24 and coil 20 become the data transmitter.

【0058】図5に示される実施態様において、発振器
の交流電流信号はホストユニット16に示されたクロッ
クドライバ36と非常に類似したクロック発生器60に
入力される。電力発振器ドライバ32のエミッタ抵抗R
2の電流を表す前述の信号は、増幅又は利得ブロック6
2に入力される。この増幅された信号は比較器64に入
力され、データストリームの論理レベルを再設定する。 これらのデータ論理レベルはその後、データ調節回路6
6に送られ、システム10の実施態様においてプリアン
プ/検出器38から出力されたデータストリームに等価
なデータストリームを発生する。検出回路58は、発振
器の電流の変化を表すデータ信号を発生するための手段
を提供するものと考えることができる。従って、クロッ
ク及びデータストリームはいずれも、一次巻線34に加
えられる交流電流から与えられる。これらの信号はその
後、他は図4によるホストユニット16に対して説明さ
れたものと同様である実施態様で使用される。データは
同じ方法で処理され、同様の態様でCPUに送られる。 従って、前述の相違を除いてはこれらの実施態様は同一
である。
In the embodiment shown in FIG. 5, the oscillator alternating current signal is input to a clock generator 60, which is very similar to the clock driver 36 shown in the host unit 16. Emitter resistance R of power oscillator driver 32
The aforementioned signal representing the current of 2 is applied to the amplification or gain block 6
2 is input. This amplified signal is input to comparator 64 to reset the logic level of the data stream. These data logic levels are then transferred to the data conditioning circuit 6.
6 to generate a data stream equivalent to the data stream output from preamplifier/detector 38 in the embodiment of system 10. Detection circuit 58 can be thought of as providing a means for generating a data signal representative of changes in oscillator current. Therefore, both the clock and data streams are provided from the alternating current applied to the primary winding 34. These signals are then used in an embodiment that is otherwise similar to that described for the host unit 16 according to FIG. Data is processed in the same way and sent to the CPU in a similar manner. Therefore, apart from the aforementioned differences, these embodiments are identical.

【0059】本発明は、図5を参照して説明したように
、どちらの実施態様においても赤外線光学手段を通して
交互に与えられているデータ伝送を用いて、又は巻線を
通して発振器に周辺ユニットによって与えられるロード
によって、変圧巻線を介する電力及びクロック信号伝送
を提供することがわかる。
The invention, as explained with reference to FIG. It can be seen that the loads provided provide power and clock signal transmission through the transformer windings.

【0060】本発明は、移動が容易であり、物理的なコ
ネクタ又はケーブルの存在による欠点を解消する、コネ
クタのない周辺ユニットを提供する。いずれの実施態様
によっても、周辺ユニット及びホストユニット間の電力
及びデータを転送することは、他の方法に於いてしばし
ば生ずる物理的配置の問題を低減する。図5の実施態様
に関連する物理的配置に対する要求は、赤外線伝送結合
を備えていないので、図2及び図3により示される実施
態様に於ける要求よりも厳しいものではない。図5の実
施態様では、電力、クロック及び状態データの情報の転
送を行いながら、2つのユニット間に不透明材料を挿入
することができる。
The present invention provides a connectorless peripheral unit that is easy to move and eliminates the drawbacks due to the presence of physical connectors or cables. Transferring power and data between peripheral and host units in accordance with either embodiment reduces physical placement problems that often occur in other methods. The physical layout requirements associated with the embodiment of FIG. 5 are less stringent than those of the embodiments illustrated by FIGS. 2 and 3, since no infrared transmission coupling is provided. In the embodiment of FIG. 5, an opaque material can be inserted between the two units while providing power, clock and state data information transfer.

【0061】データクロックとしても電力発振器を用い
ることによって、両ユニットは共通のクロックを有する
ことができるので、付加的な通信チャネルを必要としな
い同期データ転送が行われる。従って、電力発振器は2
重の役割を果たす。図5の実施態様において、周辺ユニ
ットから基本ユニット又はホストユニットへのデータ転
送を行うことによって3重の役割を果たす。
By using the power oscillator also as the data clock, both units can have a common clock, resulting in synchronous data transfer without the need for additional communication channels. Therefore, the power oscillator is 2
plays an important role. In the embodiment of FIG. 5, it plays a triple role by providing data transfer from the peripheral unit to the base unit or host unit.

【0062】連続する状態データのデータ完全性におけ
る高信頼性は、同期ビットの存在に対するテストによっ
て維持されている。同期が失われることは、周辺機器の
除去または故障を示すことになる。処理データの代わり
に連続する状態データを周辺ユニットからホストユニッ
トへ転送することは、データ符号化及び復号化を簡単に
するという利点をもたらす。さらに、CPUへの処理デ
ータの転送は、CPUの処理を必要とするのが状態の変
化のみなので、CPUの使用時間が低減されることにな
る。
High confidence in the data integrity of continuous state data is maintained by testing for the presence of synchronization bits. Loss of synchronization would indicate peripheral removal or failure. Transferring continuous state data from the peripheral unit to the host unit instead of processing data has the advantage of simplifying data encoding and decoding. Furthermore, the transfer of processing data to the CPU reduces CPU usage time because only state changes require CPU processing.

【0063】CPUによって発生される発振器の代わり
に自走式発振器を用いることは、正弦波を発生するため
の回路構成をさらに簡単にし、それによってRFI放射
を低減する。状態情報は自走式発振器によってはCPU
に転送されていないので、発振器はあらゆる都合のよい
周波数で動作することができる。発振器の周波数は電波
干渉を防止するために充分低く、しかし使用されるコイ
ルのタイプの効率を最大限にするほど高く、入力データ
のタイムリーな使用ができるほど高く選択される。
Using a free-running oscillator instead of a CPU-generated oscillator further simplifies the circuit configuration for generating the sine wave, thereby reducing RFI emissions. Depending on the self-running oscillator, the status information may be sent to the CPU.
The oscillator can operate at any convenient frequency. The frequency of the oscillator is chosen to be low enough to prevent radio interference, but high enough to maximize the efficiency of the type of coil used and high enough to allow timely use of the input data.

【0064】回路構成及び詳細の変形が請求の範囲に規
定される本発明の精神及び範囲から変わることなくなさ
れ得ることがさらに分かるであろう。従って、特定の実
施態様が説明されたが、本発明を実施しながら実施態様
で変形がなされ得ることは当業者には明かであろう。例
えば、論理及びデータ処理の多くは、マイクロプロセッ
サ又は同等のものを用いることによっても容易に提供さ
れることができる。従って、これらの構成要素及び特定
の回路構成は単に例示的なものである。当業者であれば
本発明を実施するために使用され得る他の同等で非常に
明白な回路を認識するであろう。
It will further be appreciated that changes in circuitry and detail may be made without departing from the spirit and scope of the invention as defined in the claims. Thus, while particular embodiments have been described, it will be apparent to those skilled in the art that variations may be made in the embodiments while practicing the invention. For example, much of the logic and data processing can also be easily provided using microprocessors or the like. Accordingly, these components and specific circuit configurations are merely exemplary. Those skilled in the art will recognize other equivalent and obvious circuits that may be used to implement the invention.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明によるシステムのブロック図である。FIG. 1 is a block diagram of a system according to the invention.

【図2】図1のシステムに含まれる周辺ユニットを示す
回路概略図である。
FIG. 2 is a circuit schematic diagram showing peripheral units included in the system of FIG. 1;

【図3】状態データを発生するために図2の回路を用い
たペダルスイッチの図である。
FIG. 3 is a diagram of a pedal switch using the circuit of FIG. 2 to generate state data.

【図4】図1に概要を示されたホスト回路の概略図であ
る。
FIG. 4 is a schematic diagram of the host circuitry outlined in FIG. 1;

【図5】図1の周辺ユニットとホストユニットとの間の
データ伝送のための他の実施態様を示すブロック図であ
る。
FIG. 5 is a block diagram illustrating another embodiment for data transmission between the peripheral unit and host unit of FIG. 1;

【図6】両方の実施態様において、周辺ユニットで発生
され、ホストユニットで同期サンプリングのために受け
取られたデータストリーム及びクロック信号を説明した
図である。
FIG. 6 illustrates data streams and clock signals generated at the peripheral unit and received for synchronous sampling at the host unit in both embodiments.

【符号の説明】[Explanation of symbols]

12  周辺ユニット 14  オルガンペダルスイッチ 16  ホストユニット 18  CPU 20  二次巻線 26  データエンコーダ 30  電力発振器 34  コイル 12 Peripheral unit 14 Organ pedal switch 16 Host unit 18 CPU 20 Secondary winding 26 Data encoder 30 Power oscillator 34 Coil

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】第1位置から物理的に離れている第2位置
へ、第1位置からデータを転送するシステムであって、
一次巻線手段と、一次巻線手段に接続され、所定データ
を用いて符号化された交流電流を一次巻線手段に印加す
る手段と、一次巻線手段に対して配置し得、一次巻線手
段が所定データを用いて符号化された対応する交流電流
を磁気的に誘導するために一次巻線手段から物理的に適
当に離れている二次巻線手段と、二次巻線手段に接続さ
れ、誘導された交流電流からデータを復号する手段と、
を備えているデータ転送システム。
1. A system for transferring data from a first location to a second location that is physically distant from the first location, the system comprising:
primary winding means; means connected to the primary winding means for applying an alternating current encoded using predetermined data to the primary winding means; and a secondary winding means connected to the secondary winding means, the means being physically suitably spaced from the primary winding means for magnetically inducing a corresponding alternating current encoded with predetermined data. means for decoding data from the induced alternating current;
A data transfer system equipped with
【請求項2】請求項1に記載のシステムであって、交流
電流は所定の周波数を有し、所定データは交流電流の周
波数に比例する周波数を有する第1データ信号として形
成され、復号手段は誘導された交流電流を第1データ信
号の周波数を有する第2データ信号に変換する、システ
ム。
2. The system of claim 1, wherein the alternating current has a predetermined frequency, the predetermined data is formed as a first data signal having a frequency proportional to the frequency of the alternating current, and the decoding means comprises: A system for converting an induced alternating current into a second data signal having a frequency of the first data signal.
【請求項3】請求項1に記載のシステムであって、第1
データ信号は、交流電流周波数と同一の周波数で発生す
るパルスを有する第1クロック信号であり、復号手段は
誘導された交流電流を第2クロック信号に変換する、シ
ステム。
3. The system according to claim 1, wherein the first
The system wherein the data signal is a first clock signal having pulses occurring at the same frequency as the alternating current frequency, and the decoding means converts the induced alternating current into a second clock signal.
【請求項4】請求項3に記載のシステムであって、印加
手段及び一次巻線手段は組み合わせて、第1クロック信
号の周波数と同一の周波数を有する交流電流を生じるよ
うに調整された発振手段を備えている、システム。
4. The system of claim 3, wherein the applying means and the primary winding means are arranged in combination to produce an alternating current having a frequency that is the same as the frequency of the first clock signal. A system equipped with.
【請求項5】請求項4に記載のシステムであって、第2
クロック信号に反応して、第2クロック信号の周波数に
等しい周波数を有する第2データ信号を伝送する手段と
、発振手段に接続され、第1クロック信号と第2クロッ
ク信号とが同期となるように交流電流の周波数と同一の
周波数を有する第1クロック信号を発する手段と、第1
クロック信号に反応して、第1クロック信号に対応する
間隔で、伝送された第2データ信号を検出する手段と、
をさらに備えているシステム。
5. The system according to claim 4, wherein the second
means for transmitting a second data signal having a frequency equal to the frequency of the second clock signal in response to the clock signal; and connected to the oscillator means so that the first clock signal and the second clock signal are synchronous. means for emitting a first clock signal having the same frequency as the frequency of the alternating current;
means for detecting a transmitted second data signal at intervals corresponding to the first clock signal in response to the clock signal;
A system that also includes:
【請求項6】請求項5に記載のシステムであって、少な
くとも2つの状態を有する要素と、要素及び伝送手段と
接続され、要素の状態を周期的に判断して要素の現在の
状態を表すべき第2データ信号を発生する手段と、伝送
された第2データ信号を検出する手段に接続され、要素
の現在の状態を表すデータを要素の以前の状態と比較す
る手段と、比較手段に接続され、要素の状態を表すデー
タを記憶するためのメモリ手段と、をさらに備え、比較
手段は以前の要素状態から変化した要素の現在の状態を
表すデータのみをメモリ手段に書き込む、システム。
6. The system according to claim 5, wherein an element having at least two states is connected to the element and the transmission means, and the system periodically determines the state of the element to represent the current state of the element. and means for detecting the transmitted second data signal, and means for comparing data representative of the current state of the element with a previous state of the element, and connected to the comparing means. and a memory means for storing data representing a state of the element, wherein the comparing means writes into the memory means only data representing a current state of the element that has changed from a previous state of the element.
【請求項7】請求項6に記載のシステムであって、メモ
リ手段に接続され、メモリ手段内に記憶されたデータの
値を第1クロック信号の周波数とは異なる周波数でサン
プリングするためのデータ処理手段を更に備えている、
システム。
7. The system of claim 6, wherein the system is connected to the memory means and includes data processing for sampling data values stored within the memory means at a frequency different from the frequency of the first clock signal. further equipped with means,
system.
【請求項8】請求項7に記載のシステムであって、比較
手段は、メモリ手段に記憶された要素の状態を表すデー
タが要素の現在の状態を表しているかどうかを示す状態
データを伝送し、データ処理手段はメモリ手段に記憶さ
れた状態データに反応し、メモリ手段に記憶された要素
の状態を表すデータを受け取るべきかどうかを決定する
、システム。
8. The system according to claim 7, wherein the comparison means transmits state data indicating whether the data representing the state of the element stored in the memory means represents the current state of the element. , a data processing means responsive to state data stored in the memory means and determining whether to receive data representative of a state of the element stored in the memory means.
【請求項9】請求項5に記載のシステムであって、第2
データ信号を伝送する手段は、第2データ信号に従って
誘導された交流電流の大きさを変化させ、それによって
一次巻線手段に伝導された交流電流の対応する大きさの
変化を誘導し、第2データ信号を検出する手段は、一次
巻線手段に伝導された交流電流の大きさの変化を検出す
ることによって伝送された第2データ信号を検出するた
めの発振手段にさらに接続されている、システム。
9. The system according to claim 5, wherein the second
The means for transmitting the data signal changes the magnitude of the induced alternating current in accordance with the second data signal, thereby inducing a corresponding change in magnitude of the alternating current conducted in the primary winding means, and The means for detecting the data signal is further connected to the oscillator means for detecting the transmitted second data signal by detecting a change in magnitude of the alternating current conducted in the primary winding means. .
【請求項10】第1位置から物理的に離れた第2位置へ
、第1位置からデータを転送するシステムであって、一
次巻線手段と、一次巻線手段と接続され一次巻線手段に
交流電流を印加するための手段と、一次巻線手段に対し
て配置し得、一次巻線手段が対応する交流電流を磁気的
に誘導するために一次巻線手段から物理的に適当に離れ
ている二次巻線手段と、データ信号を表すべき一次巻線
手段及び二次巻線手段のうち一方の交流電流を変えるこ
とによってデータ信号を伝送し、それによって一次巻線
手段及び二次巻線手段のうち他方を流れる交流電流の対
応する変化を誘導する手段と、他方の巻線手段の交流電
流の変化に反応して、他方の巻線手段の交流電流の変化
を表すデータ信号を発生するための手段と、を備えたデ
ータ転送システム。
10. A system for transmitting data from a first location to a second location physically distant from the first location, the system comprising: primary winding means; means for applying an alternating current; and disposed relative to the primary winding means, the primary winding means being suitably physically separated from the primary winding means for magnetically inducing a corresponding alternating current; transmitting the data signal by changing the alternating current in one of the primary winding means and the secondary winding means to represent the data signal; means for inducing a corresponding change in the alternating current flowing through the other of the means and responsive to the change in the alternating current in the other winding means to generate a data signal representative of the change in the alternating current in the other winding means; A data transfer system comprising means for and.
【請求項11】請求項10に記載のシステムであって、
印加手段は所定の周波数を有する交流電流を印加するこ
とによって、二次巻線手段に、同一周波数の誘導された
交流電流を誘導し、伝送手段は交流電流に反応し、交流
電流の周波数に等しい周波数で交流電流の大きさを変え
、発生手段は発生したデータ信号が伝送されたデータ信
号と同期するように交流電流の周波数に対応する間隔で
交流電流の大きさの変化を検出する、システム。
11. The system according to claim 10,
The applying means induces an induced alternating current of the same frequency in the secondary winding means by applying an alternating current having a predetermined frequency, and the transmitting means is responsive to the alternating current and is equal to the frequency of the alternating current. A system in which the magnitude of the alternating current is changed depending on the frequency, and the generating means detects changes in the magnitude of the alternating current at intervals corresponding to the frequency of the alternating current so that the generated data signal is synchronized with the transmitted data signal.
【請求項12】少なくとも2つの状態を有する要素から
データ処理手段にデータを転送するためのシステムであ
って、要素の現在の状態を検出する手段と、検出手段に
接続され、第1周波数で、検出された要素の現在の状態
を表す要素データを発生するための手段と、発生手段に
接続され、要素の以前の状態を表す要素データを記憶す
るための第1メモリ手段と、発生手段及び第1メモリ手
段に接続され、要素の現在の状態を表す要素データを要
素の以前の状態を表す要素データと比較するための手段
と、比較手段及びデータ処理手段に接続され、要素の状
態を表す要素データを記憶するための第2メモリ手段と
、を備え、比較手段は、要素の以前の状態から変化した
要素の現在の状態を表す要素データのみを第2メモリ手
段に書き込む、データ転送システム。
12. A system for transferring data from an element having at least two states to data processing means, comprising: means for detecting a current state of the element; means for generating element data representing a current state of the detected element; first memory means connected to the generating means for storing element data representing a previous state of the element; 1 means connected to the memory means and for comparing element data representing the current state of the element with element data representing a previous state of the element; and an element connected to the comparison means and the data processing means and representing the state of the element. second memory means for storing data, wherein the comparing means writes only element data representing a current state of the element that has changed from a previous state of the element to the second memory means.
【請求項13】請求項12に記載のシステムであって、
第2メモリ手段に接続され、第1周波数とは異なる周波
数で、第2メモリ手段に記憶された要素データをサンプ
リングするためのデータ処理手段をさらに備えている、
システム。
13. The system according to claim 12,
further comprising data processing means connected to the second memory means for sampling the element data stored in the second memory means at a frequency different from the first frequency;
system.
【請求項14】請求項12に記載のシステムであって、
比較手段は第2メモリ手段に記憶された要素データが現
在の要素状態を表しているかどうかを示す状態データを
第2メモリ手段にさらに書き込み、データ処理手段は第
2メモリ手段に記憶された状態データに反応し、第2メ
モリ手段に記憶された要素データをサンプルすべきかど
うかを決定する、システム。
14. The system according to claim 12,
The comparing means further writes state data in the second memory means indicating whether the element data stored in the second memory means represents the current element state, and the data processing means further writes state data in the second memory means indicating whether the element data stored in the second memory means represents the current state of the element. and determining whether to sample element data stored in the second memory means.
【請求項15】請求項14に記載のシステムであって、
データ処理手段は、データ処理手段が第2メモリ手段に
記憶された要素データをサンプルしたかどうかを示す応
答データを第2メモリ手段に書き込み、比較手段はデー
タ処理手段が第2メモリ手段の要素データをサンプルし
た後のみ第2メモリ手段に要素データを書き込む、シス
テム。
15. The system according to claim 14,
The data processing means writes response data indicating whether the data processing means has sampled the element data stored in the second memory means into the second memory means, and the comparison means writes response data indicating whether the data processing means samples the element data stored in the second memory means; A system for writing element data into the second memory means only after sampling.
【請求項16】請求項15に記載のシステムであって、
応答データに反応して、比較手段は、データ処理手段が
第2メモリ手段に記憶された要素データをサンプルした
ことを示す状態データを第2メモリ手段に書き込む、シ
ステム。
16. The system according to claim 15,
In response to the response data, the comparing means writes status data to the second memory means indicating that the data processing means has sampled the element data stored in the second memory means.
【請求項17】少なくとも2つの状態を有する要素から
データ処理手段にデータを転送するための方法であって
、要素の現在の状態を検出すること、検出された要素の
現在の状態を表す要素データを第1周波数によって発生
すること、第1メモリに要素の以前の状態を表す要素デ
ータを記憶すること、要素の現在の状態を表す要素デー
タを要素の以前の状態を表す記憶された要素データと比
較すること、及び要素の以前の状態から変化した要素の
現在の状態を表す要素データのみを第2メモリ手段に記
憶すること、を包含するデータ転送方法。
17. A method for transferring data from an element having at least two states to a data processing means, comprising: detecting a current state of the element; element data representing the current state of the detected element; generating at a first frequency, storing element data representing a previous state of the element in the first memory, and combining the element data representing a current state of the element with the stored element data representing a previous state of the element. A method of data transfer comprising: comparing; and storing in second memory means only element data representative of a current state of the element that has changed from a previous state of the element.
【請求項18】請求項17に記載の方法であって、デー
タ処理手段によって、第1周波数とは異なる周波数で第
2メモリ手段に記憶された要素データをサンプリングす
ることをさらに包含する方法。
18. The method of claim 17 further comprising sampling, by the data processing means, the element data stored in the second memory means at a frequency different from the first frequency.
【請求項19】請求項17に記載の方法であって、第2
メモリ手段に、第2メモリ手段に記憶された要素データ
が要素の現在の状態を表しているかどうかを示す状態デ
ータを記憶すること、及び伝送するステップの前に第2
メモリ手段に記憶された状態データを測定することをさ
らに包含する方法。
19. The method according to claim 17, comprising:
storing in the memory means state data indicating whether the element data stored in the second memory means represents a current state of the element;
The method further comprising measuring state data stored in the memory means.
【請求項20】請求項19に記載の方法であって、第2
メモリ手段に、要素データがデータ処理手段に伝送され
たかどうかを示す応答データを記憶することをさらに包
含しており、要素データを第2メモリ手段に転送するス
テップは、要素データがデータ処理手段に伝送されたこ
とを応答データが示した後のみ起こる、方法。
20. The method according to claim 19, comprising:
The step of transferring the element data to the second memory means further includes storing response data in the memory means indicating whether the element data has been transmitted to the data processing means; A method that occurs only after the response data indicates that it has been transmitted.
【請求項21】請求項20に記載の方法であって、第2
メモリ手段に、要素データがデータ処理手段へ転送され
たことを示す状態データを記憶するステップをさらに包
含する方法。
21. The method according to claim 20, comprising:
The method further comprises the step of storing status data in the memory means indicating that the element data has been transferred to the data processing means.
JP3018083A 1990-02-09 1991-02-08 System and method for data transfer Withdrawn JPH04213929A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47760090A 1990-02-09 1990-02-09
US477,600 1990-02-09

Publications (1)

Publication Number Publication Date
JPH04213929A true JPH04213929A (en) 1992-08-05

Family

ID=23896594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3018083A Withdrawn JPH04213929A (en) 1990-02-09 1991-02-08 System and method for data transfer

Country Status (2)

Country Link
EP (1) EP0441492A2 (en)
JP (1) JPH04213929A (en)

Also Published As

Publication number Publication date
EP0441492A2 (en) 1991-08-14

Similar Documents

Publication Publication Date Title
US4569045A (en) 3-Wire multiplexer
US5758073A (en) Serial interface between DSP and analog front-end device
EP0878110B1 (en) Synchronized electronic network including backup masters
JPS628281A (en) Writing/reading method between memory board and read/write device using non-contact method
CA2036378A1 (en) Proximity detecting apparatus
DE69026928D1 (en) Circuit test system with an interface of N-bit per pin
JPS6084687A (en) Method and device for processing ic card and ic card
KR100211623B1 (en) Information exchange system including information carrier and read / write unit
EP0246374A1 (en) Proximity data transfer devices
US6144183A (en) Motor driving system and motor driving control unit
JPH04213929A (en) System and method for data transfer
JPH01208924A (en) Apparatus for detecting and alarming error
JPH05233127A (en) Cordless digitizer
JPH08287199A (en) NOISE REDUCTION NON-CONTACT PARALLEL DATA TRANSFER DEVICE AND METHOD THEREOF
JPH04326415A (en) Wireless keyboard device
Davidson The x-10 tw523 two-way power line interface
JP2712304B2 (en) Data transmission method, data transmission device, data reception method, and data reception device
SU1367023A1 (en) Device for converting images
JP2714976B2 (en) Data communication method of electric fuse
JP3585553B2 (en) Optical transceiver module
JP3152672B2 (en) Semiconductor logic integrated circuit device
JPH04370820A (en) Digitizer
KR0149643B1 (en) Ring relay control method & device of analog subscriber board
CN2130573Y (en) Two-player wireless remote control transceiver for TV game console
SU1462283A1 (en) Information input device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514