JPH04216660A - 半導体素子用リードフレーム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、少なくとも絶縁性フィ
ルムまたは絶縁性基板が貼り合わされた半導体素子用リ
ードフレームに関し、特に超多ピン化に好適な半導体素
子用リードフレームに関するものである。

【０００２】

【従来の技術】例えば図７または図８に示すように、半
導体装置の組立用部材として用いられているリードフレ
ーム１は従来より平面形状をしており、例えば半導体素
子を取り付けるためのダイパッド２と、その周辺に配設
された前記半導体素子との結線を行うためのインナーリ
ード３と、該インナーリード３に連続するアウターリー
ド４とを備えている。

【０００３】上記リードフレームは、通常、コバール、
４２合金、銅系合金等の、導電性に優れかつ強度が大き
い金属板を、フォトエッチング法やスタンピング法等に
より前記ダイパッド２、インナーリード３及びアウター
リード４を有する形状に加工して製造される。

【０００４】上記リードフレームは、図９に組み立て後
の半導体装置の要部を拡大して示すように、ダイパッド
２に半導体素子（以下、単に素子ともいう）５を取り付
けると共に、該素子５のボンディングパッド（図示せず
）とインナーリード３とを金等からなるワイヤ６により
電気的に接続して用いられる。従って、通常、インナー
リード３のボンディング位置に金や銀等の貴金属をめっ
きして、ワイヤボンディングが確実に行えるようになさ
れている。

【０００５】ところで、近年半導体素子が高集積化され
、入出力（Ｉ／Ｏ）端子の数が増加してきている。これ
に伴い、半導体素子５のサイズも増大してきているが、
その一方で電子機器に対する小型・軽量化の要求が強く
、そのために半導体パッケージのより一層の小型化及び
同一サイズ内での多ピン化が進められている。これに付
随して、リードフレームに対しても加工サイズの微細化
が求められている。

【０００６】

【発明が解決しようとする課題】しかしながら、エッチ
ング法及びスタンピング法には加工限界が有り、無制限
に微少ピッチの加工ができるわけではない。概ね板厚に
対して、エッチング法では８０％程度、スタンピング法
では板厚程度がスリットの加工限界となっている。

【０００７】また半導体装置の組立においては、電気的
接続は主にワイヤボンディング法により行われているが
、半導体素子のパッドとインナーリード３とをボンディ
ングするにあたっては、ワイヤの長さに制限がある。 これは、半導体装置のパッケージをレジンでモールドし
て形成する際のワイヤ流れによるショートを防止するた
めである。このようにワイヤ長が制限されるために、イ
ンナーリード３をダイパッド２から離すことにより、該
インナーリード形成領域を拡げ、そのピン数を増やすこ
ともできない。

【０００８】従って、搭載する半導体素子（チップ）の
サイズ及びダイパッドのサイズが決定されると、インナ
ーリード３の先端の形成領域が決定されることになる。 このようにインナーリード形成領域が決定されると、そ
れぞれの加工法による加工限界ピッチから、最大加工ピ
ン数が自ずと決まってしまい、それ以上の多ピン化がで
きない。

【０００９】そこで、搭載するチップサイズ及びダイパ
ッドサイズを変更せず、しかもインナーリードにボンデ
ィングするワイヤ長も延長することなく、多ピン化を可
能にするために、図１０に示すようにダイパッド２に、
半導体素子５とインナーリード３との電気的接続を中継
する独立電極である中間パッド８が形成されている絶縁
性フィルム９を貼り合わせることにより、インナーリー
ド３をダイパッド２から離在させてインナーリード３の
形成領域を拡げ、結果としてインナーリード３の数を増
設することを可能とすることが考えられる。

【００１０】しかしながら、インナーリード３とダイパ
ッド４との間がディプレスされてインナーリード３上面
の高さと絶縁性フィルム９の中間パッド８上面の高さと
は同じになっているが、絶縁性フィルム９の中間パッド
８上面の高さと半導体素子５の電極部上面の高さ（図示
しないが、素子５の上面の高さとほぼ同じ）とが異なる
。このため、ワイヤ流れによるワイヤ６どうしが接触す
るというショートあるいはワイヤ６と半導体素子５とが
接触するというエッジタッチがなおも生じることがあり
、半導体素子５はその本来の機能を発揮することができ
なくなることがある。

【００１１】そこで、絶縁性フィルム９の中間パッド８
上面の高さと半導体素子５の電極部上面の高さとを同じ
くするために、ダイパッド２の半導体素子搭載部をディ
プレスして凹嵌部を形成した半導体素子用リードフレー
ムを本出願人は開発し、特許出願してる（特願平２ー４
０２５５７号）。この特許出願の半導体素子用リードフ
レームによれば、ワイヤ流れによるショートおよびワイ
ヤとチップとのエッジタッチを防止することのできると
共に、超多ピン化が可能となる。

【００１２】ところで、このようにダイパッドを構成し
ている金属板を単にディプレスしたのでは、どうしても
ダイパッドや絶縁性フィルム用パッドに歪みや変形が生
じてしまい、このためダイパッドへの半導体素子の正確
な貼り合わせ及び絶縁性フィルム用パッドへの絶縁性フ
ィルムの正確な貼り合わせがきわめて難しくなるという
問題がある。

【００１３】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、ディプレスする際に生じ
るダイパッドや絶縁性フィルム用パッドの歪みや変形を
防止することのできる半導体素子用リードフレームを提
供することである。

【００１４】

【課題を解決するための手段】前述の課題を解決するた
めに、請求項１の発明は、独立電極を有する絶縁性フィ
ルムまたは絶縁性基板がダイパッドに貼り合わされて形
成されている半導体素子用リードフレームであって、ダ
イパッドにおける絶縁性フィルムまたは絶縁性基板の貼
着部および半導体素子の搭載部がインナーリードより低
い位置に設定されており、更にダイパッドに、半導体素
子の搭載部を低い位置に設定するためのディプレス用ス
リットが設けられていることを特徴としている。

【００１５】特に、請求項２の発明は、上記絶縁性フィ
ルムまたは絶縁性基板の貼着部がインナーリードよりも
低い位置に設定されていると共に、上記半導体素子の搭
載部が絶縁性フィルムまたは絶縁性基板の貼着部より低
く設定されていることを特徴としている。

【００１６】

【作用】本発明に係る半導体素子用リードフレームにお
いては、インナーリードの上面、絶縁性フィルムの中間
パッドの上面および搭載される半導体素子の電極の上面
がほぼ同じ高さに設定することができるようになる。し
たがって、ワイヤボンディングが容易にかつ精度よく行
われるようになると共に、ワイヤ流れによるショートお
よびエッジタッチが防止されるようになる。

【００１７】また、絶縁性フィルム用パッドとダイパッ
ドとの間にスリットを設けているので、ディプレスする
際絶縁性フィルム用パッドやダイパッドの歪みや変形が
防止される。これにより、半導体素子や絶縁性フィルム
を正確に貼着することが可能となる。

【００１８】

【実施例】以下、図面を参照しながら本発明の実施例を
詳細に説明する。図１は本発明に係る半導体素子用リー
ドフレームの一実施例に用いられるリードフレーム部材
を概略的に示し、Ａはその部分平面図、ＢはＡにおける
ＩＢ−ＩＢ線に沿う断面図である。また、図２はこのリ
ードフレーム部材に絶縁性フィルムを貼り合わせたこの
実施例のリードフレームを概略的に示し、Ａはその部分
平面図、ＢはＡにおけるＩＩＢ−ＩＩＢ線に沿う断面図
である。なお、前述した従来のリードフレームの構成要
素と同じ構成要素には同じ符号を付すことにより、その
詳細な説明は省略する。

【００１９】図１Ａに示すように、本実施例のリードフ
レーム１のリードフレーム部材１′は、同図に示す一構
成単位が図中左右方向に連続して形成されており、該構
成単位は、前述の従来のリードフレームと同様に中央に
位置する矩形状のダイパッド２と、その周囲に配設され
たインナーリード３と、該インナーリード３に連続する
アウターリード４と、ダイパッド２の外周縁に形成され
た矩形リング状の絶縁性フィルム用パッド７とから、そ
の基本が構成されている。ダイパッド２の半導体素子が
搭載される中央部はディプレスされて、凹部２ａが形成
されている。その場合、ダイパッド２の中央部と絶縁性
フィルム用パッド７との間の境の部分にはダイパッド２
の辺に沿って延びる４つのスリット孔１２が穿設されて
おり、このスリット孔１２により、ダイパッド２をディ
プレスした際に生じる歪みが吸収されるようになる。し
たがって、ダイパッド２中央凹部２ａの半導体素子搭載
部や絶縁性フィルム用パッド７には、歪みや変形がほと
んど生じなくなる。

【００２０】このようなリードフレーム部材１′は、例
えば板厚１５０μｍの４２合金からなる３００ｍｍ□の
合金板をトリクレンにより脱脂した後、ＯＦＰＲ−８０
０（商品名、東京応化（株）製ポジレジスト）をディッ
プ方式にてレジストコーティング（膜厚６μｍ）を行い
、その後所定のパターンマスクを用いて露光、次いで常
法により現像及びポストベーク等を行い、その後、塩化
鉄によるエッチング及びさらにその後にアセトンによる
剥離を行うことにより作製することができる。

【００２１】そして図２Ａに示すように、このように形
成されたリードフレーム部材１′の絶縁性フィルム用パ
ッド７の上面に、絶縁性フィルム９が張り合わされるこ
とにより、本実施例のリードフレーム１が形成されてい
る。図３に示すように、この絶縁性フィルム９は絶縁性
フィルム用パッド７とほぼ同じ形状の矩形リング状の形
状を有しており、その上面には所定数の中間パッド８が
配設されている。

【００２２】このような絶縁性フィルム９は、例えば厚
さ２５μｍのポリイミドフィルムからなるフィルム基材
９ａの片面に厚さ１８μｍの銅箔９ｂが配設されるとと
もに、反対側の片面に高耐熱性の接着剤９ｃがラミネー
トされた積層フィルムにより形成される。さらにリード
フレーム１′の場合と同様のエッチング法により、この
積層フィルムの表面に所定パターンからなる中間パッド
８を形成し、この中間パッド８の表面にニッケルめっき
及び金めっき等の表面処理を行うことにより、絶縁性フ
ィルム９が形成される。

【００２３】次に、図４を用いて本実施例のリードフレ
ームの作製方法について具体的に説明する。図４はリー
ドフレームの絶縁性フィルム用パッド７上に絶縁性フィ
ルム９を貼り合わせる工程を概略的に示す拡大部分断面
図である。まず、図１に示すようなリードフレーム部材
１′と絶縁性フィルム９とを用意し、図４（Ａ）に示す
ように絶縁性フィルム用パッド７の上方に絶縁性フィル
ム９を接着剤９ｃ層が下を向くように配置し、次いで、
同図（Ｂ）に示すように絶縁性フィルム９を絶縁性フィ
ルム用パッド７の上に載置するとともに、両者の正確な
位置合わせを行う。

【００２４】次いで、図４（Ｃ）に示すように接合用加
熱治具１０、１１により絶縁性フィルム９を絶縁性フィ
ルム用パッド７に押圧（加圧）すると同時に加熱するこ
とにより、図４（Ｄ）に示すように、絶縁性フィルム９
と絶縁性フィルム用パッド７とが確実かつ強固にそして
正確に貼り合わされたリードフレーム１が作製される。 その場合、絶縁性フィルム用パッド７は歪みや変形がな
く平坦となっているので、絶縁性フィルム９がより一層
正確にかつ確実に貼着されるようになる。

【００２５】図５はこのようにして作製されたリードフ
レーム１′を用いて製造された半導体装置の概略部分断
面図である。図５に示すように、このように形成された
リードフレーム１のダイパッド２における凹部２ａに、
半導体素子５が搭載される。その場合、凹部２ａは歪み
や変形がなく平坦となっているので、半導体素子５がよ
り一層正確にかつ確実に貼り付けられるようになる。こ
のリードフレーム１においては、絶縁性フィルム９の貼
着部である絶縁性フィルム用パッド７の上面はインナー
リード３の上面より低い位置に設定されていると共に、
半導体素子５の搭載部である凹部２ａの上面は絶縁性フ
ィルム用パッド７の上面より更に低い位置に設定されて
いる。

【００２６】したがって、半導体素子５がダイパッド２
の凹部２ａに搭載された状態では、インナーリード３上
面の高さと、絶縁性フィルム９の中間パッド８上面の高
さと、半導体素子５の電極部上面の高さ（図示しないが
、素子５の上面の高さとほぼ同じ）とが互いにほぼ同一
となっている。

【００２７】更に、半導体素子５の電極であるボンディ
ングパッド（図示せず）と中間パッド８とをワイヤ６ａ
により電気的に接続すると共に、中間パッド８とインナ
ーリード３とをワイヤ６ｂにより電気的に接続する。こ
のように、中間パッド８とを素子５とインナーリード３
との電気的接続の中継点とすることにより、１本のワイ
ヤ、特にワイヤ５ｂを従来のワイヤ長よりも延長するこ
となく、ダイパッド２からインナーリード３のボンディ
ング位置（通常はインナーリード３の先端部）を離在さ
せることが可能となる。

【００２８】そして、半導体素子５、ダイパッド２およ
びインナーリード３の一部を含む所定領域を樹脂により
モールドすることにより、半導体装置が組み立てられる
。その場合、ワイヤー長が短いので、樹脂をモールドす
る際に従来のようなワイヤが長いことに起因するショー
トを起こすこともなくインナーリード３の形成領域を拡
張することが可能となる。したがって、形成し得るイン
ナーリード３の本数を増加させることができるようにな
り、超多ピン化が容易に可能となる。

【００２９】また、インナーリード３上面、絶縁性フィ
ルム９の中間パッド８上面および半導体素子５の電極部
上面の各高さがほぼ同一となっているのでワイヤ６長を
短くでき、レジンによりモールドする際、ワイヤ流れに
よるワイヤ６どうしのショートおよびワイヤ６と半導体
素子５の電極とのエッジタッチが防止されるようになる
。

【００３０】図６は本実施例のリードフレーム１を用い
て半導体装置を組み立てる場合の他の態様を示す図であ
る。なお、前述の実施例と同じ構成要素には同じ符号を
付すことにより、その詳細な説明は省略する。この実施
例は、前述の実施例の半導体素子よりもサイズが小さい
半導体素子５を搭載する例である。同図から明らかなよ
うに、素子４のサイズが小さい場合でも、前述の実施例
と同一サイズのリードフレーム１を使用して、図５に示
されている電気的接続と同様の電気的接続を行うことが
可能である。したがって、本実施例によるリードフレー
ム１は、より一層の汎用性をも有している。

【００３１】以上、本発明を実施例に基づいて具体的に
説明したが、本発明の半導体素子用リードフレームは、
前述の各実施例に限定されるものではなく、種々の設計
変更が可能である。例えば、リードフレームの形成材料
としては、４２合金の他にコバール、銅系合金等任意の
材料を利用でき、絶縁性フィルムのフィルム基材もポリ
イミドに限られず、絶縁性を備えかつ耐熱性等の他の要
求される性質を備えている材料であれば任意のもので形
成できる。更に絶縁性フィルムの代わりに絶縁性基板を
用いることもできる。

【００３２】

【発明の効果】本発明に係る半導体素子用リードフレー
ムによれば、絶縁性フィルム用パッドとダイパッドとの
間にスリットを設けているので、ディプレスする際絶縁
性フィルム用パッドやダイパッドの歪みや変形が防止さ
れる。これにより、半導体素子や絶縁性フィルムを正確
に貼着することが可能となる。

【００３３】また本発明によれば、インナーリードの上
面、絶縁性フィルムの中間パッドの上面および搭載され
る半導体素子の電極の上面がほぼ同じ高さになるので、
ワイヤボンディングを容易にかつ精度よく行うことがで
きるようになると共に、ワイヤ流れによるショートおよ
びエッジタッチが防止されるようになる。したがって、
本発明のリードフレームに搭載された半導体素子は、そ
の本来の機能を十分に発揮できるようになる。

【図面の簡単な説明】

【図１】本発明に係る半導体素子用リードフレームの一
実施例に用いられるリードフレーム部材を概略的に示し
、Ａはその部分平面図、ＢはＡにおけるＩＢ−ＩＢ線に
沿う断面図である。

【図２】本発明に係る半導体素子用リードフレームの一
実施例を概略的に示し、Ａはその部分平面図、ＢはＡに
おけるＩＩＢ−ＩＩＢ線に沿う断面図である。

【図３】絶縁性フィルムを概略的に示し、Ａは平面図、
ＢはＡにおけるＩＩＩＢ−ＩＩＩＢ線に沿う断面図であ
る。

【図４】この実施例におけるリードフレーム部材に絶縁
性フィルムを貼り付ける工程を示す図である。

【図５】この実施例のリードフレームを用いて組み立て
られた半導体装置を示す概略部分断面図である。

【図６】この実施例のリードフレームを用いて組み立て
られた他の半導体装置を示す概略部分断面図である。

【図７】従来のリードフレームの１構成単位を示す平面
図である。

【図８】従来のリードフレームの１構成単位を示す平面
図である。

【図９】従来のリードフレームを用いて組み立てられた
半導体装置の要部を示す概略説明図である。

【図１０】他の従来のリードフレームを用いて組み立て
られた半導体装置の要部を示す概略説明図である。

【符号の説明】

１　　　　リードフレーム １′　　リードフレーム部材 ２　　　　ダイパッド ３　　　　インナーリード ４　　　　アウターリード ５　　　　半導体素子 ６ａ　　ワイヤ ６ｂ　　ワイヤ ７　　　　絶縁性フィルム用パッド ８　　　　中間パッド ９　　　　絶縁性フィルム ９ａ　　ポリイミドフィルム ９ｂ　　銅箔 ９ｃ　　接着剤 １０　　接合用加熱治具 １１　　接合用加熱治具 １２　　スリット孔

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　独立電極を有する絶縁性フィルムまた
   は絶縁性基板がダイパッドに貼り合わされて形成されて
   いる半導体素子用リードフレームであって、ダイパッド
   における絶縁性フィルムまたは絶縁性基板の貼着部およ
   び半導体素子の搭載部がインナーリードより低い位置に
   設定されており、更にダイパッドに、半導体素子の搭載
   部を低い位置に設定するためのディプレス用スリットが
   設けられていることを特徴とする半導体素子用リードフ
   レーム。
2. 【請求項２】　　上記絶縁性フィルムまたは絶縁性基板
   の貼着部がインナーリードよりも低い位置に設定されて
   いると共に、上記半導体素子の搭載部が絶縁性フィルム
   または絶縁性基板の貼着部より低く設定されていること
   を特徴とする請求項１記載の半導体素子用リードフレー
   ム。