JPH04217027A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04217027A JPH04217027A JP2411243A JP41124390A JPH04217027A JP H04217027 A JPH04217027 A JP H04217027A JP 2411243 A JP2411243 A JP 2411243A JP 41124390 A JP41124390 A JP 41124390A JP H04217027 A JPH04217027 A JP H04217027A
- Authority
- JP
- Japan
- Prior art keywords
- register
- built
- function
- general
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、組み込み関数の処理を
高速に実行するＶＬＩＷ（Ｖｅｒｙ Ｌｏｎｇ Ｉ
ｎｓｔｒｕｃｔｉｏｎ Ｗｏｒｄ）方式の情報処理方
式に関するものである。
高速に実行するＶＬＩＷ（Ｖｅｒｙ Ｌｏｎｇ Ｉ
ｎｓｔｒｕｃｔｉｏｎ Ｗｏｒｄ）方式の情報処理方
式に関するものである。
【０００２】
【従来の技術】従来の情報処理装置のＶＬＩＷ方式のプ
ロセッサにおいては、組み込み関数の処理を高速に実行
する手段は採られていなかった。
ロセッサにおいては、組み込み関数の処理を高速に実行
する手段は採られていなかった。
【０００３】
【発明が解決しようとする課題】解決しようとする問題
点は、上述した従来のＶＬＩＷ方式のプロセッサは、組
み込み関数が多用される言語の処理において、組み込み
関数の呼び出しに時間がかかる点にある。
点は、上述した従来のＶＬＩＷ方式のプロセッサは、組
み込み関数が多用される言語の処理において、組み込み
関数の呼び出しに時間がかかる点にある。
【０００４】
【課題を解決するための手段】本発明は、組み込み関数
の処理において、ソフトウェアビジブルな汎用レジスタ
の内容を複数個同時に読み出し，複数個の別のレジスタ
へ格納する第１の格納手段と、上記組み込み関数の実行
結果を格納するレジスタの番号をレジスタ番号指定レジ
スタに格納する第２の格納手段と、この第２の格納手段
によって格納すると同時に命令語によって指定された絶
対番地へ分岐し，戻りアドレスを命令語によって指定さ
れた汎用レジスタにロードする手段とを備えてなるもの
である。また、本発明の別の発明による情報処理装置は
、上記のものにおいて、上記発明の命令と組み合わせて
、組み込み関数からの復帰に際し、この組み込み関数の
実行結果を汎用レジスタに格納すると同時に、戻りアド
レスにリターンする組み込み関数復帰命令を実行するよ
うにしたものである。
の処理において、ソフトウェアビジブルな汎用レジスタ
の内容を複数個同時に読み出し，複数個の別のレジスタ
へ格納する第１の格納手段と、上記組み込み関数の実行
結果を格納するレジスタの番号をレジスタ番号指定レジ
スタに格納する第２の格納手段と、この第２の格納手段
によって格納すると同時に命令語によって指定された絶
対番地へ分岐し，戻りアドレスを命令語によって指定さ
れた汎用レジスタにロードする手段とを備えてなるもの
である。また、本発明の別の発明による情報処理装置は
、上記のものにおいて、上記発明の命令と組み合わせて
、組み込み関数からの復帰に際し、この組み込み関数の
実行結果を汎用レジスタに格納すると同時に、戻りアド
レスにリターンする組み込み関数復帰命令を実行するよ
うにしたものである。
【０００５】
【作用】本発明においては、組み込み関数の引き渡しと
，関数呼び出しを同時に行う命令、あるいは組み込み関
数からの復帰と，実行結果の格納を同時に行う命令を実
行する。
，関数呼び出しを同時に行う命令、あるいは組み込み関
数からの復帰と，実行結果の格納を同時に行う命令を実
行する。
【０００６】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。この図１において、１は機械語命令を格納する命
令語レジスタ、２はデータ類を格納する汎用レジスタの
集合である汎用レジスタ群で、この汎用レジスタ群２の
各レジスタには番号が付されている。３，４，５は汎用
レジスタ群２から読み出された引数を格納する引数レジ
スタ、６は組み込み関数の実行結果を格納する汎用レジ
スタの番号を格納するレジスタ番号指定レジスタ、７は
実行する機械語命令のアドレスを格納する命令アドレス
レジスタ、８はこの命令アドレスレジスタ７に保持され
ている命令アドレスをインクリメントする回路であるイ
ンクリメンタ、９は命令語レジスタ１からの命令アドレ
スと、インクリメンタ８からの命令アドレスあるいは汎
用レジスタ群２よりの命令アドレスの何れかを選択する
セレクタ、１０は引数レジスタ３，４，５からの引数を
受取り、組み込み関数を実行するための組み込み関数処
理回路である。
ある。この図１において、１は機械語命令を格納する命
令語レジスタ、２はデータ類を格納する汎用レジスタの
集合である汎用レジスタ群で、この汎用レジスタ群２の
各レジスタには番号が付されている。３，４，５は汎用
レジスタ群２から読み出された引数を格納する引数レジ
スタ、６は組み込み関数の実行結果を格納する汎用レジ
スタの番号を格納するレジスタ番号指定レジスタ、７は
実行する機械語命令のアドレスを格納する命令アドレス
レジスタ、８はこの命令アドレスレジスタ７に保持され
ている命令アドレスをインクリメントする回路であるイ
ンクリメンタ、９は命令語レジスタ１からの命令アドレ
スと、インクリメンタ８からの命令アドレスあるいは汎
用レジスタ群２よりの命令アドレスの何れかを選択する
セレクタ、１０は引数レジスタ３，４，５からの引数を
受取り、組み込み関数を実行するための組み込み関数処
理回路である。
【０００７】そして、汎用レジスタ群２と引数レジスタ
３〜５は、ソフトウェアビジブルな汎用レジスタの内容
を複数個同時に読み出し，複数個の別のレジスタへ格納
する格納手段を構成している。また、レジスタ番号指定
レジスタ６は、組み込み関数の実行結果を格納するレジ
スタの番号をレジスタ番号指定レジスタに格納する手段
を構成している。また、命令語レジスタ１とセレクタ９
および命令アドレスレジスタ７と，インクリメンタ８と
汎用レジスタ群２は、この格納手段によって格納すると
同時に命令語によって指定された絶対番地へ分岐し（１
，９，７），戻りアドレスを命令語によって指定された
汎用レジスタにロードする（８，２）手段を構成してい
る。
３〜５は、ソフトウェアビジブルな汎用レジスタの内容
を複数個同時に読み出し，複数個の別のレジスタへ格納
する格納手段を構成している。また、レジスタ番号指定
レジスタ６は、組み込み関数の実行結果を格納するレジ
スタの番号をレジスタ番号指定レジスタに格納する手段
を構成している。また、命令語レジスタ１とセレクタ９
および命令アドレスレジスタ７と，インクリメンタ８と
汎用レジスタ群２は、この格納手段によって格納すると
同時に命令語によって指定された絶対番地へ分岐し（１
，９，７），戻りアドレスを命令語によって指定された
汎用レジスタにロードする（８，２）手段を構成してい
る。
【０００８】つぎにこの図１に示す実施例の動作を説明
する。まず、組み込み関数呼び出し命令の実行に際し、
命令語レジスタ１に格納されている命令語によって指定
されたレジスタ番号により、汎用レジスタ群２内の３つ
の汎用レジスタから引数が読み出され、それぞれ引数レ
ジスタ３，４，５にロードされる。また、これと同時に
命令語レジスタ１内の命令語によって指定された組み込
み関数の実行結果を格納すべき汎用レジスタの番号がレ
ジスタ番号指定レジスタ６にロードされる。また、これ
と同時に戻りアドレスが命令語レジスタ１内の命令語に
よって指定された汎用レジスタにインクリメンタ８から
ロードされる。
する。まず、組み込み関数呼び出し命令の実行に際し、
命令語レジスタ１に格納されている命令語によって指定
されたレジスタ番号により、汎用レジスタ群２内の３つ
の汎用レジスタから引数が読み出され、それぞれ引数レ
ジスタ３，４，５にロードされる。また、これと同時に
命令語レジスタ１内の命令語によって指定された組み込
み関数の実行結果を格納すべき汎用レジスタの番号がレ
ジスタ番号指定レジスタ６にロードされる。また、これ
と同時に戻りアドレスが命令語レジスタ１内の命令語に
よって指定された汎用レジスタにインクリメンタ８から
ロードされる。
【０００９】つぎに、組み込み関数の実行は、組み込み
関数処理回路１０によって行われる。そして、つぎに組
み込み関数の実行が終了すると、組み込み関数復帰命令
が実行される。この命令の実行においては、レジスタ番
号指定レジスタ６によって指定された汎用レジスタに組
み込み関数処理回路１０からの結果がロードされる。ま
た、命令アドレスレジスタ７には、組み込み関数呼び出
し命令によって汎用レジスタに格納された戻りアドレス
がセレクタ９を介してロードされる。
関数処理回路１０によって行われる。そして、つぎに組
み込み関数の実行が終了すると、組み込み関数復帰命令
が実行される。この命令の実行においては、レジスタ番
号指定レジスタ６によって指定された汎用レジスタに組
み込み関数処理回路１０からの結果がロードされる。ま
た、命令アドレスレジスタ７には、組み込み関数呼び出
し命令によって汎用レジスタに格納された戻りアドレス
がセレクタ９を介してロードされる。
【００１０】
【発明の効果】以上説明したように本発明の情報処理装
置は、組み込み関数の引き渡しと関数呼び出しを同時に
行う命令、あるいは、組み込み関数の復帰と実行結果の
格納を同時に行う命令を実行できるようにすることによ
り、性能が著しく向上するという効果がある。
置は、組み込み関数の引き渡しと関数呼び出しを同時に
行う命令、あるいは、組み込み関数の復帰と実行結果の
格納を同時に行う命令を実行できるようにすることによ
り、性能が著しく向上するという効果がある。
【図１】本発明の一実施例を示したブロック図である。
１ 命令語レジスタ
２ 汎用レジスタ群
３〜５ 引数レジスタ
６ レジスタ番号指定レジスタ
７ 命令アドレスレジスタ
８ インクリメンタ
９ セレクタ
１０ 組み込み関数処理回路
Claims (2)
- 【請求項１】 組み込み関数の処理において、ソフト
ウェアビジブルな汎用レジスタの内容を複数個同時に読
み出し，複数個の別のレジスタへ格納する第１の格納手
段と、前記組み込み関数の実行結果を格納するレジスタ
の番号をレジスタ番号指定レジスタに格納する第２の格
納手段と、この第２の格納手段によって格納すると同時
に命令語によって指定された絶対番地へ分岐し，戻りア
ドレスを命令語によって指定された汎用レジスタにロー
ドする手段とを備えてなることを特徴とする情報処理装
置。 - 【請求項２】 請求項１記載の情報処理装置において
、請求項１の命令と組み合わせて、組み込み関数からの
復帰に際し、組み込み関数の実行結果を汎用レジスタに
格納すると同時に、戻りアドレスにリターンする組み込
み関数復帰命令を実行するようにしたことを特徴とする
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411243A JPH04217027A (ja) | 1990-12-18 | 1990-12-18 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411243A JPH04217027A (ja) | 1990-12-18 | 1990-12-18 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217027A true JPH04217027A (ja) | 1992-08-07 |
Family
ID=18520274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2411243A Pending JPH04217027A (ja) | 1990-12-18 | 1990-12-18 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08212075A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 情報処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533236A (en) * | 1978-08-30 | 1980-03-08 | Toshiba Corp | Parameter control system |
| JPH02232727A (ja) * | 1989-03-07 | 1990-09-14 | Nec Corp | 情報処理装置 |
-
1990
- 1990-12-18 JP JP2411243A patent/JPH04217027A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533236A (en) * | 1978-08-30 | 1980-03-08 | Toshiba Corp | Parameter control system |
| JPH02232727A (ja) * | 1989-03-07 | 1990-09-14 | Nec Corp | 情報処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08212075A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075840A (en) | Tightly coupled multiprocessor instruction synchronization | |
| US5499349A (en) | Pipelined processor with fork, join, and start instructions using tokens to indicate the next instruction for each of multiple threads of execution | |
| US4771380A (en) | Virtual vector registers for vector processing system | |
| KR970016945A (ko) | 다중 인스트럭션 실행 방법 및 수퍼스칼라 마이크로프로세서 | |
| US5465372A (en) | Dataflow computer for following data dependent path processes | |
| US6138210A (en) | Multi-stack memory architecture | |
| JPH01310441A (ja) | データ処理装置 | |
| EP1499956B1 (en) | Method and apparatus for swapping the contents of address registers | |
| EP0240108A2 (en) | A data processing system | |
| US6058457A (en) | Method for storing method frames in multiple stacks | |
| JPH04217027A (ja) | 情報処理装置 | |
| JP2000284964A (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JP3211423B2 (ja) | 分岐命令実行方法および分岐命令実行装置 | |
| US6067602A (en) | Multi-stack-caching memory architecture | |
| JPS62151940A (ja) | レジスタ退避／復帰方式 | |
| US6092152A (en) | Method for stack-caching method frames | |
| JPS60126736A (ja) | デ−タ処理装置 | |
| JPH07114509A (ja) | メモリアクセス装置 | |
| KR930003410B1 (ko) | 스택영역의 데이터참조를 고속으로 행하는 데이터처리장치 | |
| JP3325309B2 (ja) | サブルーチンリターン命令処理装置 | |
| JPS61289429A (ja) | 演算処理装置 | |
| JP2866143B2 (ja) | 動的パイプライン処理装置 | |
| JPH05204638A (ja) | パイプライン処理装置 | |
| JPH0465717A (ja) | プログラム呼び出し方法 | |
| CN121478350A (zh) | 一种指令执行设备、执行方法及电子装置 |