JPH04218100A - パターン認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は認識装置に係り、特に動的
計画法（Ｄｙｎａｍｉｃ　Ｐｒｏｇｒａｍｍｉｎｇ　以
下ＤＰ法と呼ぶ）において２段階マッチングを行う認識
装置の前段マッチング結果から候補を選定するパターン
認識装置に関する。

【０００２】

【従来の技術】一般的に文字認識装置や音声認識装置等
は、入力された文字や音声の特徴パラメータを抽出し、
予め記憶されているパターンとパターンマッチングを行
い、最も類似度の高いものを選択して認識している。

【０００３】前述の音声の特徴パラメータは音声の周波
数スペクトラムが多く用いられており、多数のバンドパ
スフィルターによる方法や高速フーリエ変換によってス
ペクトラムが求められている。そして、これらの方法に
よって求められた音声の周波数スペクトラムを前述した
様に予め登録されているパターンとの比較すなわち標準
パターンとの類似性を求め、入力データに一番近い標準
パターンが入力データであるとしてその結果を出力する
。

【０００４】前述の入力データを登録しているパターン
と比較するとき、これらの間には必ずしも時間軸が１対
１で対応するとは限らず、前後の言葉の関係あるいは長
音の長さ等によって変化する。この様に時間軸等が１対
１に対応しないパターン間の類似性を求める方法すなわ
ちパターンマッチング法としてＤＰ法がある（一般的に
、二つのパターン間の類似性は距離として表される）。

【０００５】このＤＰ法は、音声認識に限らず、文字認
識装置等においても同様に応用される。このＤＰ法はそ
れぞれの特徴点間の最小距離を全てにわたって求める為
に、特徴点の数が増加するほどその演算時間は増大する
欠点を有している。ＤＰ法による前述の欠点を補う為、
一般的には次の方法が用いられている。先ずパターン自
体を線形伸縮し、線形マッチングによる予備選択を行い
、それによって選択された標準パターンについてＤＰ法
によって最小距離の標準パターンを求める方法である。

【０００６】

【従来技術の問題点】線形マッチング法はＤＰ法と比べ
その処理速度が速いので、前述の方法もその処理速度は
全ての標準パターンについてＤＰ法を行った場合と比べ
速い。しかしながらこの方法はパターンを線形圧縮して
いる為、ＤＰ法本来の時間軸の非線形圧縮の性質が薄れ
てしまう欠点を有している。さらに、予備選択に用いら
れている線形マッチングは継続時間の長い単語に対して
はＤＰ法に比べて誤認識が多く予備選択において目的の
標準パターンを選択できない場合があるという問題を有
している。

【０００７】

【発明の目的】本発明は前記問題点に鑑みなされたもの
であり、その目的は２段階ＤＰマッチングにおける前段
のＤＰマッチング結果から候補を選定し、後段ＤＰマッ
チングを行う際の候補選定を効果的に行うパターン認識
装置を提供することにある。

【０００８】

【発明の要点】本発明の特徴とするところは入力パター
ンデータと予め格納されている標準パターンデータとの
パターンマッチングを行い認識結果を決定するパターン
認識装置において、前記入力パターンデータに対して第
１次ＤＰマッチング処理により複数の候補標準パターン
データを選択し、更にその中より類似度が高いと判断さ
れたものから第１の候補、第２の候補とする候補選定手
段と、前記第１の候補と前記入力パターンデータとの距
離が第１の特定値以上であると判断された時は認識不能
と判断し、認識不能を報知する手段と、前記手段により
認識不能と判断されなかった場合において、前記第１の
候補と前記第２の候補との距離が第２の特定値以上であ
ると判断された時は前記第１の候補を認識結果として決
定する手段と、前記手段により認識結果が決定されなか
った場合において、前記候補選定手段により選択された
複数の候補標準パターンデータの中から、第２次ＤＰマ
ッチング処理により認識結果を決定する手段と、を有し
、前記第１次ＤＰマッチング処理は前記第２次マッチン
グ処理よりも粗い精度で行うことを特徴とするパターン
認識装置にある。

【０００９】

【発明の実施例】以下、図面を用いて本発明を詳細に説
明する。図１はプロセッサを用いた本発明の第１の実施
例の構成図である。マイクロホン１はＡＧＣ回路２を介
してＢＰＦ回路３に接続されている。そしてＢＰＦ回路
３の出力はＡ／Ｄコンバータ４に加わる。プロセッサ（
ＣＰＵ）６に接続しているバスライン７には前述のＡ／
Ｄコンバータ４の他にリードオンリメモリ（ＲＯＭ）８
、ランダムアクセスメモリ（ＲＡＭ）９、入出力コント
ロールシステム（ＩＯＣＳ）１０が接続されている。 そして入出力コントロールシステム（ＩＯＣＳ）１０は
他の装置例えばパーソナルコンピュータ１１に接続され
ている。マイクロホン１に入った音声は音声信号すなわ
ち電気信号に変換される。この電気信号は人の話す声の
大きさあるいは話す人の口とマイクの距離によってその
レベルが異なるので、ほぼ一定のレベルとする為、ＡＧ
Ｃ回路２に入力する。ＡＧＣ回路はその出力がほぼ一定
となる様に利得が変化する回路である。ＡＧＣ回路２の
出力すなわち一定のレベルとなった音声信号はＢＰＦ回
路３に加わる。ＢＰＦ回路３は例えば音声帯域を８分割
する様に複数のバンドパスフィルタを有し、このＢＰＦ
回路３によって特定の帯域に８分割される。帯域別に８
分割された音声信号はＡ／Ｄコンバータ４に加わり、各
帯域の音声信号の例えばパワーをデジタル量に変換する
。Ａ／Ｄコンバータ４はＢＰＦ回路３の出力の１帯域す
なわち１チャンネルに対し８ｂｉｔのデータに変換する
ので合計６４ｂｉｔのデータが例えば８ｂｉｔ単位でバ
スライン７に出力される。前述のＡ／Ｄコンバータ４は
バスライン７を介してプロセッサ（ＣＰＵ）６によって
制御されており、前述の６４ｂｉｔのデータはチャンネ
ル単位で分割されてランダムアクセスメモリ（ＲＡＭ）
９に記憶される。

【００１０】プロセッサ（ＣＰＵ）６は前述のＡ／Ｄコ
ンバータ４の制御とデータの格納の他にＤＰ法における
計算処理すなわちＤＰ演算とパーソナルコンピュータ１
１に結果を入出力コントロールシステム（ＩＯＣＳ）１
０を介して出力する制御を行う。これらの演算と制御は
リードオンリメモリ（ＲＯＭ）８に予め格納されている
プログラムをプロセッサ（ＣＰＵ）６が実行することに
よってなされる。そしてランダムアクセスメモリ（ＲＡ
Ｍ）９はその時のワークエリアとしても使用される。

【００１１】図２は前述のＤＰ演算処理を説明するため
のフローチャート図である。Ａ／Ｄコンバータ４よりデ
ータが入力するとＤＰ演算処理がスタート１２し、先ず
、前段ＤＰ演算１３を行う。この前段ＤＰ演算１３は予
めランダムアクセスメモリ（ＲＡＭ）９に格納されてい
る標準データとの距離を求めるものである。しかしなが
らこの演算はすべての入力データに対して行うのではな
く、特定のデータ間隔例えば、入力するデータのうち３
回に１回行う。尚１回の測定データは前述した様に全部
で６４ｂｉｔより成る。特定の時間例えば１単語の音声
データが全て入力し、それに対応した演算が全て終了す
ると、次の候補選定処理１４を実行する。先に実行した
前段ＤＰ演算１３は３回のうち１回の入力データに対し
てＤＰ演算を行ったものであり、その演算は当然ながら
確実さを欠いている。その為に特定の範囲に入った距離
結果の標準パターンデータに対して再度ＤＰ演算を行う
為の選定処理を行う。この選定処理が候補選定処理１４
である。しかしながら前段ＤＰ演算１３によって１個の
標準パターンデータのみの距離が予め定めた距離内に入
っている場合には再度ＤＰ演算を行わず、その標準パタ
ーンが入力データであると決定１５し、図１に示した入
出力コントロールシステム（ＩＯＣＳ）１０を介してパ
ーソナルコンピュータ１１に出力する。また、予め定め
た距離内に入ったものがない場合には入力したデータは
認識できないとして無効１６とする。さらに、前述の特
定の距離内に複数の標準パターンを用いた演算結果が入
りさらに第１の候補との距離の差が特定の範囲に入った
場合には最小距離のパターンから例えば五番目までを候
補として選定する。尚、第１の候補との距離の差が特定
範囲に五個以下しか入らなかった場合にはその数のもの
だけを候補として選定する。候補を決定すると、候補選
定処理１４を終了し、次の後段ＤＰ演算１７を実行する
。前段ＤＰ演算１３においては入力したデータ並びに時
間に対応して並んでいる標準パターンデータを３回に１
回用いて演算しているが、後段ＤＰ演算１７は選択され
た標準パターンデータのそれぞれの全てのデータに対し
ての最小距離を求める。そしてそれぞれの選定された標
準パターンデータに対応して最小距離の中で最も小さい
値の標準パターンを入力したデータと一致しているとし
て決定１５し出力する。

【００１２】図３は前述候補選定処理１４を更に詳細に
示すフローチャート図である。スタート１４−１の後、
先ず、標準パターンに対する最小距離Ｄ（１）を検出し
、第１の特定の値Ｄｒｅｊと比較１４−２する。すなわ
ちＤ（１）をＤｒｅｊで減算し、キャリーが有るか否か
を判別するのである。キャリーなしでＤ（１）≧Ｄｒｅ
ｊ（Ｙ）の場合には無効１６とする。これは前段ＤＰ演
算において、距離が離れすぎた為に後段ＤＰ演算を行っ
ても目的の標準パターンが存在しない可能性が大である
ことを意味するものであり、第１の特定値Ｄｒｅｊは、
そのスレッシホールド値である。キャリー有りでＤ（１
）＜Ｄｒｅｊ（Ｎ）の場合には、第２番目の最小距離Ｄ
（２）との差分値が第２の特定値Ｄｄｅｃ以上であるか
否かを判別１４−３する。前段ＤＰ演算における処理は
後段ＤＰ演算における処理より誤差は大であるが、第１
の候補すなわちＤ（１）の距離の標準パターンと第２の
候補、すなわちＤ（２）の距離の標準パターンとの差が
前述の第２の特定値Ｄｄｅｃ以上あれば、後段の演算処
理を行っても、その候補順位に変化はみられない。 これによって、第２の特定値以上の差が生じている場合
には第１の候補を一致したとして決定１５する。すなわ
ち（Ｄ（２）−Ｄ（１））≧Ｄｄｅｃを満足（Ｙ）する
として決定１５する。

【００１３】前述の差が少ない場合には前段処理におけ
る誤差範囲であるので、第１〜第５の候補を選択１４−
４する。すなわち、第１の候補の最小距離Ｄ（１）との
差が第３の特定値ＤＤＰより小となる候補Ｄ（ｎ）を求
める。そして、第１の候補から５番目までの候補を選択
する。すなわち第１の候補との差が第３の特定値ＤＤＰ
以下である標準パターンのうち最小値から５番目以内を
選択する。前述の選択処理１４−４が終了すると候補選
定処理１４は終了１４−５する。

【００１４】図２において、標準パターンの時間に対応
した全てのデータについて行うのは後段ＤＰ演算１７で
あり、その時の標準パターンは最大五個であるので、こ
の演算時間は全ての標準パターンに対して行う演算と比
べはるかに速い。例えば標準パターンが６４個あった場
合には最大で５／６４に短縮される。また前段ＤＰ演算
は３回に１回の割合で行うので１個の標準パターンの全
てのデータに対して行うのに比べその演算処理ははるか
に少ない。

【００１５】さらに、候補選択しておいて、候補の数が
５個以下になる場合、またさらには決定してしまう場合
があり、その処理時間は全てＤＰ演算を行った処理と比
べはるかに速い。

【００１６】図４は本発明の第２の実施例の回路構成図
である。図１に示した本発明の実施例はプロセッサにお
いて演算とその制御を行っているが、図４の実施例は全
て回路によって制御され、さらに演算も回路によってな
される。Ａ／Ｄコンバータ１８には図１に示したＢＰＦ
回路３の出力が加わり、その出力はパラメータ正規化圧
縮部１９を介してレベル検出部２１、入力パターンメモ
リ２０に入力する。レベル検出部２１の検出出力はタイ
ミング制御部２２に加わる。そしてタイミング制御部２
２の制御出力はＡ／Ｄコンバータ１８、パラメータ正規
化圧縮部１９、フレームカウンタ２３、制御部２４に入
力する。入力パターンメモリ２０、標準パターンメモリ
２５、ワークエリアメモリ２６、最小距離メモリ２７に
は制御部２４より出力されるアドレス出力が加わる。

【００１７】距離演算部２８には入力パターンメモリ２
０、標準パターンメモリ２５の出力が加わり、その出力
は部分和演算部２９を介してワークエリアメモリ２６に
入力する。ワークエリアメモリ２６の出力は部分和演算
部２９と最小距離算出部３０に加わる。最小距離算出部
３０にはこの他に標準パターンフレーム長メモリ３１の
出力、フレームカウンタ２３の出力がゲート回路３２を
介して、ならびにゲート回路３３とフレーム数補正部３
４を介して加わる。最小距離算出部３０の出力端子は最
小距離メモリ２７の入力端子に接続されており、最小距
離メモリ２７の出力端子は候補選択部３５の入力端子に
接続される。候補選択部３５の出力は候補番号メモリ３
６と制御部２４に加わる。そしてさらに決定結果３７と
して出力される。候補番号メモリ３６は制御部２４に接
続される。制御部２４の制御出力は距離演算部２８、部
分和演算部２９、最小距離算出部３０、標準パターンフ
レーム長メモリ３１、候補選択部３５に加わる。さらに
、制御部２４からはゲート回路３２の制御端子に、また
インバータ３８を介してゲート回路３３の制御端子に制
御信号が入力する。尚、図中Ａは接続されていることを
示すシンボルである。

【００１８】Ａ／Ｄコンバータ１８に加わるそれぞれの
帯域分割された信号はデジタル量に変換されパラメータ
正規化圧縮部１９に入力する。パラメータ正規化圧縮部
１９においては最大値＋１の値で入力データを正規化し
、処理に必要なビット数に変換すなわち有効ビット数以
下を切りすてる。また最大値が特定の値以下の時には、
特定値で入力データを正規化し、前述と同様に処理に必
要なビット数に変換する。これによって特定のビット数
に変換されたデータは入力パターンメモリ２０に格納さ
れる。レベル検出部２１は前述のパラメータ正規化圧縮
部１９によって処理されたデータが特定の値すなわちス
レッシホールドレベルＴＨ以上であるか否かを検出する
。このレベル検出部２１によって得られた結果によって
タイミング信号を切換える動作をタイミング制御部２２
は行う。これはＡ／Ｄコンバータ１８、パラメータ正規
化圧縮部１９が動作する場合に音声区間ＴＳのスタート
を早く検出する為に行うものである。これによって入力
したパラメータ、すなわちデータＤａがスレッシホール
ドレベルＴＨ以下の時には高速のクロックＴＰＳにおい
て、スレッシホールドレベルＴＨ以上の時、すなわち音
声区間に入ると特定の遅いクロックでＡ／Ｄコンバータ
１８並びにパラメータ正規化圧縮部１９が動作する。 前述の動作によって得られたデータは音声区間ＴＳにお
いて入力パターンメモリ２０に格納される。前述した図
１のプロセッサを用いた処理装置の処理と同様に前段Ｄ
Ｐ演算と後段ＤＰ演算とを行うが、その処理は図４の本
発明の実施例の回路においては同じ回路でなされる。そ
してその前段ＤＰ演算であるか後段ＤＰ演算であるかは
制御部２４の制御によって決まる。すなわち前段ＤＰ演
算と後段ＤＰ演算は、入力パターンメモリ２０、標準パ
ターンメモリ２５、ワークエリアメモリ２６のアクセス
が異なるのみで、ＤＰ演算に関係する距離演算部２８、
部分和演算部２９、最小距離算出部３０は全く同じ動作
となる。図１の説明において述べたように、その異なる
点は全てのデータに対してＤＰ演算を行うのではなく、
３個に１個の演算となることであり、これは制御部２４
より発生する各メモリのアドレス値が異なるだけである
。

【００１９】距離演算部２８、部分和演算部２９、最小
距離算出部３０は前述した様にＤＰ演算に関係する回路
部である。先ずＤＰ演算について式を用いて説明する。 入力パターン｜Ａ｜、標準パターン｜Ｂ｜をそれぞれ｜
Ａ｜＝｜Ａ｜１　，｜Ａ｜２　，・・・｜Ａ｜ｊ　　　
・・・（１）｜Ｂ｜＝｜Ｂ｜１　，｜Ｂ｜２　，・・・
｜Ｂ｜ｉ　　　・・・（２）とする。｜Ａ｜１　〜｜Ａ
｜ｊ　，｜Ｂ｜１　〜｜Ｂ｜ｉ　はある時間における特
徴ベクトルである。このある時間における特徴ベクトル
は例えば本発明の実施例においては８次元（音声帯域を
８分割）の特徴ベクトルであり、｜Ａ｜ｊ　＝（ａｊ１
，ａｊ２，・・・ａｊ８）　　　　　　　　・・・（３
）｜Ｂ｜ｊ　＝（ｂｉ１，ｂｉ２，・・・ｂｉ８）　　
　　　　　　・・・（４）で表される。

【００２０】ＤＰ演算における部分和ｇ（ｉ，ｊ）は一
般的に

【００２１】

【数１】

【００２２】で表される。ここでｄ（ｉ，ｊ）は各特徴
ベクトル間の距離であり、

【００２３】

【数２】

【００２４】で定義される。またｄｗは片側の窓幅であ
り窓幅をＷとするならばＷ＝２ｄＷ＋１となる。前述の
（５）式はＤＰ演算における部分和を表す式であり、パ
ターン間距離はｇ（Ｉ，Ｊ）で得られる。一方、音声認
識等の場合には入力パターンデータ並びに標準パターン
データはそれぞれ入力時間が異なる。すなわち、（１）
（２）式におけるＩ，Ｊが一定ではないので、サンプル
数で正規化しなくてはならない。本発明の実施例におい
てはこのサンプル数が入力パターンデータ、標準パター
ンデータでそれぞれ異なるので、最終パターン間距離Ｇ
（Ｉ，Ｊ）は

【００２５】

【数３】

【００２６】となる。一方、本発明の図４の実施例にお
いては変数変換して演算を行っている。すなわち、ｉ＝
ｍ＋ｊ−ｄｗ−１　　　　　　　　　　　　　　　　　
　　　・・・（７）ただし１≦ｍ≦ｗｌ＝ｊ　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　・・・（８）ｌ′＝ｊ−１　　　　　　　　　
　　　　　　　　　　　　　　　　　　　・・・（９）
としてｍ，ｌ，ｌ′に関係する式を用いて演算を行う。 （７）〜（９）式を（５），（６）式に代入し、変換す
ると、ｅ（ｄｗ＋１，１）＝２ｄ（１，１）　　　　　
　・・・（１０）

【００２７】

【数４】

【００２８】となる。そして変換後の最終パターン間距
離Ｅ（Ｍ，Ｌ）は

【００２９】

【数５】

【００３０】但しＭ＝Ｉ−Ｊ＋ｄｗ＋１　　　　　　　
　　　　　　　　　　　　　・・・（１３）Ｌ＝Ｊ　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　・・・（１４）で表される。

【００３１】（１０）′式において、ｍ≠ｄｗ＋１，１
≦ｍ≦ｗではｅ（ｍ，１）は無限大としている。これは
後述するが、メモリ内において（１１）式の最小値を格
納する為に（１０）式の演算と同時あるいはその演算の
前に最大値をメモリに格納する。

【００３２】図４についてさらに説明を続ける。距離演
算部２８は前述の特徴ベクトル間の距離ｄ（ｉ，ｊ）を
求める回路である。すなわち、入力パターンメモリ２０
と標準パターンメモリ２５より入力する各データより（
５）′式の演算を行う。そしてその演算結果を部分和演
算部２９に出力する。部分和演算部２９は距離演算部２
８より得られる演算結果とワークエリアメモリ２６より
得られるデータより（１０）（１１）式の演算を行う。

【００３３】前段ＤＰ演算は入力データすなわち前述各
特徴ベクトルのうち３個に１個の割合で演算を行ってい
る。すなわち、入力データの｜Ａ｜１　，｜Ａ｜４　・
・・｜Ａ｜３Ｐ＋１に関してのみ演算する。標準パター
ンデータも同様に３個に１個の割合で標準パターンメモ
リ２５から｜Ｂ｜１　，｜Ｂ｜４　・・・｜Ｂ｜３Ｐ′
＋１が読出されて演算に用いられている。

【００３４】尚、後段ＤＰ演算においては全てのデータ
が用いられる。最小距離算出部３０は後述する音声区間
終了後に動作する回路である。この最小距離算出部３０
はワークエリア２６内の距離データから各標準パターン
データの最小値を求める。すなわち、前述（１２）式の
Ｅ（Ｍ，Ｌ）を求める回路である。

【００３５】先ず前述（１３），（１４）式を満たすＭ
，Ｌに該当するｅ（Ｍ，Ｌ）をワークエリアメモリ２６
より求める。さらに標準パターンフレーム長メモリ３１
より出力されるＩとフレームカウンタ２３より出力され
るデータＪを加算し、その結果でｅ（Ｍ，Ｌ）を割る。 そしてその結果を最小距離メモリ２７に格納する。 ただし、前段処理の場合、入力パターン、標準パターン
のフレーム長はほぼ３分の１になっているが、Ｉ，Ｊは
整数であり、３で割切れるとは限らないので、これはＩ
，Ｊが３の倍数の時（Ｉ／３）＋１，（Ｊ／３）＋１と
し、Ｉ，Ｊが３の倍数プラス１の時｛（Ｉ−１）／３｝
＋１，｛（Ｊ−１）／３｝＋１とし、Ｉ，Ｊが３の倍数
プラス２の時｛（Ｉ−２）／３｝＋１，｛（Ｊ−２）／
３｝＋１として標準パターン長メモリ３１、フレーム数
補正部３４から出力される。

【００３６】このように、Ｉ／３，Ｊ／３は前段処理の
場合であり、後段処理の場合には標準パターンフレーム
長メモリ３１からはＩが、フレームカウンタ２３からゲ
ートを介してＪがそれぞれ入力される。

【００３７】

【数６】

【００３８】が演算される。候補選択部３５は最小距離
メモリ２７に格納された各標準パターンデータに対する
最小距離の中から、さらに最小値を有するものを求め、
候補番号メモリ３６に標準パターンデータに対応したパ
ターンナンバー（１〜ｎ）を格納する。候補選択部３５
は前述したプロセッサを用いた２段ＤＰ演算と同様に、
条件によって候補番号メモリ３６に格納する動作が異な
る。前段ＤＰ演算１３によって１個の標準パターンデー
タのみの距離が予め定めた距離内に入っている場合には
決定として端子３７に決定結果例えばパターンナンバー
を出力する。またこの結果は制御部２４を介して入出力
制御システム（ＩＯＣＳ）１０に出力される。この時に
は制御部２４は後段ＤＰ演算処理の制御は行わず次の入
力パターンデータが入力するのを待つ。また予め定めた
距離内に入ったものがない場合には入力したデータは認
識できないとして制御部２４に出力する。この場合にも
制御部２４は認識不可能であることを入出力制御システ
ム（ＩＯＣＳ）１０に出力する。さらに前述の特定距離
内に複数の標準パターンを用いた演算結果が入りさらに
第１の候補との距離の差が特定の範囲に入った場合には
最小距離のパターンから例えば五番目までを候補として
選定する。尚、特定範囲内に五個以下しか入らなかった
場合、さらには第１の候補との距離の差が特定範囲に入
らなかった場合にはその数のものだけを候補として選定
する。すなわち、この場合には候補番号メモリ３６には
２〜５個の番号が格納される。尚、候補番号メモリ３６
への番号の格納は前段処理を行った場合にのみ格納され
るものであり、後段演算においてはこの候補選択部は最
小値を検出後そのナンバー（１〜ｎ）を制御部２４に出
力する。

【００３９】前述の距離演算部２８、部分和演算部２９
、最小距離算出部３０、候補選択部３５はそれぞれ前段
ＤＰ演算、後段ＤＰ演算の場合に共通に使用されるもの
である。

【００４０】レベル検出部２１は前述した様にパラメー
タ正規化圧縮部１９のレベルすなわちパラメータＤａが
特定値（スレッシホールドレベルＴＨ）以上であるか否
かを判別する回路であり、スレッシホールドレベルＴＨ
以上の検出でクロックＴＰＳがＴＳ　に変化してＤＰ演
算処理を開始させるが、逆に演算処理中に検出した場合
には候補の退避を行わせる信号となる。タイミング制御
部２２はこれらのタイミングを制御する回路である。

【００４１】図５はタイミング制御部２２の回路構成図
である。レベル検出部２１からの検出信号はフリップフ
ロップ４０のセット端子Ｓ、カウンタ５１のリセット端
子Ｒとインバータ４１を介してアンドゲート４２，４３
のゲートに加わる。フリップフロップ４０の出力Ｑはア
ンドゲート４４，４５のゲートとインバータ４６を介し
てアンドゲート４７のゲートに接続される。タイミング
発生部４８のクロック出力ＴＳ　，ＴＰＳはアンドゲー
ト４５，４７を介してオアゲート４９に入力する。オア
ゲート４９の出力はＡ／Ｄコンバータ４及びパラメータ
正規化圧縮部１９に接続される。アンドゲート４５の出
力ＴＳ′は３進のカウンタ５０の入力とアンドゲート４
２，４４のゲートに加わる。アンドゲート４４の出力は
フレームカウンタ２３に接続される。アンドゲート４２
の出力はカウンタ５１に加わり、そのカウンタ５１のＮ
Ｏ．７出力はフリップフロップ４０のリセット端子Ｒに
加わるとともに終端出力として制御部２４に出力される
。タイミング発生部のクロック出力、アンドゲート４３
の出力、フリップフロップ４０の出力Ｑは制御部２４に
加わる。カウンタ５０のＮＯ．２出力はタイミング発生
部４８とアンドゲート４３に接続される。

【００４２】図６はタイミング制御部２２のタイミング
チャート図である。以下図６を用いてタイミング制御部
２２の動作を説明する。フリップフロップ４０がリセッ
ト状態の時にはその出力Ｑはローレベル（Ｌレベル）で
あるのでアンドゲート４４，４５はオフとなる。しかし
ながら、その信号はインバータ４６に加わっているので
、インバータ４６の出力はハイレベル（Ｈレベル）とな
る。インバータ４６の出力はアンドゲート４７に加わっ
ているので、アンドゲート４７がオンとなり、タイミン
グ発生部４８より発生するクロックＴＰＳがアンドゲー
ト４７、オアゲート４９を介して出力される。図６にお
けるクロックＴＰＳ′はアンドゲート４７の出力を示す
信号である。パラメータＤａがスレッシホールドレベル
ＴＨより大となると、レベル検出部２１の出力はＨレベ
ルとなりフリップフロップ４０をセットするとともにカ
ウンタ５１をリセットする。これによってフリップフロ
ップ４０の出力はＨレベルとなり、カウンタ５１のカウ
ント値は０となる。フリップフロップ４０の出力がＨレ
ベルとなるとアンドゲート４７はオフとなりアンドゲー
ト４４，４５がオンとなる。これによってタイミング発
生部４８より発生するクロックＴＳ　がアンドゲート４
５、オアゲート４９を介して出力される。オアゲート４
９の出力はＡ／Ｄコンバータ１８並びにパラメータ正規
化圧縮部１９のそれぞれのクロック端子に加わっている
ので、スレッシホールドレベル以下ではそのタイミング
はＴＰＳで行われ、以上ではＴＳ　となる。例えばＴＳ
　とＴＰＳのクロック周波数の関係を１：３としておけ
ば、ＴＳ　の３倍のクロックで低レベルを読出し、スレ
ッシホールドレベル以上になるとＴＳ　のクロックでサ
ンプリングを行いＤＰ演算用のデータとして取込まれる
。アンドゲート４５の出力すなわちクロックＴＳ　′は
カウンタ５０にも加わっているので、カウンタ５０の出
力すなわち、カウンタ５０は３進カウンタであるので１
／３分周された信号がタイミング発生部４８を介してイ
ンバートされＴＦＤＰ　の信号として制御部２４に加わ
る。ＴＦＤＰ　信号はそのタイミングで図３に示した回
路がＤＰ演算を行うクロックとなる。またアンドゲート
４４もオンとなるので、クロックＴＳ　′が出力され、
フレームカウンタ２３に加わる。また、フリップフロッ
プ４０の出力Ｑは制御部２４の始端信号端子に加わって
いるので、制御部２４はフリップフロップ４０がＨレベ
ルとなった時に前段ＤＰ演算の制御を開始する。

【００４３】一方、音声信号等は一時的にその信号レベ
ルが低下する場合がある。例えばガッコウ（学校）の様
に「ッ」の音はつまる音であり、音声としてはそのレベ
ルは低下している。しかしながら、これを終点としてし
まうと誤認識をともなうので、特定の時間レベルが低下
したことを検出して認識を行う。この特定の時間を検出
するのがカウンタ５１である。フリップフロップ４０が
セット状態でレベル検出部２１がローレベルとなるとカ
ウンタ５１はリセットが解除され、インバータ４１を介
してＨレベルが加わりアンドゲート４２がオンとなる。 これによってアンドゲート４５より発生するクロックが
アンドゲート４２を介してカウンタ５１に加わる。カウ
ンタ５１は８進カウンタであり、リセット解除後クロッ
クが７クロック入力することによってＮＯ．７出力がＨ
レベルとなる。７クロック以前で再度レベル検出部２１
がＨレベルとなるとカウンタ５１はリセットされる。そ
して次にレベル検出部２１より入力する信号がＬレベル
になるとまた同様の動作をくりかえす。カウンタ５１が
７クロックをカウントすると、ＮＯ．７出力がＨレベル
となるので、フリップフロップ４０はリセットされ、初
期状態となる。カウンタ５１のＮＯ．７出力は制御部２
４の終端決定の端子に加わっており、制御部２４は後段
のＤＰ演算を行う。一方、レベル検出部２１の信号はイ
ンバータ４１を介してゲート４３にも加わっているので
、レベル検出部２１の信号がＬレベルとなるとゲート４
３にはＨレベルが加わりカウンタ５０の出力が待避信号
として制御部２４に加わる。

【００４４】待避信号すなわちアンドゲート４３の出力
信号はレベル検出部２１がＬの状態ではカウンタ５０の
出力に同期して制御部２４に出力される。そして制御部
２４では候補の待避を行う。待避とはワークエリアメモ
リ２６に格納されているＤＰ演算における部分和演算結
果よりデータを読出し、最小距離算出部３０で最終的な
演算を標準パターン数（１〜ｎ）行い最小距離メモリ２
７に格納しさらに候補選択部３５での候補決定を行い候
補番号メモリ３６に格納する動作を示している。この待
避はレベル検出部２１の出力がＬレベルになってから７
クロック（ＴＳ　′）後に行うことも可能である。しか
し、この待避をＬレベル検出期間すなわち前述の７クロ
ック期間に行うことによって終端決定がなされると同時
に後段ＤＰ演算を実行することが可能となるので、本発
明の実施例ではその全処理における時間はさらに短くな
る。

【００４５】図６に示したタイミングチャートにおいて
は音声区域で一時的なレベル低下が検出され、待避を行
っているが、さらに続くレベルがＨレベルとなるので、
再度、前段ＤＰ演算処理を実行する。そして無音区間Ｔ
Ｓｎにおいて再度候補の待避を行い７クロック目で終端
を検出し、候補が決定する。前述の音声区間ＴＳと無音
区間ＴＳｎが前段ＤＰ演算であり、候補決定から単語決
定の間で後段ＤＰ演算がなされる。この区間の単語決定
区間ＴＪとなる。クロックＴＢＤＰ　　，ＴＦＤＰ　は
前段後段ＤＰ演算のクロックであり、制御部２４はこの
クロックに同期して各演算部を制御する。図４にもどっ
てさらに説明する。タイミング制御部２２より発生しフ
レームカウンタ２３に入力するクロックは、フレームカ
ウンタ２３においてカウントされる。このカウンタ２３
によって入力パターンデータのフレーム数が求められる
。フレームカウンタ２３の出力はゲート回路３２，３３
に加わる。制御部２４の出力信号はゲート３２の制御端
子とインバータ３８を介してゲート３３の制御端子に加
わっているのでゲート３２，３３は常時どちらか一方が
オンとなる構成となっている。前段ＤＰ演算の場合には
Ｌレベルが制御部２４より出力されるのでゲート３３が
オンとなりフレームカウンタ２３の出力はゲート３３を
介してフレーム数補正部３４に加わる。フレーム数補正
部３４は前述した様にフレームカウンタの値をほぼ１／
３にする回路であり、入力Ｊが３Ｕ（Ｕは整数）の時、
（Ｊ／３）＋１を出力、入力Ｊが３Ｕ＋１の時｛（Ｊ−
１）／３｝＋１を出力、入力Ｊが３Ｕ＋２の時｛（Ｊ−
２）／３｝＋１を出力する。この出力が前段ＤＰ演算に
おいて最小距離算出部３０において使用される。一方、
後段ＤＰ演算の時にはゲート３２がオン、ゲート３３が
オフとなり、フレームカウンタの出力Ｊがそのまま最小
距離算出部３０に加わる。

【００４６】また、標準パターンフレーム長メモリ３１
は前述した様に制御部２４において前段ＤＰ演算である
か後段ＤＰ演算であるかが制御されており、最小距離算
出部３０にはそれに対応した各標準パターンのフレーム
数Ｉに関係した値すなわち、前段ＤＰ演算の時にはＩが
３Ｕ′（Ｕ′は整数）の時（Ｉ／３）＋１、Ｉが３Ｕ′
＋１の時｛（Ｉ−１）／３｝＋１、Ｉが３Ｕ′＋２の時
（Ｉ−２）／３＋１を出力し、後段ＤＰ演算の時にはＩ
をそのまま出力する。尚、Ｉは標準パターンメモリ２５
に格納された標準パターンデータ（１〜ｎ）に対応して
変化するものである。

【００４７】図７は図４における候補選択部３５を詳細
に示す回路構成図である。最小距離メモリ２７の出力は
最小値選択部３５−１に入力する。最小値選択部３５−
１の第１の出力は候補メモリ３５−２の入力に接続され
第２の出力は後段ＤＰ演算時の決定信号として出力３５
−３される。候補メモリ３５−２のアドレス入力には制
御２７からの信号をカウントするアドレスカウンタ３５
−４の出力が加わる。そして候補メモリ３５−２の出力
はラッチ３５−５と比較回路３５−６の第１の入力、選
択回路３５−７の第１の入力に加わる。ラッチ３５−５
の出力は比較回路３５−８の入力、比較回路３５−６の
第２の入力、選択回路３５−７の第２の入力に接続され
る。比較回路３５−６の比較出力は選択回路３５−７に
入力するとともに制御部２４に加わる。さらに決定出力
は候補選定処理１４での決定として制御部２４に入力す
るとともに決定として出力３５−３′される。選択回路
３５−７の出力は候補番号メモリ３６に入力する。比較
回路３５−８、３５−６、選択回路３５−７には第１〜
第３特定値Ｄｒｅｊ、Ｄｄｅｃ、ＤＤＰのデータがそれ
ぞれ加わる。

【００４８】アドレスカウンタ３５−４に加わる信号Ｂ
、最小値選択部３５−１、選択回路３５−７に制御信号
Ｂ′並びに前述の第１〜第３の特定値Ｄｒｅｊ、Ｄｄｅ
ｃ、ＤＤＰのデータは制御部２４より加わるデータであ
る。最小値選択部３５−１は最小距離メモリ２７より順
次入力する最小距離データと候補メモリ３５−２に格納
されているデータとの大小関係を比較する。候補メモリ
３５−２は最小距離データの値の少ないものから５番目
までを記憶するメモリである。そして、この記憶されて
いるデータと入力されているデータとを最小値選択部３
５−１は小さい順に比較し、最小距離メモリ２７より入
力するデータが対応する順位のデータであった場合には
対応する順位の位置にデータとその候補番号を格納し、
それ以降の順位のデータを順次シフトする。すなわち、
例えば、標準パターンの最小距離データの値が小さいも
のよりＢ２　、Ｂ７　、Ｂ１　、Ｂ８　、Ｂ４　と存し
、最小距離メモリ２７より入力した標準パターンの最小
距離データＢ９　の値が小さいものより第３位であった
場合にはＢ１　の位置にＢ９　を格納し、Ｂ１　、Ｂ８
　をその後にシフトする。すなわち結果としてはＢ２　
、Ｂ７　、Ｂ９　、Ｂ１　、Ｂ８　となる。この様にし
て全ての標準パターンデータに対する最小距離データに
対して大小の比較処理を行うことによって、最小距離デ
ータの小さいものから５番に（Ｄ（１）〜Ｄ（５））ま
での値とその番号が候補メモリ３５−２に格納される。 すなわち、無条件で第１〜第５の候補が選択されて格納
される。これらの動作の制御は制御部２４から入力する
制御信号Ｂ、Ｂ′によってなされる。

【００４９】次に最小値の最小距離データすなわち第１
の候補Ｄ（１）が候補メモリ３５−２より出力されラッ
チ回路３５−５に格納される。そして、比較回路３５−
８にも加わり第１の候補が前述の第１の特定値Ｄｒｅｊ
と比較される（図３ステップ１４−２）。第１の候補Ｄ
（１）が第１の特定値Ｄｒｅｊ以上であると無効信号が
制御部２４に出力されて無効と判断される。また第１の
特定値より第１の候補の値が小さい場合には有効信号が
制御部２４に出力されることにより図３のステップ１４
−３が示すように、アドレスカウンタ３５−４が制御部
２４の制御信号Ｂによってカウントが進み第２の候補の
最小距離データＤ（２）が格納されている候補メモリ３
５−２をアクセスし、候補メモリ３５−２より第２の候
補の最小距離データＤ（２）が比較回路３５−６の第１
の入力に加わる。比較回路３５−６は図３のステップ１
４−３に示すように第１の入力に加わるデータと第２の
入力に加わるデータとの差を求め、その差が第２の特定
値Ｄｄｅｃより小さいか否かを判別する回路であり、前
述の比較回路３５−８の出力によって動作する。すなわ
ち比較回路３５−６の第２の入力には前述のラッチ３５
−５に格納された第１の候補データＤ（１）が加わって
いるので、その差分を求め、第２の特定値Ｄｄｅｃと比
較する。その結果、差分値が第２の特定値Ｄｄｅｃ以上
の場合には第１の候補を目的とする標準パターンとして
決定信号と決定番号を制御部２４に出力する（図３ステ
ップ１４−３）。尚、この時には選択回路３５−７は動
作しない。また、前述と逆に第２の特定値Ｄｄｅｃより
差分値が小さい場合には、第１の候補の他にまた他の候
補が存在する可能性を有するので、それらの選択を行う
動作信号を選択回路３５−７に出力する。選択回路３５
−７は図３ステップ１４−４に示すような選択を行う回
路であり、第１の入力と第２の入力との差分値が第３の
特定値ＤＤＰより大きいか否かを判別し第２〜第５の候
補を選択する回路である。最小値選択部３５−１におい
て第１の候補から第５の候補までは選択されているが、
この最小値選択部３５−１における選択には第１の候補
データからの差は求められていない。この差を求め、そ
の差が第３の特定値ＤＤＰより小さいか否かを判別する
のが選択回路である。すなわち、第１の入力に加わる信
号Ｄ（ｎ）と第２の入力に加わる信号Ｄ（１）と差分を
求め、その差分値が第３の特定値ＤＤＰより小さい場合
にはその候補番号を候補番号メモリ３６に出力する。比
較回路３５−６より選択回路３５−７の動作開始信号が
入力すると選択回路は前述の動作を開始する。

【００５０】この回路が動作を開始するのは、第１の入
力に第３の候補データが入力した時から始まるものであ
り、第１、第２の候補の候補番号はこの動作開始前に無
条件に選択回路３５−７を介して候補番号メモリに順次
出力される。すなわち、比較回路３５−６でＤ（２）−
Ｄ（１）＜Ｄｄｅｃと判断された際に（図３ステップ１
４−３）、第１及び第２の候補番号をそれぞれ候補番号
メモリに出力し格納する。選択回路は第３の候補データ
から順次前述の判別動作をくりかえし、その差が第３の
特定値ＤＤＰより大きくなった時に候補番号メモリ３６
にその候補番号を出力しなくなる。候補番号メモリ３６
には最大５個の候補番号が記憶されるが、選択回路の判
別動作によってその数は２〜５と変化する。

【００５１】前述した本発明の実施例では音声認識装置
を用いるが、これに限るものではない。例えば文字認識
装置等、パターンを認識するものであれば応用可能であ
る。

【００５２】

【発明の効果】以上述べた様に本発明は前後２段による
ＤＰ演算を行うものであり、前後は候補選択を行うため
の処理であり、後段は高精度に前段によって得られた候
補からその目的のパターンを検出する処理である。前段
は全てのデータに対して処理するのではなく例えば３測
定ポイントに対して１回の距離演算を行うのでその処理
速度は速くまた、多くのワークメモリを必要としない。 又同様に後段においては、特定数の候補に対してのみＤ
Ｐ演算を行うので多くのメモリを必要とせず処理時間は
短い。

【００５３】そして本発明によれば前段ＤＰマッチング
の結果によって目的の標準パターンの決定、あるいは２
〜５個の候補を選択して後段ＤＰ演算を行っているので
、平均的な処理時間は速くなる。

【図面の簡単な説明】

【図１】プロセッサを用いた本発明の第１の実施例の構
成図である。

【図２】ＤＰ演算処理を説明するフローチャート図であ
る。

【図３】本発明の実施例の候補選定処理１４をさらに詳
細に示すフローチャート図である。

【図４】本発明の第２の実施例の回路構成図である。

【図５】タイミング制御部の回路構成図である。

【図６】タイミング制御部のタイミングチャート図であ
る。

【図７】本発明の実施例の候補選択部３５の詳細な回路
図である。

【符号の説明】

１　　マイクロホン２　　ＡＧＣ回路３　　ＢＰＦ回路
４，１８　　Ａ／Ｄコンバータ６プロセッサ８　　リー
ドオンリメモリ９　　ランダムアクセスメモリ１０　　
入出力コントロールシステム１３　　前段ＤＰ演算１４
　　候補選定処理１５　　後段ＤＰ演算１９　　パラメ
ータ正規化圧縮部２０　　入力パターンメモリ２１　　
レベル検出部２２　　タイミング制御部２３　　フレー
ムカウンタ２４　　制御部２５　　標準パターンメモリ
２６　　ワークエリアメモリ２７　　最小距離メモリ２
８　　距離演算部２９　　部分和演算部３０　　最小距
離算出部３１　　標準パターンフレーム長メモリ３２，
３３　　ゲート回路３４　　フレーム数補正部３５　　
候補選択部３６　　候補番号メモリ５０，５１　　カウ
ンタ３５−１　　最小値選択部３５−２　　候補メモリ
３５−４アドレスカウンタ３５−５　　ラッチ３５−６
，３５−８　　比較回路３５−７　　選択回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力パターンデータと予め格納されている
   標準パターンデータとのパターンマッチングを行い認識
   結果を決定するパターン認識装置において、前記入力パ
   ターンデータに対して第１次ＤＰマッチング処理により
   複数の候補標準パターンデータを選択し、更にその中よ
   り類似度が高いと判断されたものから第１の候補、第２
   の候補とする候補選定手段と、前記第１の候補と前記入
   力パターンデータとの距離が第１の特定値以上であると
   判断された時は認識不能と判断し、認識不能を報知する
   手段と、前記手段により認識不能と判断されなかった場
   合において、前記第１の候補と前記第２の候補との距離
   が第２の特定値以上であると判断された時は前記第１の
   候補を認識結果として決定する手段と、前記手段により
   認識結果が決定されなかった場合において、前記候補選
   定手段により選択された複数の候補標準パターンデータ
   の中から、第２次ＤＰマッチング処理により認識結果を
   決定する手段と、を有し、前記第１次ＤＰマッチング処
   理は前記第２次マッチング処理よりも粗い精度で行うこ
   とを特徴とするパターン認識装置。