JPH04218944A - 集積回路マスクのレイアウト方法および装置 - Google Patents
集積回路マスクのレイアウト方法および装置Info
- Publication number
- JPH04218944A JPH04218944A JP3092879A JP9287991A JPH04218944A JP H04218944 A JPH04218944 A JP H04218944A JP 3092879 A JP3092879 A JP 3092879A JP 9287991 A JP9287991 A JP 9287991A JP H04218944 A JPH04218944 A JP H04218944A
- Authority
- JP
- Japan
- Prior art keywords
- data
- layout
- creating
- circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路（以下、
ＬＳＩという。）のマスクパターンを作成するＬＳＩマ
スクのレイアウト方法および装置に関する。
ＬＳＩという。）のマスクパターンを作成するＬＳＩマ
スクのレイアウト方法および装置に関する。
【０００２】
【従来の技術】従来よりＬＳＩのマスクパターンは、い
わゆるレイアウトエディタを用いて作成されている。こ
のレイアウトエディタは計算機上のソフトウェアとして
実現されている。レイアウトエディタはマウス、キーボ
ード等の外部入力装置により、各レイヤーの図形を入力
していき、ＬＳＩの各レイヤーのマスクパターンを作成
していくものである。
わゆるレイアウトエディタを用いて作成されている。こ
のレイアウトエディタは計算機上のソフトウェアとして
実現されている。レイアウトエディタはマウス、キーボ
ード等の外部入力装置により、各レイヤーの図形を入力
していき、ＬＳＩの各レイヤーのマスクパターンを作成
していくものである。
【０００３】ところで、各レイヤー毎にデザインルール
という図形の制限がある。このデザインルールはＬＳＩ
の製造プロセスに起因する制約により決定され、このデ
ザインルールに基いて、各レイヤーのマスクパターンが
自動的に作成されている。
という図形の制限がある。このデザインルールはＬＳＩ
の製造プロセスに起因する制約により決定され、このデ
ザインルールに基いて、各レイヤーのマスクパターンが
自動的に作成されている。
【０００４】
【発明が解消しようとする課題】上述したようにＬＳＩ
のレイアウトにおいては、デザインルールというＬＳＩ
の製造プロセスに起因する制約があり、このデザインル
ールに基いてレイアウトを行っている。
のレイアウトにおいては、デザインルールというＬＳＩ
の製造プロセスに起因する制約があり、このデザインル
ールに基いてレイアウトを行っている。
【０００５】上述したデザインルールは、各レイヤーに
おいて、最も条件の厳しい部分で最小寸法が決められて
いる。例えば、メタルレイヤーにおいては、ポリシリコ
ンレイヤーやフィールド酸化膜との交差点で段差による
断線が生じる可能性があるので、平坦部で必要な線幅の
寸法よりも太い寸法をデザインルールとして設定する必
要がある。そのため、本来線幅が細くても十分な領域に
おいても、太い寸法でレイアウト設計しているので、チ
ップ面積がその分大きくなるという問題があった。
おいて、最も条件の厳しい部分で最小寸法が決められて
いる。例えば、メタルレイヤーにおいては、ポリシリコ
ンレイヤーやフィールド酸化膜との交差点で段差による
断線が生じる可能性があるので、平坦部で必要な線幅の
寸法よりも太い寸法をデザインルールとして設定する必
要がある。そのため、本来線幅が細くても十分な領域に
おいても、太い寸法でレイアウト設計しているので、チ
ップ面積がその分大きくなるという問題があった。
【０００６】ところで、レイアウト作成後において、そ
の回路特性が好適か否かは、作成されたレイアウトのパ
ターンを試作、評価し、回路特性を測定することにより
判断されている。そして、回路特性が好適なものではな
かったときに、レイアウトデータ、プロセスデータ等の
入力データを変更して、再度レイアウトを作成しなおし
ている。
の回路特性が好適か否かは、作成されたレイアウトのパ
ターンを試作、評価し、回路特性を測定することにより
判断されている。そして、回路特性が好適なものではな
かったときに、レイアウトデータ、プロセスデータ等の
入力データを変更して、再度レイアウトを作成しなおし
ている。
【０００７】このような方法では、作成されたレイアウ
トのパターンの試作、評価に時間がかかるため、効率が
悪いという問題がある。
トのパターンの試作、評価に時間がかかるため、効率が
悪いという問題がある。
【０００８】この発明による第１の集積回路マスクのレ
イアウト方法およびこの発明による集積回路マスクのレ
イアウト装置の目的は、レイヤーの各領域で最適な寸法
を選択してレイアウトを行ないチップ面積を小さくする
ことにある。
イアウト方法およびこの発明による集積回路マスクのレ
イアウト装置の目的は、レイヤーの各領域で最適な寸法
を選択してレイアウトを行ないチップ面積を小さくする
ことにある。
【０００９】この発明による第２の集積回路マスクのレ
イアウト方法およびこの発明による集積回路マスクのレ
イアウト装置の目的は、作成されたレイアウトのパター
ンの試作、評価を高速にでき、所望の回路特性を有する
レイアウトを効率よく作成することにある。
イアウト方法およびこの発明による集積回路マスクのレ
イアウト装置の目的は、作成されたレイアウトのパター
ンの試作、評価を高速にでき、所望の回路特性を有する
レイアウトを効率よく作成することにある。
【００１０】
【課題を解消するための手段】この発明による第１の集
積回路マスクのレイアウト方法は、入力された各レイヤ
ーの図形に基いて、集積回路マスクのレイアウトを作成
するシステムであって、マスクのレイアウトを作った後
、レイアウトデータに基き任意のレイヤーが交差する点
の中から、寸法に影響を与える段差を有する個所を検出
すると共に、この検出した段差部の形状を算出すること
により、下地形状を検出し、この検出した下地形状に基
いて、レイヤーのレイアウト寸法を変更させることを特
徴とする。
積回路マスクのレイアウト方法は、入力された各レイヤ
ーの図形に基いて、集積回路マスクのレイアウトを作成
するシステムであって、マスクのレイアウトを作った後
、レイアウトデータに基き任意のレイヤーが交差する点
の中から、寸法に影響を与える段差を有する個所を検出
すると共に、この検出した段差部の形状を算出すること
により、下地形状を検出し、この検出した下地形状に基
いて、レイヤーのレイアウト寸法を変更させることを特
徴とする。
【００１１】この発明による第１の集積回路マスクのレ
イアウト装置は、入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する装置であって
、レイアウトデータとプロセスデータとを入力する入力
手段と、この入力手段からのデータにより、マスクのレ
イアウトを作成する手段と、レイアウトデータに基き任
意のレイヤーが交差する点の中から寸法に影響を与える
段差を有する個所を形成する検出する手段と、この検出
手段にて検出した段差部の形状を算出することにより下
地形状を検出する手段と、この検出した下地形状に基い
て、レイヤーのレイアウト寸法を変更させる手段と、を
備えてなることを特徴とする。
イアウト装置は、入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する装置であって
、レイアウトデータとプロセスデータとを入力する入力
手段と、この入力手段からのデータにより、マスクのレ
イアウトを作成する手段と、レイアウトデータに基き任
意のレイヤーが交差する点の中から寸法に影響を与える
段差を有する個所を形成する検出する手段と、この検出
手段にて検出した段差部の形状を算出することにより下
地形状を検出する手段と、この検出した下地形状に基い
て、レイヤーのレイアウト寸法を変更させる手段と、を
備えてなることを特徴とする。
【００１２】この発明による第２の集積回路マスクのレ
イアウト方法は、入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する方法であって
、レイアウトデータとプロセスデータとを入力する第１
ステップと、レイアウトデータとプロセスデータとに基
いて、デバイスの断面構造に関するデータを作成する第
２ステップと、デバイスの断面構造に関するデータとあ
らかじめ設定されているバイアス条件とに基いて、デバ
イスの電気的特性に関するデータを作成する第３ステッ
プと、デバイスの電気的特性に関するデータから抽出さ
れるスパイスパラメータとレイアウトデータから抽出さ
れるネットリストとに基いて、回路特性に関するデータ
を作成する第３ステップと、当該回路特性が所望の特性
であるか否かを判別する第４ステップと、当該回路特性
が所望の特性でない場合には、レイアウトデータおよび
プロセスデータのうちの一方または両方を変更する第５
ステップと、当該回路特性が所望の特性になるまで、上
記第２ステップから第５ステップの処理を繰り返して行
なう第６ステップとからなることを特徴とする。
イアウト方法は、入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する方法であって
、レイアウトデータとプロセスデータとを入力する第１
ステップと、レイアウトデータとプロセスデータとに基
いて、デバイスの断面構造に関するデータを作成する第
２ステップと、デバイスの断面構造に関するデータとあ
らかじめ設定されているバイアス条件とに基いて、デバ
イスの電気的特性に関するデータを作成する第３ステッ
プと、デバイスの電気的特性に関するデータから抽出さ
れるスパイスパラメータとレイアウトデータから抽出さ
れるネットリストとに基いて、回路特性に関するデータ
を作成する第３ステップと、当該回路特性が所望の特性
であるか否かを判別する第４ステップと、当該回路特性
が所望の特性でない場合には、レイアウトデータおよび
プロセスデータのうちの一方または両方を変更する第５
ステップと、当該回路特性が所望の特性になるまで、上
記第２ステップから第５ステップの処理を繰り返して行
なう第６ステップとからなることを特徴とする。
【００１３】この発明による第２の集積回路マスクのレ
イアウト装置は、入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する装置であって
、レイアウトデータとプロセスデータとを入力する入力
手段と、レイアウトデータとプロセスデータとに基いて
、デバイスの断面構造に関するデータを作成する断面構
造データ作成手段と、デバイスの断面構造に関するデー
タとあらかじめ設定されているバイアス条件とに基いて
、デバイスの電気的特性に関するデータを作成する電気
的特性データ作成手段と、デバイスの電気的特性に関す
るデータから抽出されるスパイスパラメータとレイアウ
トデータから抽出されるネットリストとに基いて、回路
特性に関するデータを作成する回路特性データ作成手段
と、当該回路特性が所望の特性であるか否かを判別する
判別手段と、当該回路特性が所望の特性でない場合には
、レイアウトデータおよびプロセスデータのうちの一方
または両方を変更するデータ変更手段と、当該回路特性
が所望の特性になるまで、断面構造データ作成手段、電
気的特性データ作成手段、回路特性データ作成手段、判
別手段およびデータ変更手段による処理を繰り返し行な
う手段と、を備えてなることを特徴とする。
イアウト装置は、入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する装置であって
、レイアウトデータとプロセスデータとを入力する入力
手段と、レイアウトデータとプロセスデータとに基いて
、デバイスの断面構造に関するデータを作成する断面構
造データ作成手段と、デバイスの断面構造に関するデー
タとあらかじめ設定されているバイアス条件とに基いて
、デバイスの電気的特性に関するデータを作成する電気
的特性データ作成手段と、デバイスの電気的特性に関す
るデータから抽出されるスパイスパラメータとレイアウ
トデータから抽出されるネットリストとに基いて、回路
特性に関するデータを作成する回路特性データ作成手段
と、当該回路特性が所望の特性であるか否かを判別する
判別手段と、当該回路特性が所望の特性でない場合には
、レイアウトデータおよびプロセスデータのうちの一方
または両方を変更するデータ変更手段と、当該回路特性
が所望の特性になるまで、断面構造データ作成手段、電
気的特性データ作成手段、回路特性データ作成手段、判
別手段およびデータ変更手段による処理を繰り返し行な
う手段と、を備えてなることを特徴とする。
【００１４】又、この発明による集積回路マスクのレイ
アウト装置は、入力された各レイヤーの図形に基いて、
集積回路マスクのレイアウトを作成する装置であって、
レイアウトデータ入力とプロセスデータ入力とこれらの
データのうち変更可能なデータの指定入力と指定したデ
ータについての変更優先順位入力とを行なうための入力
手段と、レイアウトデータとプロセスデータとに基いて
、デバイスの断面構造に関するデータを作成する断面構
造データ作成手段と、デバイスの断面構造に関するデー
タとあらかじめ設定されているバイアス条件とに基いて
、デバイスの電気的特性に関するデータを作成する電気
的特性データ作成手段と、デバイスの電気的特性に関す
るデータから抽出されるスパイスパラメータとレイアウ
トデータから抽出されるネットリストとに基いて、回路
特性に関するデータを作成する回路特性データ作成手段
と、当該回路特性が所望の特性であるか否かを判別する
判別手段と、当該回路特性が所望の特性でない場合には
、上記指定入力されたデータを変更するデータ変更手段
と、当該回路特性が所望の特性になるまで、断面構造デ
ータ作成手段、電気的特性データ作成手段、回路特性デ
ータ作成手段、判別手段およびデータ変更手段による処
理を繰り返し行なう手段とを備え、データ変更手段が変
更優先順位の順に上記指定入力されたデータのうちの一
つのデータを変更することを特徴とする。
アウト装置は、入力された各レイヤーの図形に基いて、
集積回路マスクのレイアウトを作成する装置であって、
レイアウトデータ入力とプロセスデータ入力とこれらの
データのうち変更可能なデータの指定入力と指定したデ
ータについての変更優先順位入力とを行なうための入力
手段と、レイアウトデータとプロセスデータとに基いて
、デバイスの断面構造に関するデータを作成する断面構
造データ作成手段と、デバイスの断面構造に関するデー
タとあらかじめ設定されているバイアス条件とに基いて
、デバイスの電気的特性に関するデータを作成する電気
的特性データ作成手段と、デバイスの電気的特性に関す
るデータから抽出されるスパイスパラメータとレイアウ
トデータから抽出されるネットリストとに基いて、回路
特性に関するデータを作成する回路特性データ作成手段
と、当該回路特性が所望の特性であるか否かを判別する
判別手段と、当該回路特性が所望の特性でない場合には
、上記指定入力されたデータを変更するデータ変更手段
と、当該回路特性が所望の特性になるまで、断面構造デ
ータ作成手段、電気的特性データ作成手段、回路特性デ
ータ作成手段、判別手段およびデータ変更手段による処
理を繰り返し行なう手段とを備え、データ変更手段が変
更優先順位の順に上記指定入力されたデータのうちの一
つのデータを変更することを特徴とする。
【００１５】
【作用】この発明による第１の集積回路マスクのレイア
ウト方法及び装置では、下地形状による寸法変化を検出
し、その寸法変化を補正する様にレイアウトデータが変
更される。従って、デザインルールはその領域毎に最小
のルールでレイアウトが可能になり、チップ面積を小さ
くすることができる。
ウト方法及び装置では、下地形状による寸法変化を検出
し、その寸法変化を補正する様にレイアウトデータが変
更される。従って、デザインルールはその領域毎に最小
のルールでレイアウトが可能になり、チップ面積を小さ
くすることができる。
【００１６】この発明による第２の集積回路マスクのレ
イアウト方法では、まず、レイアウトデータとプロセス
データとを入力する（第１ステップ）。次に、レイアウ
トデータとプロセスデータとに基いて、デバイスの断面
構造に関するデータを作成する（第２ステップ）。次に
、デバイスの断面構造に関するデータとあらかじめ設定
されているバイアス条件とに基いて、デバイスの電気的
特性に関するデータを作成する（第３ステップ）。次に
、デバイスの電気的特性に関するデータから抽出される
スパイスパラメータとレイアウトデータから抽出される
ネットリストとに基いて、回路特性に関するデータを作
成する（第４ステップ）。
イアウト方法では、まず、レイアウトデータとプロセス
データとを入力する（第１ステップ）。次に、レイアウ
トデータとプロセスデータとに基いて、デバイスの断面
構造に関するデータを作成する（第２ステップ）。次に
、デバイスの断面構造に関するデータとあらかじめ設定
されているバイアス条件とに基いて、デバイスの電気的
特性に関するデータを作成する（第３ステップ）。次に
、デバイスの電気的特性に関するデータから抽出される
スパイスパラメータとレイアウトデータから抽出される
ネットリストとに基いて、回路特性に関するデータを作
成する（第４ステップ）。
【００１７】次に、当該回路特性が所望の特性であるか
否かを判別し、当該回路特性が所望の特性でない場合に
は、レイアウトデータおよびプロセスデータのうちの一
方または両方を変更する（第５ステップ）。
否かを判別し、当該回路特性が所望の特性でない場合に
は、レイアウトデータおよびプロセスデータのうちの一
方または両方を変更する（第５ステップ）。
【００１８】そして、当該回路特性が所望の特性になる
まで、上記第２ステップから第５ステップの処理を繰り
返して行なう（第６ステップ）。
まで、上記第２ステップから第５ステップの処理を繰り
返して行なう（第６ステップ）。
【００１９】この発明による第２の集積回路マスクのレ
イアウト装置は、上記方法を実現する。
イアウト装置は、上記方法を実現する。
【００２０】更に、この発明による集積回路マスクのレ
イアウト装置では、レイアウトデータ入力とプロセスデ
ータ入力とこれらのデータのうち変更可能なデータの指
定入力と指定したデータについての変更優先順位入力と
が入力手段によって行なわれる。
イアウト装置では、レイアウトデータ入力とプロセスデ
ータ入力とこれらのデータのうち変更可能なデータの指
定入力と指定したデータについての変更優先順位入力と
が入力手段によって行なわれる。
【００２１】断面構造データ作成手段によって、データ
とプロセスデータとに基いて、デバイスの断面構造に関
するデータが作成される。
とプロセスデータとに基いて、デバイスの断面構造に関
するデータが作成される。
【００２２】電気的特性データ作成手段によって、デバ
イスの断面構造に関するデータとあらかじめ設定されて
いるバイアス条件とに基いて、デバイスの電気的特性に
関するデータが作成される。
イスの断面構造に関するデータとあらかじめ設定されて
いるバイアス条件とに基いて、デバイスの電気的特性に
関するデータが作成される。
【００２３】回路特性データ作成手段によって、デバイ
スの電気的特性に関するデータから抽出されるスパイス
パラメータとレイアウトデータから抽出されるネットリ
ストとに基いて、回路特性に関するデータが作成される
。
スの電気的特性に関するデータから抽出されるスパイス
パラメータとレイアウトデータから抽出されるネットリ
ストとに基いて、回路特性に関するデータが作成される
。
【００２４】判別手段によって、当該回路特性が所望の
特性であるか否かが判別される。当該回路特性が所望の
特性でない場合には、データ変更手段によって、上記指
定入力されたデータが変更される。そして、当該回路特
性が所望の特性になるまで、断面構造データ作成手段、
電気的特性データ作成手段、回路特性データ作成手段、
判別手段およびデータ変更手段による処理が繰り返し行
なわれる。
特性であるか否かが判別される。当該回路特性が所望の
特性でない場合には、データ変更手段によって、上記指
定入力されたデータが変更される。そして、当該回路特
性が所望の特性になるまで、断面構造データ作成手段、
電気的特性データ作成手段、回路特性データ作成手段、
判別手段およびデータ変更手段による処理が繰り返し行
なわれる。
【００２５】データ変更手段によるデータ変更は、変更
優先順位の順に上記指定入力されたデータのうちの一つ
のデータを変更することにより行なわれる。
優先順位の順に上記指定入力されたデータのうちの一つ
のデータを変更することにより行なわれる。
【００２６】
【実施例】以下、この発明の実施例を図面を参照して説
明する。
明する。
【００２７】図１〜図６は、この発明の第１実施例を示
している。
している。
【００２８】図１は、第１実施例のシステムの構成を示
すブロック図であり、１はマウス、キーボード等からな
るの情報入力手段であり、各レイヤーの素子、構成、デ
ザインルールなどのレイアウトデータを入力する。
すブロック図であり、１はマウス、キーボード等からな
るの情報入力手段であり、各レイヤーの素子、構成、デ
ザインルールなどのレイアウトデータを入力する。
【００２９】２はレイアウトエディタよりなるマスクレ
イアウト手段であり、情報入力手段１より与えられたレ
イアウトデータに基づき各レイヤーのマスクレイアウト
を作成する。このマスクレイアウトを作成する際に、与
えられたデザインルールとして本実施例においては平坦
部で必要とされる寸法が設定されている。例えば、メタ
ルレイヤーでは、平坦部において必要とする最小の線幅
に設定されている。
イアウト手段であり、情報入力手段１より与えられたレ
イアウトデータに基づき各レイヤーのマスクレイアウト
を作成する。このマスクレイアウトを作成する際に、与
えられたデザインルールとして本実施例においては平坦
部で必要とされる寸法が設定されている。例えば、メタ
ルレイヤーでは、平坦部において必要とする最小の線幅
に設定されている。
【００３０】このマスクレイアウト手段１により作成さ
れたマスクレイアウトデータは、一旦ハードディスクな
どからなるデータ記憶手段７に格納される。
れたマスクレイアウトデータは、一旦ハードディスクな
どからなるデータ記憶手段７に格納される。
【００３１】３は段差部検出手段であり、マスクレイア
ウト手段２より与えられるレイアウトデータにより、レ
イヤーの交差点、すなわち、段差部を検出する。４は段
差部検出手段３より検出した段差部の下地形状を検出す
る形状シミュレータなどで構成された下地形状検出手段
であり、下地形状は与えられた段差部のレイアウトデー
タによりシミュレーションを行うことにより、段差部の
形状を導出することができる。この下地形状検出手段４
はＬＳＩ製造プロセスのうち写真製版、デポジション、
エッチング等の形状変化に関するプロセスをシミュレー
ションするもので、このシミュレーションの下地形状の
データをデータベースに蓄えている。
ウト手段２より与えられるレイアウトデータにより、レ
イヤーの交差点、すなわち、段差部を検出する。４は段
差部検出手段３より検出した段差部の下地形状を検出す
る形状シミュレータなどで構成された下地形状検出手段
であり、下地形状は与えられた段差部のレイアウトデー
タによりシミュレーションを行うことにより、段差部の
形状を導出することができる。この下地形状検出手段４
はＬＳＩ製造プロセスのうち写真製版、デポジション、
エッチング等の形状変化に関するプロセスをシミュレー
ションするもので、このシミュレーションの下地形状の
データをデータベースに蓄えている。
【００３２】５は下地形状による寸法変化を検出する手
段であり、下地形状検出手段４による段差部の形状デー
タに基いて、レイアウト上の寸法から段差部における実
際の寸法を算出し、この部分のデザインルールを変更し
、この変更したデータを情報出力手段６に与える。
段であり、下地形状検出手段４による段差部の形状デー
タに基いて、レイアウト上の寸法から段差部における実
際の寸法を算出し、この部分のデザインルールを変更し
、この変更したデータを情報出力手段６に与える。
【００３３】この算出方法としては形状シミュレータを
用いるかあるいは下地形状のよる寸法の変化の実測デー
タを蓄積し、経験則により算出するように構成してもよ
い。上述した変更データは情報出力手段６からデータ記
憶手段７へ供給され、データ記憶手段７に記憶されてい
るレイアウトの該当部分が書き替えられる。
用いるかあるいは下地形状のよる寸法の変化の実測デー
タを蓄積し、経験則により算出するように構成してもよ
い。上述した変更データは情報出力手段６からデータ記
憶手段７へ供給され、データ記憶手段７に記憶されてい
るレイアウトの該当部分が書き替えられる。
【００３４】上述した各動作はＣＰＵからなる制御手段
８の制御の下で行われる。
８の制御の下で行われる。
【００３５】続いて、本発明の動作を図２〜図５に従い
更に説明する。図２は本発明の動作手順を示すフローチ
ャート、図３は本実施例のデータの流れを示す模式図、
図４は段差部の１例を示す平面図、図５は図４のＡ−Ａ
’線断面図、図６は段差部の要部平面図である。
更に説明する。図２は本発明の動作手順を示すフローチ
ャート、図３は本実施例のデータの流れを示す模式図、
図４は段差部の１例を示す平面図、図５は図４のＡ−Ａ
’線断面図、図６は段差部の要部平面図である。
【００３６】本実施例においては、図４に示すように、
ポリシリコンレイヤー１７の上を第１のメタルレイヤー
１８が交差している場合を例にとり説明する。
ポリシリコンレイヤー１７の上を第１のメタルレイヤー
１８が交差している場合を例にとり説明する。
【００３７】このように２つのレイヤーが交差する場合
の形状を図５に示す。図５に示すように、基板１５の上
にポリシリコンレイヤー１７が配設され、そしてこの上
に層間絶縁膜としてのＰＳＧ膜２１を介して第１のメタ
ルレイヤー１８が設けられる。この図中１９で示す領域
が段差による影響をメタルレイヤー１８に与える。そこ
で、この部分でのメタル配線の段線を防止するために線
幅を大きくする必要がある。
の形状を図５に示す。図５に示すように、基板１５の上
にポリシリコンレイヤー１７が配設され、そしてこの上
に層間絶縁膜としてのＰＳＧ膜２１を介して第１のメタ
ルレイヤー１８が設けられる。この図中１９で示す領域
が段差による影響をメタルレイヤー１８に与える。そこ
で、この部分でのメタル配線の段線を防止するために線
幅を大きくする必要がある。
【００３８】更に、このメタルレイヤー１８の上に層間
絶縁膜２３を介して第２のメタルレイヤーを設けこの第
２のメタルレイヤーと第１のメタルレイヤー１８とをス
ルーホールを介して接続するために、層間絶縁膜２３に
スルーホールを形成する。このスルーホールを形成する
ためにレジスト２２を層間絶縁膜２３の上に設け、この
レジスト２２を写真製版工程によりパターニングを行う
。
絶縁膜２３を介して第２のメタルレイヤーを設けこの第
２のメタルレイヤーと第１のメタルレイヤー１８とをス
ルーホールを介して接続するために、層間絶縁膜２３に
スルーホールを形成する。このスルーホールを形成する
ためにレジスト２２を層間絶縁膜２３の上に設け、この
レジスト２２を写真製版工程によりパターニングを行う
。
【００３９】この写真製版工程においても、段差部によ
る影響がある。すなわち図中２０で示す領域においては
、レジスト２２の写真製版において、段差による光の反
射により図６に示すようにレジスタ２２に形成されるマ
スクパターンのスルーホール２４が図中ａで示す分だけ
大きくなる。但し、レジスト２２がポジ型レジストを用
いた場合である。そこでこの部分については、段差によ
る影響を考慮してスルーホール２４のレイアウトを行え
ばよい。すなわち、光の反射により大きくなる分を考慮
し、その部分だけ、スルーホール２４のレイアウトを小
さくすれば光の反射により拡大し、レジスタ２２に形成
されるスルーホール２４のパターンは実際に要求される
大きさのもの得られる。
る影響がある。すなわち図中２０で示す領域においては
、レジスト２２の写真製版において、段差による光の反
射により図６に示すようにレジスタ２２に形成されるマ
スクパターンのスルーホール２４が図中ａで示す分だけ
大きくなる。但し、レジスト２２がポジ型レジストを用
いた場合である。そこでこの部分については、段差によ
る影響を考慮してスルーホール２４のレイアウトを行え
ばよい。すなわち、光の反射により大きくなる分を考慮
し、その部分だけ、スルーホール２４のレイアウトを小
さくすれば光の反射により拡大し、レジスタ２２に形成
されるスルーホール２４のパターンは実際に要求される
大きさのもの得られる。
【００４０】従って、図中２０で示す領域のスルーホー
ルに対しては、最初のレイアウトデータで形成すれば”
ａ”だけ大きくなっているので、最初のレイアウトデー
タを”ａ”だけ小さくするように補正すれば良い。しか
し、マスクを”ａ”だけ小さくすると、実際はマスクが
”ａ”だけ小さくなり、写真製版時の光量が減り期待す
る”ａ”の幅だけ寸法が大きくならない。そのため、レ
イアウトデータを”ａ”小さくする時、更に、補正値を
かける必要がある。
ルに対しては、最初のレイアウトデータで形成すれば”
ａ”だけ大きくなっているので、最初のレイアウトデー
タを”ａ”だけ小さくするように補正すれば良い。しか
し、マスクを”ａ”だけ小さくすると、実際はマスクが
”ａ”だけ小さくなり、写真製版時の光量が減り期待す
る”ａ”の幅だけ寸法が大きくならない。そのため、レ
イアウトデータを”ａ”小さくする時、更に、補正値を
かける必要がある。
【００４１】図３は、本実施例の各データの流れを示す
模式図であり、この図において、２０はマスクレイアウ
ト手段としてのレイアウトエディタ、２１は、下地形状
による寸法変化を行なうレイアウトデータ変換装置、２
２は形状シュミレータである。これらレイアウトエディ
タ２０、レイアウトデータ変換装置２１、形状シュミレ
ータ２２は、コンピュータのソフトウエアで構成される
。
模式図であり、この図において、２０はマスクレイアウ
ト手段としてのレイアウトエディタ、２１は、下地形状
による寸法変化を行なうレイアウトデータ変換装置、２
２は形状シュミレータである。これらレイアウトエディ
タ２０、レイアウトデータ変換装置２１、形状シュミレ
ータ２２は、コンピュータのソフトウエアで構成される
。
【００４２】２３ないし２６は各データが記憶されるハ
ードディスクなどからなる記憶手段であり、レイアウト
エディタ２０により作成されたレイアウトデータはまず
、段差部レイアウトデータ記憶手段２３に記憶される。 この段差部レイアウトデータ記憶手段２３から、レイア
ウトデータが形状シュミレータ２２並びにレイアウトデ
ータ変換装置２１に与えられる。
ードディスクなどからなる記憶手段であり、レイアウト
エディタ２０により作成されたレイアウトデータはまず
、段差部レイアウトデータ記憶手段２３に記憶される。 この段差部レイアウトデータ記憶手段２３から、レイア
ウトデータが形状シュミレータ２２並びにレイアウトデ
ータ変換装置２１に与えられる。
【００４３】形状シュミレータ２２は与えられたレイア
ウトデータに基き、エッチング、デボジションなどの各
設定条件等により下地断面形状をシュミレーションし、
そのシュミレーションデータの下地断面形状を記憶して
いる下地断面形状記憶手段２４に与える。
ウトデータに基き、エッチング、デボジションなどの各
設定条件等により下地断面形状をシュミレーションし、
そのシュミレーションデータの下地断面形状を記憶して
いる下地断面形状記憶手段２４に与える。
【００４４】下地断面形状記憶手段２４には、シュミレ
ーションデータに基く各下地断面形状が記憶されており
、この断面形状データが形状シュミレータ２２に与えら
れる。形状シュミレータ２２は与えられた断面形状デー
タに基いて、リソグラフィのシュミレーションを行い、
その段差により影響があるデータをレジスト寸法を記憶
しているレジスト寸法記憶手段２５に与える。
ーションデータに基く各下地断面形状が記憶されており
、この断面形状データが形状シュミレータ２２に与えら
れる。形状シュミレータ２２は与えられた断面形状デー
タに基いて、リソグラフィのシュミレーションを行い、
その段差により影響があるデータをレジスト寸法を記憶
しているレジスト寸法記憶手段２５に与える。
【００４５】レジスト寸法記憶手段２５からのレジスト
データがレイアウトデータ変換装置２１に与える。
データがレイアウトデータ変換装置２１に与える。
【００４６】レイアウトデータ変換装置２１は段差部レ
イアウトデータ記憶手段２３およびレジスト寸法記憶手
段２５からのデータに基きレイアウト寸法を変更し、そ
の変更したデータを新しいレイアウトデータとしてレイ
アウトデータ記憶手段２６に与える。
イアウトデータ記憶手段２３およびレジスト寸法記憶手
段２５からのデータに基きレイアウト寸法を変更し、そ
の変更したデータを新しいレイアウトデータとしてレイ
アウトデータ記憶手段２６に与える。
【００４７】次に、本実施例の動作を図２のフローチャ
ートに従い更に説明する。まず、デザインルール等のレ
イアウトデータに基いて、レイアウトエディタ２０によ
り各レイヤーのレイアウトを作成する（ステップＳ１）
。
ートに従い更に説明する。まず、デザインルール等のレ
イアウトデータに基いて、レイアウトエディタ２０によ
り各レイヤーのレイアウトを作成する（ステップＳ１）
。
【００４８】続いて、このレイアウトエディタ２０から
のレイアウトデータに基いて、レイアウトデータの交差
点、すなわち段差部を段差部検出手段３にて検出する（
ステップＳ２）。
のレイアウトデータに基いて、レイアウトデータの交差
点、すなわち段差部を段差部検出手段３にて検出する（
ステップＳ２）。
【００４９】その後、下地形状をデータベース１４に格
納されている下地形状データに基いて、下地形状を検出
する（ステップＳ３）。
納されている下地形状データに基いて、下地形状を検出
する（ステップＳ３）。
【００５０】然る後、下地形状に基いて、データベース
１５に格納されている各レイヤーの寸法を変化させる必
要を有するデータに基いて、レイアウトの寸法を変化し
（ステップＳ４）、レイアウトデータを変更して（ステ
ップＳ５）、動作を終了する。
１５に格納されている各レイヤーの寸法を変化させる必
要を有するデータに基いて、レイアウトの寸法を変化し
（ステップＳ４）、レイアウトデータを変更して（ステ
ップＳ５）、動作を終了する。
【００５１】尚、上述した実施例においては、段差部に
よって、レイアウトの寸法を変更する場合について説明
したが、更に、回路動作上大きな電流が流れる部分には
、その電流による影響を考慮して、配線等の幅を変更す
るように構成しても良い。
よって、レイアウトの寸法を変更する場合について説明
したが、更に、回路動作上大きな電流が流れる部分には
、その電流による影響を考慮して、配線等の幅を変更す
るように構成しても良い。
【００５２】図７および図８は、この発明の第２実施例
を示している。
を示している。
【００５３】図７は、第２実施例のシステムの構成を示
すブロック図であり、３１はマウス、キーボード等から
なるの情報入力手段であり、レイアウトデータおよびプ
ロセスデータが入力される。レイアウトデータとしては
、各レイヤーの素子、構成、デザインルール等がある。 プロセスデータとしては、不純物エネルギー、ドーズ量
、拡散時間等のプロセスパラメータ、プロセスフロー等
がある。
すブロック図であり、３１はマウス、キーボード等から
なるの情報入力手段であり、レイアウトデータおよびプ
ロセスデータが入力される。レイアウトデータとしては
、各レイヤーの素子、構成、デザインルール等がある。 プロセスデータとしては、不純物エネルギー、ドーズ量
、拡散時間等のプロセスパラメータ、プロセスフロー等
がある。
【００５４】３２はレイアウトエディタであり、情報入
力手段３１より与えられたレイアウトデータに基づき各
レイヤーのマスクレイアウトを作成する。このレイアウ
トエディタ３２により作成されたマスクレイアウトデー
タは、一旦ハードディスクなどからなるデータ記憶手段
３７に格納される。
力手段３１より与えられたレイアウトデータに基づき各
レイヤーのマスクレイアウトを作成する。このレイアウ
トエディタ３２により作成されたマスクレイアウトデー
タは、一旦ハードディスクなどからなるデータ記憶手段
３７に格納される。
【００５５】３３はプロセスシュミレータであり、レイ
アウトエディタ３２より与えられるマスクレイアウトデ
ータと情報入力手段３１より与えられたプロセスデータ
とに基いて、酸化膜厚、不純物拡散深さ等のデバイス断
面構造に関するデータを作成する。
アウトエディタ３２より与えられるマスクレイアウトデ
ータと情報入力手段３１より与えられたプロセスデータ
とに基いて、酸化膜厚、不純物拡散深さ等のデバイス断
面構造に関するデータを作成する。
【００５６】３４はデバイスシュミレータであり、プロ
セスシュミレータ３３により与えられるデバイス断面構
造のデータと、バイアス条件とに基いて、デバイスの電
気的特性に関するデータを作成する。
セスシュミレータ３３により与えられるデバイス断面構
造のデータと、バイアス条件とに基いて、デバイスの電
気的特性に関するデータを作成する。
【００５７】３５は回路シュミレータであり、デバイス
シュミレータ３４により与えられるデバイスの電気的特
性データから抽出されるスパイスパラメータと、マスク
レイアウトデータから抽出されるネットリストとに基い
て、遅延時間、出力波形等の回路特性に関するデータを
作成する。
シュミレータ３４により与えられるデバイスの電気的特
性データから抽出されるスパイスパラメータと、マスク
レイアウトデータから抽出されるネットリストとに基い
て、遅延時間、出力波形等の回路特性に関するデータを
作成する。
【００５８】３６は、表示装置であり、レイアウト画面
、各シュミレータの結果を表示する。
、各シュミレータの結果を表示する。
【００５９】上述した各動作はＣＰＵからなる制御手段
３８の制御の下で行われる。
３８の制御の下で行われる。
【００６０】次に、本実施例の動作を図８のフローチャ
ートに従い更に説明する。
ートに従い更に説明する。
【００６１】まず、ユーザによって、レイアウトデータ
と、プロセスデータとが情報入力手段３１から入力され
る（ステップＳ１１）。
と、プロセスデータとが情報入力手段３１から入力され
る（ステップＳ１１）。
【００６２】次に、プロセスシュミレータ３３によって
、レイアウトデータとプロセスデータとに基づいて、各
デバイスの断面構造に関するデータが作成される（ステ
ップＳ１２）。この際、レイアウトの全部分についてシ
ユミレーションを行なう必要はなく、トランジスタ部、
フィールド酸化部といった部分をシュミレーションし、
全体に展開する。
、レイアウトデータとプロセスデータとに基づいて、各
デバイスの断面構造に関するデータが作成される（ステ
ップＳ１２）。この際、レイアウトの全部分についてシ
ユミレーションを行なう必要はなく、トランジスタ部、
フィールド酸化部といった部分をシュミレーションし、
全体に展開する。
【００６３】次に、デバイスシュミレータ３４によって
、プロセスシュミレータ３３により得られた各デバイス
の断面構造に関するデータと、あらかじめ設定されてい
るバイアス条件とに基づいて、各デバイスの電気的特性
に関するデータが作成される（ステップＳ１３）。
、プロセスシュミレータ３３により得られた各デバイス
の断面構造に関するデータと、あらかじめ設定されてい
るバイアス条件とに基づいて、各デバイスの電気的特性
に関するデータが作成される（ステップＳ１３）。
【００６４】次に、回路シュミレータ３５によって、デ
バイスシュミレータ３４により得られた各デバイスの電
気的特性に関するデータから抽出されるスパイスパラメ
ータと、レイアウトデータから抽出されるネットリスト
とに基づいて、遅延時間、出力波形等の回路特性に関す
るデータが作成される（ステップＳ１４）。
バイスシュミレータ３４により得られた各デバイスの電
気的特性に関するデータから抽出されるスパイスパラメ
ータと、レイアウトデータから抽出されるネットリスト
とに基づいて、遅延時間、出力波形等の回路特性に関す
るデータが作成される（ステップＳ１４）。
【００６５】次に、回路シュミレータ３５によって得ら
れた回路特性が、所望の特性であるか否かが判別され（
ステップＳ１５）、所望の特性であれば、この処理は終
了する。
れた回路特性が、所望の特性であるか否かが判別され（
ステップＳ１５）、所望の特性であれば、この処理は終
了する。
【００６６】回路シュミレータ３５によって得られた回
路特性が、所望の特性でない場合には、レイアウトデー
タおよびプロセスデータのうちの一方または両方を変更
し（ステップＳ１６）、ステップＳ１２に戻り、ステッ
プＳ１２〜Ｓ１５の処理が行なわれる。そして、回路シ
ュミレータ３５によって得られた回路特性が所望の特性
となるまで、ステップＳ１２〜Ｓ１５の処理が繰り返し
行なわれる。
路特性が、所望の特性でない場合には、レイアウトデー
タおよびプロセスデータのうちの一方または両方を変更
し（ステップＳ１６）、ステップＳ１２に戻り、ステッ
プＳ１２〜Ｓ１５の処理が行なわれる。そして、回路シ
ュミレータ３５によって得られた回路特性が所望の特性
となるまで、ステップＳ１２〜Ｓ１５の処理が繰り返し
行なわれる。
【００６７】上記ステップＳ１６におけるレイアウトデ
ータおよびプロセスデータの変更は、ユーザが手動で行
なってもよいし、自動的に行なってもよい。
ータおよびプロセスデータの変更は、ユーザが手動で行
なってもよいし、自動的に行なってもよい。
【００６８】レイアウトデータおよびプロセスデータの
変更を、自動的に行なうには、上記ステップＳ１１のレ
イアウトデータおよびプロセスデータの入力時に、変更
可能なパラメータを指定入力するとともに指定したパラ
メータの変更優先順位を入力するようにし、上記ステッ
プＳ１６の処理が行なわれる際に、優先順位順に１つの
パラメータを自動的に変更するようにすればよい。
変更を、自動的に行なうには、上記ステップＳ１１のレ
イアウトデータおよびプロセスデータの入力時に、変更
可能なパラメータを指定入力するとともに指定したパラ
メータの変更優先順位を入力するようにし、上記ステッ
プＳ１６の処理が行なわれる際に、優先順位順に１つの
パラメータを自動的に変更するようにすればよい。
【００６９】
【発明の効果】この発明による第１の集積回路マスクの
レイアウト方法およびこの発明による集積回路マスクの
レイアウト装置によれば、下地形状による寸法変化を検
出し、その寸法変化を補正する様にレイアウトデータを
変更することにより、デザインルールはその領域に最小
のルールでレイアウトを行なうことができる。従って、
チップ面積の小さなレイアウトを行なうことができる。
レイアウト方法およびこの発明による集積回路マスクの
レイアウト装置によれば、下地形状による寸法変化を検
出し、その寸法変化を補正する様にレイアウトデータを
変更することにより、デザインルールはその領域に最小
のルールでレイアウトを行なうことができる。従って、
チップ面積の小さなレイアウトを行なうことができる。
【００７０】この発明による第２の集積回路マスクのレ
イアウト方法およびこの発明による集積回路マスクのレ
イアウト装置によれば、作成されたレイアウトのパター
ンの試作、評価を高速にでき、所望の回路特性を有する
レイアウトを効率よく作成できる。
イアウト方法およびこの発明による集積回路マスクのレ
イアウト装置によれば、作成されたレイアウトのパター
ンの試作、評価を高速にでき、所望の回路特性を有する
レイアウトを効率よく作成できる。
【図１】この発明の第１実施例のシステム構成を示すブ
ロック図である。
ロック図である。
【図２】この発明の第１実施例の動作を説明するフロー
チャートである。
チャートである。
【図３】この発明の第１実施例のシステムのデータの流
れを示す模式図である。
れを示す模式図である。
【図４】ＬＳＩのレイアウト形状を示す平面図である。
【図５】ＬＳＩのレイアウト形状を示す図４のＡ−Ａ’
線断面図である。
線断面図である。
【図６】ＬＳＩのレイアウト形状を示す要部拡大平面図
である。
である。
【図７】この発明の第２実施例のシステム構成を示すブ
ロック図である。
ロック図である。
【図８】この発明の第２実施例の動作を説明するフロー
チャートである。
チャートである。
２ マスクレイアウト手段
３ 段差部検出手段
４ 下地検出手段
５ 寸法変化検出手段
８ 制御手段
３１ 情報入力手段
３２ レイアウトエディタ
３３ プロセスシュミレータ
３４ デバイスシュミレータ
３５ 回路シュミレータ
３８ 制御手段
Claims (5)
- 【請求項１】 入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する方法であって
、マスクのレイアウトを作った後、レイアウトデータに
基き任意のレイヤーが交差する点の中から寸法に影響を
与える段差を有する個所を検出すると共に、この検出し
た段差部の形状を算出することにより下地形状を検出し
、この検出した下地形状に基いて、レイヤーのレイアウ
ト寸法を変更させることを特徴とする集積回路マスクの
レイアウト方法。 - 【請求項２】 入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する装置であって
、レイアウトデータとプロセスデータとを入力する入力
手段と、この入力手段からのデータにより、マスクのレ
イアウトを作成する手段と、レイアウトデータに基き任
意のレイヤーが交差する点の中から寸法に影響を与える
段差を有する個所を形成する検出する手段と、この検出
手段にて検出した段差部の形状を算出することにより下
地形状を検出する手段と、この検出した下地形状に基い
て、レイヤーのレイアウト寸法を変更させる手段と、を
備えてなる集積回路マスクのレイアウト装置。 - 【請求項３】 入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する方法であって
、レイアウトデータとプロセスデータとを入力する第１
ステップと、レイアウトデータとプロセスデータとに基
づいて、デバイスの断面構造に関するデータを作成する
第２ステップと、デバイスの断面構造に関するデータと
あらかじめ設定されているバイアス条件とに基いて、デ
バイスの電気的特性に関するデータを作成する第３ステ
ップと、デバイスの電気的特性に関するデータから抽出
されるスパイスパラメータとレイアウトデータから抽出
されるネットリストとに基いて、回路特性に関するデー
タを作成する第３ステップと、当該回路特性が所望の特
性であるか否かを判別する第４ステップと、当該回路特
性が所望の特性でない場合には、レイアウトデータおよ
びプロセスデータのうちの一方または両方を変更する第
５ステップと、当該回路特性が所望の特性になるまで、
上記第２ステップから第５ステップの処理を繰り返して
行なう第６ステップとからなることを特徴とする集積回
路マスクのレイアウト方法。 - 【請求項４】 入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する装置であって
、レイアウトデータとプロセスデータとを入力する入力
手段と、レイアウトデータとプロセスデータとに基いて
、デバイスの断面構造に関するデータを作成する断面構
造データ作成手段と、デバイスの断面構造に関するデー
タとあらかじめ設定されているバイアス条件とに基いて
、デバイスの電気的特性に関するデータを作成する電気
的特性データ作成手段と、デバイスの電気的特性に関す
るデータから抽出されるスパイスパラメータとレイアウ
トデータから抽出されるネットリストとに基いて、回路
特性に関するデータを作成する回路特性データ作成手段
と、当該回路特性が所望の特性であるか否かを判別する
判別手段と、当該回路特性が所望の特性でない場合には
、レイアウトデータおよびプロセスデータのうちの一方
または両方を変更するデータ変更手段と、当該回路特性
が所望の特性になるまで、断面構造データ作成手段、電
気的特性データ作成手段、回路特性データ作成手段、判
別手段およびデータ変更手段による処理を繰り返し行な
う手段と、を備えてなる集積回路マスクのレイアウト装
置。 - 【請求項５】 入力された各レイヤーの図形に基いて
、集積回路マスクのレイアウトを作成する装置であって
、レイアウトデータ入力とプロセスデータ入力とこれら
のデータのうち変更可能なデータの指定入力と指定した
データについての変更優先順位入力とを行なうための入
力手段と、レイアウトデータとプロセスデータとに基い
て、デバイスの断面構造に関するデータを作成する断面
構造データ作成手段と、デバイスの断面構造に関するデ
ータとあらかじめ設定されているバイアス条件とに基い
て、デバイスの電気的特性に関するデータを作成する電
気的特性データ作成手段と、デバイスの電気的特性に関
するデータから抽出されるスパイスパラメータとレイア
ウトデータから抽出されるネットリストとに基いて、回
路特性に関するデータを作成する回路特性データ作成手
段と、当該回路特性が所望の特性であるか否かを判別す
る判別手段と、当該回路特性が所望の特性でない場合に
は、上記指定入力されたデータを変更するデータ変更手
段と、当該回路特性が所望の特性になるまで、断面構造
データ作成手段、電気的特性データ作成手段、回路特性
データ作成手段、判別手段およびデータ変更手段による
処理を繰り返し行なう手段とを備え、データ変更手段が
変更優先順位の順に上記指定入力されたデータのうちの
一つのデータを変更することを特徴とする集積回路マス
クのレイアウト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3092879A JPH04218944A (ja) | 1990-06-04 | 1991-03-29 | 集積回路マスクのレイアウト方法および装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14687190 | 1990-06-04 | ||
| JP2-146871 | 1990-06-04 | ||
| JP3092879A JPH04218944A (ja) | 1990-06-04 | 1991-03-29 | 集積回路マスクのレイアウト方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04218944A true JPH04218944A (ja) | 1992-08-10 |
Family
ID=26434254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3092879A Pending JPH04218944A (ja) | 1990-06-04 | 1991-03-29 | 集積回路マスクのレイアウト方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04218944A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6536015B2 (en) | 2000-07-05 | 2003-03-18 | Mitsubishi Denki Kabushiki Kaisha | Apparatus and method of correcting layout pattern data, method of manufacturing semiconductor devices and recording medium |
| US7356795B2 (en) | 2001-10-26 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for designing the same |
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
-
1991
- 1991-03-29 JP JP3092879A patent/JPH04218944A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6536015B2 (en) | 2000-07-05 | 2003-03-18 | Mitsubishi Denki Kabushiki Kaisha | Apparatus and method of correcting layout pattern data, method of manufacturing semiconductor devices and recording medium |
| US7356795B2 (en) | 2001-10-26 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for designing the same |
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6775818B2 (en) | Device parameter and gate performance simulation based on wafer image prediction | |
| KR100281977B1 (ko) | 집적 회로 설계 방법, 집적 회로 설계용 데이터베이스 장치 및집적 회로 설계 지원 장치 | |
| US8078996B2 (en) | Method and system for correcting a mask pattern design | |
| US7404173B2 (en) | Intermediate layout for resolution enhancement in semiconductor fabrication | |
| US20080046846A1 (en) | System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization | |
| US20120047479A1 (en) | Incremental Layout Analysis | |
| US8560984B1 (en) | Methods and systsm for physical layout estimation | |
| CN1319120C (zh) | 半导体器件用的图形制作方法 | |
| JP2007535715A (ja) | 集積回路レイアウトを設計する方法及び機器 | |
| US11176306B2 (en) | Methods and systems to perform automated Integrated Fan-Out wafer level package routing | |
| US20140337810A1 (en) | Modular platform for integrated circuit design analysis and verification | |
| JP2004320004A (ja) | 集積回路の重ね合せ不良を予測するためのモンテカルロ・シミュレーションを行う方法 | |
| JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
| US20020188925A1 (en) | Pattern-creating method, pattern-processing apparatus and exposure mask | |
| TW202219807A (zh) | 用於電容值提取的系統、方法及儲存媒體 | |
| US9053289B1 (en) | Method and system for implementing an improved interface for designing electronic layouts | |
| US6820048B1 (en) | 4 point derating scheme for propagation delay and setup/hold time computation | |
| US6484297B1 (en) | 4K derating scheme for propagation delay and setup/hold time computation | |
| US7974457B2 (en) | Method and program for correcting and testing mask pattern for optical proximity effect | |
| JPH04218944A (ja) | 集積回路マスクのレイアウト方法および装置 | |
| JP3286225B2 (ja) | パターン設計方法 | |
| US7810051B2 (en) | Layout method, CAD apparatus, computer-readable program and computer-readable storage medium | |
| JP4208410B2 (ja) | 回路動作検証方法及び回路動作検証装置 | |
| JP3422645B2 (ja) | 回路素子配置装置 | |
| JPH10326835A (ja) | Ｌｓｉレイアウト方法 |