JPH04219852A - 直接メモリアクセスを行うためのインターフェース装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ホストシステムの主記
憶装置に格納されているデータに外部データ処理システ
ムにより直接アクセスする方法及び装置に関するもので
あり、更に詳細には、図形サブシステムのような外部デ
ータ処理システムにより、ユーザが指定した仮想メモリ
空間の記憶場所にあるホストシステムの主記憶装置の内
容をユーザの制御のもとで外部データ処理システムに転
送することによりホストシステムの仮想記憶装置に直接
メモリアクセスを行う方法及び装置に関する。

【０００２】

【従来の技術】一般に、ホストシステムのプロセッサと
外部データプロセッサとの間のデータ転送は、ホストプ
ロセッサで実行されるプログラムの直接制御のもとに入
出力（Ｉ／Ｏ）付属装置を介して行われる。典型的には
、データの各バイト又はワードを転送するには幾つかの
指令を実行する必要がある。しかし、Ｉ／Ｏ装置の中に
はこの技法で達成し得るより大きいデータ転送速度を必
要とするものがある。このような装置については、Ｉ／
Ｏ付属装置は直接メモリアクセス（ＤＭＡ）として知ら
れているデータ転送プロセスを使用することができる。 ＤＭＡはホストプロセッサで指令の実行を行う必要なし
にホストプロセッサの記憶装置とＩ／Ｏ付属装置との間
でデータの直接転送を可能とする。特に、ＤＭＡの期間
中、ホストプロセッサは先づ、カウントと開始メモリア
ドレスとをそのレジスタに格納することによりＤＭＡ制
御器の回路を初期設定する。一旦始動すると、ＤＭＡは
それ以上ホストプロセッサの介在なしに進行し（ただし
ＤＭＡ動作が完了すると割込みが発生することがある）
、従ってデータの転送はホストプロセッサでそれ以上指
令を実行する必要なしに処理される。

【０００３】このようなＤＭＡ手法を利用するＩ／Ｏ付
属装置は既知であり、一般に図１に示す形式の回路を組
込んでいる。図１のＤＭＡ制御器のホストプロセッサは
アドレスカウンタ１０及びカウンタレジスタ１２を設定
する。信号バスサイクルはバスによりアドレスが提示さ
れ、データが交換される期間を規定する責務を持つ。Ｄ
ＭＡ制御器はまたＩ／Ｏ付属装置に「転送要求」及び「
要求許可」の線路を接続する。動作中、Ｉ／Ｏ付属装置
がバスサイクルを使用したいときは、転送要求線の電圧
を上げる。ＤＭＡカウントレジスタ１２がゼロでなけれ
ば、信号をホストプロセッサに対するバス要求線に載せ
る。ホストプロセッサのハードウェアはこの信号を定期
的に調べ、その信号が高論理レベルのものであると、ホ
ストプロセッサは現在のバスサイクルの終りまで待ち、
それ以上のバス活動を停止し、そのアドレス及びデータ
線駆動器を高インピーダンス状態にし、バス許可線の電
圧を上げる。ホストプロセッサはこのようにしてＤＭＡ
制御器に対して許可されたバスサイクルの期間中バスか
ら効果的に分離される。バス許可線の高論理レベルがＤ
ＭＡ制御器により検知されると、ＤＭＡ制御器はそのア
ドレスカウンタレジスタ１０の内容をアドレス線に載せ
、要求許可線を通してＩ／Ｏ付属装置にデータの転送に
現在のバスサイクルを使用できることを知らせる。 Ｉ／Ｏ付属装置自身はこのようにしてデータ転送の方向
を決めるバスを駆動することができ、又はＤＭＡ制御器
の別の回路がこれらの線を駆動することができる。転送
要求が高論理レベルに保持されている限り、連続バスサ
イクルをＩ／Ｏ付属装置が使用することができる。この
ような手法は「サイクルスティール」として知られてい
る。

【０００４】従来技術の図１の回路は連続してバスサイ
クルを使用することができ（「バーストモード」）、又
はバスサイクルを間欠的に使用することができる。この
選択はＩ／Ｏ付属装置のデータ転送速度によって決まる
。事実、ホストシステムのプロセッサはバス許可を発生
することによりバスを放棄する準備に幾つかのバスサイ
クルを使用しなければならないこと、及びバスを再び獲
得してから幾つかのバスサイクルを使用しなければなら
ないことが屡々ある。これらのサイクルは指令実行又は
データ転送に寄与しないという点で非生産的である。 それ故、連続バスサイクルを利用するＤＭＡ転送はバス
を一層効率良く活用するものである。

【０００５】従って、データを外部データ処理システム
に転送するときホストプロセッサにかかる負担を減らす
ために、ＤＭＡを使用してホストシステムの主記憶装置
からデータを取出し、これを別の処理指令を必要とせず
に外部データ処理システムに伝えることが知られている
。しかし、このような従来技術のＤＭＡ手法は多数ユー
ザのメモリ空間の完全性を保証するのにホストプロセッ
サの核ソフトウェアによって開始されるのが一般的で、
ホストシステムで動作するユーザコードにより開始され
るのではなかった。その結果、ホストシステムのユーザ
アプリケーションプログラムが、従来の図形処理又はネ
ットワーキングシステムのような大きなデータブロック
の処理を必要とするとき、ユーザの計画によるＤＭＡは
不可能であった。どちらかと言えば、ホストシステムの
主記憶装置へのアクセスはホストプロセッサによるシス
テムソフトウェア（又は核）制御を通してのみ行われる
のが一般的であり、このためシステムの全体のデータ転
送時間がかなりのろくなりユーザプログラミングが複雑
になっていた。従って、これまでは図形又は他のこのよ
うな複雑なデータプロファイルのリアルタイム操作をＤ
ＭＡインターフェイスを介してユーザ指導のもとに行う
ことは極めて困難であった。

【０００６】

【発明が解決しようとする課題】従って、当業界ではホ
ストシステムの主記憶装置にあるデータにユーザ制御の
もとにアクセスし、これにより外部プロセス又は外部処
理システムへのデータ転送に必要な時間を、システムの
保証を失うことなくリアルタイムのデータ操作ができる
ようにかなり減らすことができる外部プロセスを可能と
するプロセス及び装置の必要性が長い間痛感されている
。本発明はこの目的のために企画されている。

【０００７】

【課題を解決するための手段】上述の長い間痛感された
必要性は、ホストシステムからの指令を仮想メモリ空間
で翻訳し、仮想アドレスを物理的アドレスに変換し、主
システム記憶装置からデータブロックを核ソフトウェア
の要求でではなく、ユーザの要求で取出す知能的直接メ
モリアクセス（ＤＭＡ）制御器に関する本発明により満
たされる。これにより多数ユーザシステムでのアクセス
の保証を維持しながら、核の要求ではなくユーザの要求
で、急速データアクセスを行うことができる。

【０００８】本発明によれば、データ処理指令及び関連
データを主記憶装置を備えているユーザのホストシステ
ムと外部データ処理システムとの間で転送するインタフ
ェース装置が設けられている。本発明によるインタフェ
ース装置は、データ処理指令及び関連データをデータ処
理指令及びユーザのホストシステムの仮想メモリ空間に
ある関連データを指す仮想ポインタから成るそれぞれの
指令／ポインタパケットとして表わす手段を備えている
。指令／ポインタパケットの仮想ポインタは関連データ
が収められている主記憶装置内部の物理的アドレスを識
別する目的で変換手段により物理的ポインタに変換され
るので関連データを主記憶装置内の物理的アドレスに対
して読取及び書込手段により読み書きすることができる
。このような直接メモリアクセスシステムは好適にはユ
ーザのホストシステムに接続されている図形サブシステ
ムと関連して使用され、これによりデータ処理指令が図
形指令になり、関連データは図形プリミティブデータを
備えている。しかし、外部データ処理システムを通信回
路網、又は直接メモリアクセスを必要とする他の幾つか
のこのようなシステムとすることができる。

【０００９】好適実施例では、表現手段の機能をホスト
プロセッサで行うことができ、一方変換手段の機能を、
ホストプロセッサにより指令／ポインタパケットの仮想
ポインタに対応する現在の物理的ポインタを入れるよう
にする更新される少くとも一つの陰のページテーブル（
Ｓｈａｄｏｗ　ｐａｇｅ　ｔａｂｌｅ）を備えたＤＭＡ
プロセッサにより行うことができる。好適には、陰のペ
ージテーブルはホストシステムのユーザ制御プロセスご
とに設けられ、各陰のページテーブルはユーザに特権と
して付与される。陰のページテーブルの中の欠けている
ページはホストプロセッサにその核ソフトウェアが欠け
ているページを外部記憶装置から入れ換えることができ
るように割込むことにより更新することができる。また
、好適実施例では、本発明のインタフェース装置はホス
トシステムの処理を主記憶装置のＤＭＡ読み書きアクセ
スと同期させる同期化手段を備えている。更に、データ
一貫性技法がホストシステムにより好適に行われ、主記
憶装置が前のアクセス後更新され終る前にデータアクセ
スされることがないようにしている。

【００１０】本発明の他の特徴によれば、インタフェー
ス装置が主記憶装置を備えているユーザのホストシステ
ムと図形サブシステムとの間で図形指令及び図形プリミ
ティブを転送するように設けられている。このインタフ
ェース装置は、図形指令及び図形プリミティブを図形指
令及びユーザのホストシステムの仮想メモリ空間にある
図形プリミティブデータを指す仮想ポインタから成るそ
れぞれの指令／ポインタパケットとして表わす手段を使
用することにより指令／ポインタプロトコルを好適に利
用している。この指令／ポインタプロトコルに関連して
、仮想ポインタを主記憶装置内の図形プリミティブが収
容されている物理的アドレスを識別する物理的ポインタ
に変換する手段が設けられている。好適には、変換手段
はユーザのホストシステムの各ユーザ制御プロセスに対
する陰のページテーブルを備えたＤＭＡプロセッサを備
えており、各陰のページテーブルは、仮想ポインタに対
応する現在の物理的ポインタを入れるように、図形プリ
ミティブが主記憶装置に入っていないことの指示に応じ
て、ユーザのホストシステムのプロセッサ駆動動作シス
テムにより更新される。変換手段は更に、指令／ポイン
タパケットを順次格納し、ＤＭＡプロセッサに応じてＤ
ＭＡプロセッサ及びＤＭＡ状態手段により分析して主記
憶装置の物理的アドレスから図形プリミティブの読み書
きを開始する指令／ポインタパケットバッファを備えて
いる。同期化手段はＤＭＡ状態手段により開始される読
み書きにユーザのホストシステムを同期させることもで
きる。

【００１１】本発明はまた、ユーザのデータ処理指令に
応じてユーザのホストシステムの主記憶装置に格納され
ているデータに外部データ処理システムにより直接メモ
リアクセスを行う方法をも含んでいる。この方法は一般
に、ユーザによりユーザのデータ処理指令で要求された
外部データ処理システムによるすべての直接メモリアク
セスを予備承認する段階、各ユーザプロセスに対して、
ユーザのデータ処理指令及びユーザのデータ処理指令の
処理に使用するため主記憶装置内のデータを指すユーザ
のホストシステムの仮想メモリ空間にある仮想ポインタ
から成る一連の指令／ポインタパケットを組立てる段階
、各指令／ポインタパケットを分析してユーザのデータ
処理指令及び仮想ポインタを得る段階、ユーザのデータ
処理指令を外部データ処理システムの入力に書込む段階
、仮想ポインタを主記憶装置内の実際のメモリ位置を指
す対応する物理的ポインタに変換する段階、データの長
さを識別するワードカウントを決定する段階、及びワー
ドカウントに対応するデータの多数のワードを外部デー
タ処理システムの入力に移す、物理的ポインタにより識
別される主記憶装置内のアドレスから開始される、デー
タ転送段階、から構成される。

【００１２】本発明の方法はまたユーザのホストシステ
ムによる処理をデータ転送段階に同期させて「汚れた」
記憶装置にＤＭＡしようとすることのないようにする段
階を設けることもできる。データ一貫性の問題もデータ
転送しようとする前にすべての表示リスト要素ばかりで
なくユーザのデータキャッシュをも主記憶装置にフラッ
シングすることにより防止される。また、主記憶装置へ
のすべての陰のページテーブルを仮想対物理的ポインタ
変換の前及び後にフラッシングすることができるが、こ
の変換は、変換ルックアサイドバッファのテーブル調査
を行ってユーザの各データ処理指令に関連するデータの
物理的アドレスを見つける段階、変換ルックアサイドバ
ッファに物理的アドレスが入っていないとき、陰のペー
ジテーブルを探す段階、物理的アドレスが陰のページテ
ーブルで見つかったら、対応する仮想対物理的変換を変
換ルックアサイドバッファに追加する段階、物理アドレ
スをＤＭＡ状態装置のアドレスレジスタに書込む段階、
及びテーブル調査段階を繰返す段階、から構成される。

【００１３】しかし、変換段階中に、ページ又は保護の
障害が生じたら、変換段階を中止し、割込をユーザのホ
ストシステムに伝えてページスワッピング又は或る他の
救済動作を行うことができるようにする。その上、この
処理は任務交換の必要なしにホストプロセッサにより行
われ、これにより本発明のシステムの応答時間がかなり
向上する。このようにして、仮想メモリシステムの特性
が本発明に従って維持され、一方核制御の無いユーザ計
画ＤＭＡの処理効率の向上も可能になる。

【００１４】

【実施例】ここに開示し且つ権利の主張をする主題事項
の発明者は、当業界で長い間痛感されていた上述の必要
性を、図形サブシステムのような外部データ処理システ
ムに、各メモリアクセスを開始し制御するのに核を必要
とせずにユーザの制御のもとでホストシステムの主記憶
装置から直接データにアクセスさせるホストインタフェ
ースプロセス及び装置を開発することにより満たしてい
る。

【００１５】本発明によれば、仮想メモリ空間にあるユ
ーザの指令に応じてホストシステムの主記憶装置から外
部データ処理システムに対して直接データを転送するこ
とができ、これによりインタフェースの所要帯域幅が減
少する。その結果、ホストプロセッサはもはやルーチン
データの複写を行う貴重な計算時間を消費する必要がな
い。また、ホストのユーザレベルのソフトウェアは仮想
アドレスを使用して記憶装置への直接アクセスを開始す
ることができるので、核サービスに対するサブルーチン
呼出しは不要である。更に、上述の事項は本発明にれば
伝統的なページスワッピング及び仮想記憶装置の機能及
び保護という利益を失うことなく行われる。

【００１６】本発明の現在のところ好適な実施例による
これらの及び他の有利な特徴について図２及び図３を参
照して説明することにする。

【００１７】図示のように、本発明は一般にホスト処理
システム及びホストシステムの図形サブシステムに関連
して説明されるが、当業者には本発明を他の環境にも同
様に良く使用することができることが認められるであろ
う。その上、ここに示した説明は例示目的のみのもので
あり、どんな仕方でも本発明の範囲を限定しようとする
ものではない。本発明の範囲に関する疑問はすべて付記
した特許請求の範囲を参照することにより解決すること
ができる。

【００１８】図２は本発明を取入れたホストインタフェ
ースにより図形サブシステムに接続されたホスト処理シ
ステムを示す。図示のように、処理システムはシステム
Ｉ／Ｏバス２１を経由して接続されているホストプロセ
ッサ２０及び図形変形エンジン２４とのＶＤＭＡホスト
インタフェース２２を備えている。変形エンジン２４の
出力は図形描写回路２６へ、次いでフレームバッファ２
８へ出力される。フレームバッファ２８の出力は、たと
えば、ラスタ表示装置３０により受取られ、ＣＲＴ画面
に出力される。以下に詳細に説明するように、本発明は
特に、図２のホストインタフェース回路２２及びホスト
インタフェース回路２２により行われ、ホストプロセッ
サ２０の主記憶装置と変形エンジン２４、描写回路２６
、フレームバッファ２８、及びラスタ表示装置３０から
成る図形サブシステムとの間でホストプロセッサ２０の
ソフトウェアプログラム（又は核）の介在なしで直接デ
ータを転送できるうようにする直接メモリアクセス（Ｄ
ＭＡ）プロセスを目指している。

【００１９】本発明のＤＭＡをホストプロセッサ２０へ
のユーザ入力に応答させるには、ユーザ入力を実際のメ
モリアドレスを直接参照する（アセンブリ言語のような
）低レベル言語で行わなければならないか、又は通常よ
くある場合のように、ユーザ入力をユーザのメモリ空間
（今後「仮想メモリ」空間と言う）にあるアドレスから
物理的メモリアドレスに変換しなければならない。この
ような仮想メモリシステムは周知であり、このような形
式のシステムはプロセスのアドレス空間（すなわち、基
準指令、データなどを発生するアドレス）が物理的アド
レス空間（すなわち、実行中にプロセスにより実際に占
有されるようなマシンアドレス）と同一でなければ仮想
記憶装置を備えていると言われる。それ故実行時間変換
はプロセスの仮想アドレス空間からホストシステムの主
記憶装置の物理的アドレス空間へ行わなければならない
。これは典型的には特別に作られた仮想メモリハードウ
ェアの補助により行われる。それはホストシステムのユ
ーザがＤＭＡが本発明に従って実施されるその図形処理
要求を行うこのような仮想メモリ空間に入っている。

【００２０】一般に、データの動的再配置の能力を与え
るように仮想メモリを実現するのに写像機構が使用され
る。ページング、区分化、及びこの二つの組合せは動的
仮想メモリを作る三つの普通の機構である。本発明の装
置はこれら写像機構のどれとでも関連して使用すること
を目的としており、本発明によるユーザ計画ＤＭＡプロ
セスを実施する目的でこのようなシステムに対する修正
例を以下に更に詳細に説明することにする。

【００２１】図３は本発明の各種構成要素のブロック図
を示す。図示のように、本発明の図示した実施例のシス
テムはホスト中央プロセッサ（ＣＰＵ）２０を図形プロ
セッサ（図示せず）にシステムＩ／Ｏバス２１により接
続している。ホストＣＰＵ２０は一般に処理機能及びソ
フトウェア駆動メモリアクセスを行う動作システム（又
は核）２０１を備えている。ホストＣＰＵ２０はそれぞ
れ要素２０２及び２０３として示したグラフィックプロ
セス１及び２のような一つ以上のユーザアプリケーショ
ンプログラムを実行する。ホストＣＰＵ２０の各ユーザ
は自分自身の仮想メモリ空間で動作するので、メモリ写
像は動作システム２０１及びグラフィックプロセス１及
び２により出力された仮想アドレスを物理的アドレスに
それぞれ変換する仮想対物理的変換器２０４、２０５、
及び２０６により行われる。変換された物理的アドレス
は次にホストＣＰＵ２０に関連する主（物理的）記憶装
置３２にアクセスするためメモリバス３１を横断して送
られる。好適には、主記憶装置３２はグラフィックプロ
セス１及び２に対するシステム特権ページテーブル３３
及びユーザ特権ページテーブル３４を内部に格納してい
る。主記憶装置３２はまた好適に、各プロセス用作業バ
ッファ３５の他に各プロセス用データに関連するデータ
を格納するデータ部３６をも備えている。以下に更に詳
細に説明するように、各作業バッファ３５はそれぞれ指
令、及び指令及びデータが下流の本発明のＶＤＭＡホス
トインタフェース２２に伝えられるまで指令に関連する
データを指す仮想ポインタを格納している。

【００２２】メモリバス３１とＶＤＭＡホストインタフ
ェース２２との間の通信は、バスインタフェースバッフ
ァ３７を経由してシステムＩ／Ｏバス２１を通して行わ
れる。バスインタフェースバッファ３７は一般にメモリ
バス３１とシステムＩ／Ｏバス２１との間で非インタフ
ェース双方向データ転送を行うと共に主記憶装置３２と
補助記憶装置（交換ディスク）３８又はＶＤＭＡホスト
インタフェース２２との間のデータの転送をも統合する
。特に、バスインタフェースバッファ３７は、外部記憶
装置（交換ディスク）３８とのページスワッピング中及
び本発明によるＶＤＭＡホストインタフェース２２との
ＤＭＡデータ転送中にシステムメモリバス３１をシステ
ムＩ／Ｏバス２１と連結するように働く。

【００２３】ＶＤＭＡインタフェース２２は好適に本発
明によるシステムＩ／Ｏバス２１を通してホストＣＰＵ
２０から受取った一連の指令／ポインタワードを格納す
る指令／ポインタ（Ｃ／Ｐ）待行列又はＦＩＦＯ２２１
を備えている。受取った指令／ポインタワードは次にＤ
ＭＡプロセッサ２２２により分析され、仮想ポインタは
本発明によるＤＭＡを使用して主記憶装置３２にアクセ
スするため物理的ポインタに変換される。この目的で、
ＤＭＡプロセッサ２２２は、主記憶装置３２に設置し且
つ以下に説明するように核２０１により維持することが
できるユーザ特権の仮想対物理的変換テーブル（陰のペ
ージテーブル）へのアクセスを含んでいる。最後に、Ｖ
ＤＭＡホストインタフェース２２はＶＤＭＡホストイン
タフェース２２から主記憶装置３２へのＤＭＡ読み書き
要求を行うＤＭＡ状態マシン２２３をも備えている。

【００２４】このように構成される実施例は、指令及び
指令と関連するデータを指す仮想ポインタが入っている
データパケット（Ｃ／Ｐパケット）を伝統的な指令／デ
ータ（Ｃ／Ｄ）パケットに変換して図形プロセッサによ
り処理するか、又は他方、パケットを図形プロセッサに
直接送ることができる指令／ポインタ（Ｃ／Ｐ）構成と
関連して好適に使用される。Ｃ／Ｄパケットは一般に一
つ以上の３２ビットワードから成る指令とこれに続く０
以上のデータワードから構成される。Ｃ／Ｄパケットは
他方、実際のデータがデータを指すポインタで置き換え
られていることの他はＣ／Ｄパケットと全く同じである
。ＶＤＭＡホストインタフェース２２は次にこのポイン
タの参照を解き、指令に関連するデータをＤＭＡを使用
して主記憶装置３２から直接獲得する。しかし、ポイン
タは仮想メモリ空間にあるユーザにより識別されるので
、本発明に従ってＤＭＡを行うことができる前に仮想ポ
インタを物理的ポインタに変換しなければならない。

【００２５】従って、本発明によるＣ／Ｐパケットの図
形ハードウェアに送られるポインタは伝統的な（物理的
）ポインタではなく、仮想的、又は論理的ポインタであ
る。従って、本発明によるＤＭＡ活動をここでは仮想Ｄ
ＭＡ、又は簡単にＶＤＭＡと言う。しかし、物理的アド
レスだけがシステムＩ／Ｏバス２１に現われるので、Ｖ
ＤＭＡという用語はＤＭＡに対するアドレスの元来の源
が仮想アドレスであったことを示すのに実際には有用で
あるに過ぎない。本発明のＶＤＭＡホストインタフェー
ス２２は仮想アドレスを、ポインタの参照を解除するこ
とができる前に物理的アドレスに変換又は写像しなけれ
ばならない。従って、ＶＤＭＡは従来技術の図１を参照
して説明したようなバスサイクルの特別な形式ではない
。

【００２６】本発明によるＶＤＭＡプロセスは一般に次
のように動作する。最初に、ホストＣＰＵ２０は特定の
目的のためＶＤＭＡインタフェース２２によりすべての
ＤＭＡに総括的承認を与え、これによりＤＭＡが行われ
るごとに核の呼出しを必要とすることが無くなる。ホス
トＣＰＵ２０のユーザ応用ソフトウェア（すなわち、グ
ラフィックプロセス１又は２）は次に各グラフィックプ
ロセスに対する一連のＣ／Ｐパケットを備えている主記
憶装置３２の作業バッファ３５を組立てる。作業バッフ
ァ３５の内容はバスインタフェースバッファ３７を経由
してＣ／ＰＦＩＦＯ２２１に転送され、ここでデータが
ＤＭＡプロセッサ２２２により読取られる。ＤＭＡプロ
セッサ２２２は次に適切な指令ワードを出力指令／デー
タ待行列（図示せず）に書込み、仮想ポインタを物理的
アドレスに変換し、このアドレスはワードカウントと共
にＤＭＡ状態マシン２２３に書込まれる。ＤＭＡ状態マ
シン２２３は要求されたデータを主記憶装置３２から読
出し、転送されたデータを出力指令／データ待行列に出
力してその中にＣ／Ｄパケットを完成させる。ＤＭＡ状
態マシンが第１の指令に関連するデータをブロックで転
送するのに忙しい間に、ＶＤＭＡプロセッサ２２２は次
のＣ／ＤパケットをＣ／ＰＦＩＦＯから読出す。次に、
ＶＤＭＡホストインタフェース２２のハードウェアがＣ
／Ｐパケットの第１のバッファを分析するのに忙しい間
、ユーザのソフトウェアはユーザの図形指令及びデータ
を含む他のＣ／Ｐパケットの準備を続ける。出力指令／
データ待行列の中のパケットをこうして図形サブシステ
ムが使用してユーザが要求した図形操作をユーザが指定
したデータを用いて行うことができる。

【００２７】このようにして、上述のＣ／Ｐ構成を用い
て動作する期間中、ホストＣＰＵ２０は指令及びその関
連データのパケットを作り出し、それらパケットを、仮
想アドレス変換を必要としない物理的ページである、記
憶装置のロックページにある作業バッファ３５に書込む
。次にホストＣＰＵ２０は、ＶＤＭＡホストインタフェ
ース２２が物理的ＤＭＡを行って作業バッファ３５の全
体をＣ／ＰＦＩＦＯ２２１に移動させることを要求する
。丁度記したように、これはホストＣＰＵ２０に指令及
びその関連データを指すポインタのパケットを作らせ、
これらＣ／Ｐパケットを主記憶装置３２の中の作業バッ
ファ３５に書込ませることにより行われる。次にホスト
ＣＰＵ２０は指令をＤＭＡプロセッサ２２２に送り、こ
の指令を復号してＤＭＡ処理が開始され、これによって
作業バッファ３５の内容がＣ／ＰＦＩＦＯ２２１に書込
まれＤＭＡプロセッサ２２２により読取られるようにす
る。Ｃ／ＰパケットがＤＭＡプロセッサ２２２により復
号されると、仮想ＤＭＡを使用して所定の図形プリミテ
ィブに関連するデータを得る。

【００２８】しかし、ホストＣＰＵ２０は、１９９０年
３月１５日に出願された、本発明の譲受人に譲渡され、
ここに引用して取入れてある関連出願の米国特許出願第
４９４００８号に記してあるように、直接Ｃ／Ｄパケッ
トを出力することもできるので、ここに記すような仮想
対物理的変換は常に行う必要はない。いずれにしても、
本発明によるユーザ図形への参照はすべて仮想ポインタ
を経由することができるので本発明のＶＤＭＡホストイ
ンタフェース２２は図形プリミティブに関するデータを
得るのに仮想アドレスを使用することができなければな
らない。それ故、本発明によるＤＭＡプロセッサ２２２
はそれ自身の仮想対物理的変換能力を備えており、たと
えば、仮想対物理的変換用の変換ルックアサイドバッフ
ァ（ＴＬＢ）を備えることができる。その結果、実際の
バスアドレスは常に物理的アドレスである。

【００２９】本発明によるＣ／Ｐパケット及びプロセス
について今度は引続き図３を参照して更に詳細に説明す
ることにする。

【００３０】従来技術の図形システムでは、ホストＣＰ
Ｕ２０は一般に入力多角形及び多重線（ｐｏｌｙｌｉｎ
ｅ）に対して二つのことしか行わない。すなわち、ホス
トＣＰＵ２０は次回の要素の位置をつきとめ、それが多
重線であるか又は多角形であるか及びデータを図形ハー
ドウェアに送る前に更に処理する必要があるか否かを判
断する。 次にデータをバッファに写し取る。本発明は図形データ
を図形ハードウェアまで動かすために必要な複写の量を
かなり排除するように計画されている。特に、本発明は
、図形ハードウェアが主記憶装置３２を直接読取ること
ができれば、ホストＣＰＵ２０は図形ハードウェアに適
切な見出しとデータを指すポインタとを送るだけでよい
という理論に基いて動作している。上に記したように、
これは本発明によれば、指令及びその関連データをＣ／
Ｐパケットとして組立てることにより行われる。

【００３１】本発明による典型的なＣ／Ｐパケットは好
適に、見出し、図形指令、サイズ情報、カウント情報、
フラグ情報、ワード／頂点情報、及び仮想ポインタから
構成されている。見出しはパケットがＣ／Ｐパケットで
あることを示すが、サイズ情報は多角形の頂点データの
ワードの全数を示す。図形指令は、入力データが例えば
多角形であることを示すことができるが、カウントと多
角形の頂点の数を示す。フラグ情報は入力多角形に対し
て活動する処理モードを示すが、ワード／頂点情報は各
頂点を記述するのに使用することができるワードの数を
示すことができる。最後に、仮想ポインタは本発明によ
る頂点データ構造を識別する３２ビットアドレスとする
ことができる。

【００３２】上に記したように、ＤＭＡプロセッサ２２
２は所要データをＤＭＡを使用して主記憶装置３２から
読み取ることによりすべてのＣ／ＰパケットをＣ／Ｄパ
ケットに変換する。これらパケット内の図形プリミティ
ブはほとんど、それ以上処理を必要とせず、図形サブシ
ステムに簡単に写し取ることができる簡単なものである
。しかし、例えば、メッシュ、ストリップ、及び長い多
重線に対するＣ／ＰパケットにはＤＭＡプロセッサ２２
２がこれら図形プリミティブを、図形サブシステムの図
形変形エンジンアレイが一層容易に処理することができ
る更に小さなものに細分しなければならないものがある
。これは、ＤＭＡプロセッサ２２２で行うことができる
。その理由は、細分割プロセス中に多数の頂点を複製し
なければならないが、ＤＭＡプロセッサ２２２は頂点を
主記憶装置３２から簡単に再読み出しすることができる
からである。他方、図形サブシステムの図形パイプライ
ンに沿う段階は複製された頂点に対して格納空間を割り
当てることができる。Ｃ／Ｐパケットデータ機構は、各
データ要素に、各データ要素は図形ハードウェアにより
主記憶装置３２から直接読み出されるから、メモリバス
３１を１回だけ横断させることにより図形ハードウェア
の表示リスト横断性能を改善する。その結果、所要帯域
幅を実際に下げることができる。更に、図形描写プロセ
スの最も遅いリンクの一つをかなり速くすることができ
る。その他、本発明のＶＤＭＡホストインタフェース２
２は更に、Ｃ／Ｐパケットの大きさがホストＣＰＵから
送られる各指令で利用できるという点で有利である。 それ故、Ｃ／Ｐパケット全体を折り返しのアクセスで一
度に得ることができ、これによりデータ転送のこの部分
がはるかに一層効率が良くなる。このような利益は従来
技術の図形システムでは一般に不可能である。何故なら
バスサイクルがプロセッサからの実際のデータワードの
要求に応じてのみ作られ、これによりプロセッサのキャ
ッシュ線によって別のワードをあらかじめ取り出すこと
が制限されるからである。

【００３３】しかし、本発明のＣ／Ｐパケットデータ機
構は、ここに説明したもののようなハードウェアの他に
ホストＣＰＵ２０のソフトウェアを幾らか修正したもの
の利用を必要とする。例えば、同期化機能を実施して、
データが主記憶装置３２の内部で変わる前に、ユーザの
アプリケーションプログラムを図形ハードウェアと同期
させることができ、ＶＤＭＡホストインタフェース２２
のハードウェアがホストＣＰＵ２０のキャッシュがどん
なＤＭＡアクセスに対しても主記憶装置３２と矛盾して
いないことを保証することもできる。一例として、デー
タキャッシュをＤＭＡが仮想ＤＭＡがデータにアクセス
することができることを保証しようとする前にユーザの
アプリケーションプログラムでフラッシングすることが
できる。従って、ユーザのアプリケーションプログラム
はＤＭＡがデータを読み終わるまでデータを変えさせる
必要はない。これらの問題に対するハードウェア及びソ
フトウェアの解決法を下に更に詳細に説明する。

【００３４】作業バッファ３５は、システムの必要条件
ではないが、データ転送をしやすくするのに使用するこ
とができる。このような作業バッファ３５は好適には、
例えば、長さ５１２ワードとすることができる、３２ビ
ットワードのアレイから構成される。作業バッファ３５
は５１２ワードの境界に整列され、従って物理的なペー
ジ境界とは交差しない。作業バッファ３５は、図形サブ
システムがＤＭＡ読み出しのキャッシュスヌーピングを
することができない、又は書き通しページを使用しない
ホストＣＰＵで実行しているとき「スワッピング」され
る前にホストＣＰＵ２０のキャッシュからフラッシング
されなければならないが、作業バッファ３５が書き通し
ページから割り当てられていればキャッシュを交換前に
フラッシングする必要はない。その上、ホストＣＰＵ２
０のソフトウェアにとって、制御ユーザが変えるたびに
作業バッファ３５の先頭に状態保存及び回復の指令を入
れることが必要になることがある。

【００３５】当業者は、作業バッファ３５が論理エンテ
ィティであるから、必ずしも特定のアドレス範囲に又は
物理的ＲＡＭの中にさえも存在しないことを容易に認め
るであろう。従って、そのように図示してはあるが、こ
こに記した作業バッファ３５は主記憶装置３２の中に存
在する必要はなく、別の記憶装置ユニットの一部とする
ことができる。

【００３６】作業バッファ３５は本発明に従って次のよ
うに通常の仮想ＤＭＡシナリオで使用される。即ち、ユ
ーザのアプリケーションプログラムが作業バッファ３５
を構築し、必要ならホストＣＰＵ２０のキャッシュをフ
ラッシングする。次にユーザのアプリケーションプログ
ラムは必要なら図形ハードウェアのロックを獲得する。 次にユーザのアプリケーションプログラムはＤＭＡプロ
セッサ２２２の状態レジスタのフラグをチェックして前
の作業バッファの処理が完了していることを確認する。 ＤＭＡプロセッサ２２２の準備が完了すると、ユーザの
アプリケーションプログラムは作業バッファリンク指令
を書き込むが、この指令はホストＣＰＵ２０によりＤＭ
Ａプロセッサ２２２に処理のためデータを作業バッファ
３５からＣ／ＰＦＩＦＯ２２１にＣ／Ｐフォーマット又
はＣ／Ｄフォーマットで転送するよう指示するのに使用
される。作業バッファリンク指令はＤＭＡプロセッサ２
２２の指令レジスタにより受け取られ、適切な作業バッ
ファ３５の内容が読み込まれ、分析される。次いで次の
バッファの処理が始まる。

【００３７】また本発明によれば、ユーザの図形指令が
特権レジスタに書き込まれるときＰＲＩＶフラグを図形
ハードウェアにより設定することができるので、ソフト
ウェアは常にこのビットを０に設定することができる。 このように、ＰＲＩＶは、設定されたとき、ＤＭＡプロ
セッサ２２２に指令が特権レジスタに書き込まれたこと
う示すフラグである。これは、特権指令は直接特権レジ
スタに書き込まれなければならないが非特権指令は作業
バッファに入れることができるので、重要である。

【００３８】本発明の好適実施例では、ＤＭＡプロセッ
サ２２２はサイクル時間が６０ナノ秒のテキサスインス
ツルメントＴＭＳ３２０Ｃ３０マイクロプロセッサを備
えている。勿論、他のマイクロプロセッサ装置を本発明
に従って特許請求の範囲で規定した本発明の精神又は範
囲から逸脱することなく使用することができる。しかし
、実施したら、ＤＭＡプロセッサ２２２は好適には下に
記す機能を行うようにプログラムされる。

【００３９】ＤＭＡプロセッサ２２２はホストＣＰＵ２
０からのホスト要求にサービスする。特に、ホストＣＰ
Ｕ２０が指令をＤＭＡプロセッサ２２２のメッセージレ
ジスタに書き込むと、ＤＭＡプロセッサ２２２は指令を
読み、要求にサービスするのに適切な処理を取る。

【００４０】ＤＭＡプロセッサ２２２はまた上述のよう
にＣ／ＰＦＩＦＯ２２１を分析しなければならない。こ
れはＣ／ＰＦＩＦＯ２２１にある各パケットの形式を復
号し、Ｃ／Ｄパケットを図形プロセッサに単に伝えるこ
とにより行われる。しかし、Ｃ／Ｐパケットに出会えば
、適切な指令見出し語だけがＣ／ＰＦＩＦＯ２２１から
図形プロセッサに写し取られる。Ｃ／Ｐパケットには指
令を図形プロセッサまで伴うべきデータ構造の開始を指
定する仮想アドレス、及びデータ構造内の３２ビットワ
ードの数を示すカウントが入っている。この情報を使用
して、取り出される全データ構造をＤＭＡプロセッサ２
２２により一つ以上の物理的ページの一つ以上のバス処
理に分解することができる。最大５１２ワードまでの各
個別の処理をＤＭＡプロセッサ２２２により別々に開始
しなければならない。

【００４１】ＤＭＡプロセッサ２２２はまた、交換ルッ
クアサイドバッファ（ＴＬＢ）を調べて指令に関連する
データの物理的アドレスを見出し、これをＤＭＡ状態マ
シン２２３のアドレスレジスタに書き込むことにより仮
想ポインタに対するアドレス変換を行う。ＴＬＢがエン
トリを備えていなければ（すなわち、ＴＬＢミス）、Ｄ
ＭＡプロセッサ２２２は下に説明するような仕方でエン
トリに対するその陰のページテーブルを探す。主記憶装
置の記憶場所にアクセスするには、ＤＭＡプロセッサ２
２２は所要アドレスをＤＭＡ状態マシン２２３のアドレ
スレジスタに書き込み、適格なＭＯＤＥ値をＤＭＡ状態
マシン２２３の制御レジスタに書き込む。ＤＭＡプロセ
ッサ２２２は次にＤＭＡ状態マシン２２３を作動させて
主記憶装置３２のメモリアクセスサイクルを開始する。 ＤＭＡプロセッサ２２２はデータが戻るまで状態マシン
２２３の状態ビットをチェックして待つ。ＤＭＡプロセ
ッサ２２２は次にデータをＤＭＡ状態マシン２２３のイ
ンタフェースデータレジスタから読み込む。このように
して、ＤＭＡプロセッサ２２２はカウント、源アドレス
、及び宛先アドレスを計算し、これらをＤＭＡ状態マシ
ン２２３のレジスタに書き込むことによりＤＭＡ転送を
始める。

【００４２】好適実施例では、ＤＭＡプロセッサ２２２
は完全に結合した４つのエントリを有する小さなＴＬＢ
を備えている。しかし、その大きさ及び写像法は当業者
により最適な費用／性能比を達成するように変えること
ができる。ＴＬＢのエントリは活性グラフィックプロセ
ス及びユーザに対するホストのページテーブルを探すＤ
ＭＡプロセッサ２２２のファームウェアにより作ること
ができる。ＴＬＢエントリの無効化はホストＣＰＵ２０
からＤＭＡプロセッサ２２２に送られる指令を通して行
われる。その他に、ページが記憶装置に存在しないか、
又は保護障害に出会うと、ＤＭＡプロセッサ２２２はＤ
ＭＡ活動を中止し、ホストＣＰＵ２０に割り込みを介し
て故障を修理するよう連絡する。次に、ホストＣＰＵ２
０が故障を修理してから、ホストＣＰＵ２０はＤＭＡを
再開し、ＤＭＡプロセッサ２２２はＤＭＡ活動を新しい
ＴＬＢ調査でやめたところから再開する。手短かに言え
ば、ＤＭＡプロセッサ２２２は動作システム又はホスト
システムの核により前に行われた機能を行う。ただし、
動作システム又は核の大きな処理オーバヘッドはもはや
発生せず、これにより処理速度がかなり増大する。

【００４３】好適実施例では、ホストＣＰＵ２０は指令
を二つのチャンネルを経由してＤＭＡプロセッサ２２２
に送ることができる。すなわち、指令を特殊Ｃ／Ｐパケ
ットとして作業バッファ３５に埋め込むことができ、又
は指令をＤＭＡプロセッサ２２２のメッセージレジスタ
に書き込むことができる。ここに記す「メッセージレジ
スタ」はＤＭＡプロセッサ２２２の中にある一組の内部
レジスタであって、ホストＣＰＵ２０からアクセス可能
である。このレジスタは好適には、ホストＣＰＵ２０が
指令ワードを書き込むＤＭＡ指令レジスタ及びホストＣ
ＰＵ２０が、もし存在すれば、指令に関連する別のデー
タワードを書き込むＤＭＡデータレジスタを備えている
。これらレジスタは好適にはＩ／Ｏアドレス空間の二つ
の異なるページに複式に写像され、一方のページには特
権が与えられ、特権の与えられたプロセスのみがアクセ
スすることができるが、他のページにはどんなユーザで
もアクセスすることができる。ＰＲＩＶビットは指令が
特権所持ユーザにより送られればインタフェースハード
ウェアによりＤＭＡプロセッサ２２２の状態レジスタ内
に設定される。

【００４４】メッセージレジスタを介してＤＭＡプロセ
ッサ２２２と通信するＣＰＵ２０に対するシナリオは次
のとおりである。ホストＣＰＵ２０はＤＭＡプロセッサ
２２２が他の指令を受け入れる態勢が整っていることを
チェックする。ホストＣＰＵ２０はＤＭＡプロセッサ２
２２が他の指令を受け入れる準備が整うまで状態ビット
のポーリングを維持する。ホストＣＰＵ２０は次に指令
の他関連する付加情報をもメッセージレジスタに書き込
む。ＤＭＡプロセッサ２２２は次に指令レジスタ書き込
みの完了により中断される。ＤＭＡプロセッサ２２２は
次にＤＭＡ指令準備完了ビットをリセットし、指令の分
析を開始する。この手順を各指令について繰り返す。　
　ＤＭＡプロセッサ２２２は更にその機能を支持する幾
つかの他のレジスタを備えている。例えば、ＤＭＡプロ
セッサ２２２はＤＭＡの失敗又は誤りに基づく中断を有
効にしたり無効にしたり、状態レジスタ内の失敗ビット
及び誤りビットをクリアしたり、ＤＭＡプロセッサ２２
２及びインタフェースハードウェアをリセットしたり、
すべての有効化ビットの状態を検出したりするＤＭＡ制
御レジスタを備えることができる。

【００４５】ＤＭＡプロセッサ２２２はまた好適にはＶ
ＤＭＡホストインタフェース２２の状態を決定する多数
のビットを備えた一つ以上の状態レジスタを備えている
。例えば、状態レジスタは、ＤＭＡプロセッサ２２２が
ホストＣＰＵ２０に割り込みを指示したことを示す割込
待機ビット、テーブルを歩いている間に（不良アドレス
レジスタに不良仮想アドレスが入っている）非在住ペー
ジに出会ったことを示すページ障害ビット、ＤＭＡの期
間中に（不良アドレスレジスタに不良仮想アドレスが入
っている）アクセス侵犯が発生したことを示すアクセス
障害ビット、ＤＭＡ不良アクセスが読み取られたか又は
書き込まれたかを示すアクセス形式ビット、ＤＭＡがそ
のレベルでアクセスしようとした特権レベルを示す特権
ビット、テーブルを歩いているとき（不良アドレスレジ
スタにテーブルの歩行を発生させた不良仮想アドレスが
入っている）非在住テーブルに出会ったことを示すテー
ブル障害ビット、ＤＭＡプロセッサ２２２がＤＭＡ指令
レジスタを経由してそのプロセッサに送られた指令を処
理する準備ができていることを示すＤＭＡ準備完了ビッ
ト、ＤＭＡ入力バッファ２２１が空であり、ＤＭＡプロ
セッサ２２２がそこから読み取られた指令をすべて終了
したことを示すバッファ準備完了ビット、ＤＭＡ処理中
に実際のエラーが生じた（予想された仮想メモリの不良
ではなく）ことを示すＤＭＡエラービット、ＤＭＡプロ
セッサ２２２により記録されているＤＭＡエラー（この
場合エラーにはＤＭＡ中のバスエラー、違法Ｃ／Ｐパケ
ットの識別、及び／又はバッファ内容が同期を外れてい
ることの指示がある）の性格を示すエラー状態ビット、
及びその他の当業者が希望するこのようなすべてのビッ
ト、を入れることができる。

【００４６】上述の不良アドレスレジスタは典型的には
ＤＭＡプロセッサ２２２のＴＬＢを不良にする最後の仮
想アドレスの値を備えている。このレジスタはまたＤＭ
Ａエラービットが設定され、それに伴うＤＭＡエラー状
態コードが設定されてバスエラーを示すとき有効仮想ア
ドレスを備えている。

【００４７】ＤＭＡプロセッサ２２２は更に、ＤＭＡプ
ロセッサ２２２により使用された現在のルーツポインタ
を戻すルーツポインタレジスタを備えている。好適実施
例では、３２ビットレジスタの２３個の最上位ビットを
使用すべきページテーブルの開始の物理的アドレスとす
ることができ、それら２３ビットをＤＭＡプロセッサ２
２２に有効ルーツポインタがないとき全部０に設定する
ことができる。３２ビットレジスタの９個の最下位ビッ
トに０を割り当てることができる。このレジスタは特権
プロセスにのみアクセス可能である。

【００４８】ＤＭＡ状態マシン２２３は、ホストＣＰＵ
２０、主記憶装置３２、及びＤＭＡプロセッサ２２２の
間のデータ転送を統合するバス制御器として働く。特に
、ＤＭＡ状態マシン２２３は図形処理回路へのホスト起
源の読み書きの他に図形処理回路のＤＭＡプロセッサ２
２２起源の読み書きをも支持するように働く。その他に
、ＤＭＡ状態マシン２２３は、主記憶装置３２からフレ
ームバッファ２８へ、フレームバッファ２８から主記憶
装置３２へ、Ｃ／ＰＦＩＦＯ２２１から変形エンジン２
４へ、又は主記憶装置３２からＣ／ＰＦＩＦＯ２２１、
変形エンジン２４、又は図形サブシステムの他の処理回
路へのＤＭＡプロセッサ２２２起源のブロック移動を制
御することができる。他に、ＤＭＡ状態マシン２２３は
物理的作業バッファ３５の一つから変形エンジン２４の
入力回路へのホスト起源ブロック移動を支持することが
できる。

【００４９】ＤＭＡ状態マシン２２３の好適実施例では
、複数のレジスタを利用してＤＭＡ動作を制御している
。下記のレジスタについて例示専用で且つ制限を目的と
しない方法で説明する。当業者はここに規定する新規の
機能を行うのにどんな数のレジスタをも使用することが
できる。

【００５０】ＤＭＡ状態マシン２２３は、ＤＭＡプロセ
ッサ２２２が適格な値をこのレジスタに書き込むときＤ
ＭＡ処理を開始するのに使用することができるＤＭＡ状
態マシン制御レジスタ（又はバス制御レジスタ）を備え
ることができる。ＤＭＡ状態マシン制御レジスタは、設
定されたとき、ＤＭＡ状態マシン２２３にどのモードフ
ィールドが書かれているかによりＤＭＡ動作を開始させ
るスタートビットを入れることができる。ＤＭＡ動作が
完了すると、このビットはクリアされる。ＤＭＡ状態マ
シンレジスタの他のフィールドはＤＭＡ処理の開示アド
レスを指示するのにどの作業バッファポインタを使用す
るかを指示することができる。その他に、モードフィー
ルドはＤＭＡ状態マシン２２３が行わなければならない
処理の種類を示すのに使用することができる。このフィ
ールドはＤＭＡプロセッサ２２２だけにより使用され、
ホストＣＰＵ２０が制御ワードを書き込むとき、このフ
ィールドには０と書き込まなければならない。上に記し
たように、処理の種類は必要に応じてブロック移動又は
単純な読み取り及び書き込みとすることができる。ＤＭ
Ａ状態マシン制御レジスタは転送すべき３２ビットワー
ドの数を示すカウントフィールドを備えることもできる
。勿論、当業者は他の制御ビットを使用することができ
る。

【００５１】核によりロックされる二つの作業バッファ
３５を指す物理的ポインタを備えている作業バッファポ
インタレジスタを使用することもできる。これら二つの
レジスタを更新するには核だけが許容される。本発明の
この局面の事項についてはここに参照により取り入れて
ある前述の関連出願に一層詳細に説明されている。

【００５２】ＤＭＡ状態マシン２２３は、ＤＭＡプロセ
ッサ２２２により書き込まれて主記憶装置３２の中の開
始データバッファアドレスを示すＳ／Ｄレジスタをも備
えることができる。このアドレスは指定されるモードに
より発信アドレス又は宛先アドレスのいずれかとするこ
とができる。ＤＭＡ状態マシン２２３はＤＭＡバスサイ
クル中このアドレスをアドレスバスに出すことができる
。

【００５３】ＤＭＡ状態マシン２２３は更に、ＤＭＡプ
ロセッサ２２２が主記憶装置３２にアクセスしようとす
るときバッファレジスタとして働くインタフェースレジ
スタを備えることができる。このレジスタはホストＣＰ
Ｕ２０がＤＭＡプロセッサ２２２の内部レジスタにアク
セスしようとするときトランシーバとしても働く。ＤＭ
Ａ状態マシン２２３が主記憶装置３２から単一読み取り
を行うよう指導されると、戻されたデータをインタフェ
ースデータレジスタにラッチしてからＤＭＡプロセッサ
２２２により読み取ることができる。その他に、単一書
き込みでは、ＤＭＡプロセッサ２２２はＤＭＡ状態マシ
ン２２３の作動前にデータをこのレジスタに設置するこ
とができる。

【００５４】ＶＤＭＡホストインタフェース２２２は仮
想メモリページ又はアクセス障害を処理するのに必要な
機能を行うことができるので、不良アドレスレジスタを
ＤＭＡプロセッサ２２２の内部ＲＡＭに好適に設けてホ
ストＣＰＵ２０に利用可能にするようにすることができ
る。特に、ページ障害又はアクセス障害が生ずると、不
良仮想アドレスがＤＭＡプロセッサ２２２がホストＣＰ
Ｕ２０を中断させる前にこの記憶場所に書き込まれる。 他方、バス処理中にバスエラーが発生すると、このレジ
スタに有効仮想アドレスが入ることになる。それ故、こ
のレジスタはＤＭＡページ障害、ＤＭＡアクセス障害、
又はＤＭＡエラー、及びバスエラー状態ビットが設定さ
れる場合に限りホストＣＰＵ２０よりアクセスされる。

【００５５】ＤＭＡ状態マシン２２３は、物理的記憶装
置３２の中のページテーブル３３の物理的開始アドレス
を識別するのにＤＭＡプロセッサ２２２により使用され
る現在のルーツポインタを備えているルーツポインタレ
ジスタをも備えることができる。このレジスタは特権プ
ロセスにのみアクセス可能である。

【００５６】最後に、ＤＭＡ状態マシン２２３はホスト
ＣＰＵ２０及びＤＭＡプロセッサ２２２に利用可能にさ
れるＩ／Ｏ状態レジスタを備えていることができる。こ
のレジスタは中断がホストＣＰＵ２０に送られてしまっ
たか否か、指令が特権プロセスにより送られているか否
か、ＤＭＡプロセッサ２２２が他の指令に対して準備が
整っているか使用中か、ＤＭＡ動作が順調に終了したか
否か、ＤＭＡ不良アクセスが読み出しであったか書き込
みであったか、テーブルを探索している間に非在住ペー
ジに出会ったか又はアクセス侵犯が生じたか、などを示
す。

【００５７】本発明に対する核及びＩ／Ｏドライバ支持
について今度は説明することになる。一般に、説明はア
ドレス変換用ページテーブルの更新の他にデータの一貫
性を与えるソフトウェア解法にも関連する。しかし、当
業者は本発明の特定の実施例では他のソフトウェア解法
も望ましいことはあることを理解するであろう。従って
、ここでの説明は例示目的のみのためであり、本発明の
好適実施例を限定する目的ではないことを理解すべきで
ある。

【００５８】本発明によれば、ユーザは主記憶装置３２
に格納されているデータを指す仮想ポインタを使用して
所要の図形操作を指定することができるので、グラフィ
ックプロセスはホストＣＰＵ２０の仮想メモリシステム
の仮想対物理的変換にアクセスしなければならない。ホ
ストＣＰＵ２０は一般にこれら変換を主記憶装置３２の
各種のテーブルに保持しているが、グラフィックプロセ
スは一般にこれらシステムページテーブルに、これらが
特権を持っているため、直接アクセスしない。従って、
本発明のＤＭＡプロセッサ２２２はここで「陰のページ
テーブル」というものを使用することができる。これら
陰のページテーブルは図形処理サブシステムのために核
Ｉ／Ｏドライバにより維持されており、ホストシステム
の各ユーザはそれ自身のテーブルを備え、一度に一人の
ユーザしかグラフィックプロセスで活性になることがで
きない。図形サブシステムはこれら変換テーブルを読み
取って変換を得、必要に応じてこれらのテーブルに修正
及び参考の情報を書き込むことができる。核仮想メモリ
システムは核Ｉ／Ｏドライバの要求で変換情報を供給す
ることができ、ドライバは修正及び参考の情報を要求さ
れたとき核に戻すことができる。

【００５９】先に記したとおり、ＤＭＡプロセッサ２２
２はそれ自身のＴＬＢを設けて各ユーザに対する仮想対
物理的変換を格納することができる。既知のように、結
合型ＴＬＢは変換テーブルを探すのに必要な時間を大幅
に低減する。好適には、９０％より大きい高いヒット率
を与える小さいＴＬＢを使用してシステムのコールドス
タート問題を排除する。しかし、ＴＬＢは一度に一人の
ユーザの仮想メモリ空間をしか写像しないから、ユーザ
交換はＴＬＢ全体を清浄にすることがあることに注目す
べきである。

【００６０】本発明によれば、ＴＬＢの各エントリは好
適には、ＴＬＢエントリが有効であること、エントリに
関連するページが書き込むことができないこと、ページ
が誰かによって修正されて（書き込まれて）しまってい
ること、仮想アドレスの部分が（ビットがアクセスされ
ている仮想アドレスの適切なビットに合致しなければな
らない）ページフレームにより割り当てられてしまって
いること、ページフレームが関連ページが見つかる物理
的アドレスを備えていること、及びページが逆複写とし
て又は書き通し（ｗｒｉｔｅ−ｔｈｒｏｕｇ）としてキ
ャッシュされているか又はキャッシュされていないか、
又は全くキャッシュされていないこと、を示すビットを
備えている。 このようなＴＬＢエントリの作製は図形ハードウェア又
はファームウェアにより行うことができる。換言すれば
、ＤＭＡプロセッサ２２２は図形システムの各ユーザに
対して陰のページテーブルを単に「歩く」ことができ、
又は代わりに、核ドライバがＤＭＡプロセッサの指令又
はメモリ写像のレジスタを経由して直接エントリを作製
することができる。

【００６１】核がページを動かしたり、ページを写像し
直したり、又は保護又は他の属性を変えたりしなければ
ならないときにはすべて、ＴＬＢ及び陰のページテーブ
ルに入っているシステムページテーブルデータのすべて
のコピーを無効にしなければならない。従って、仮想メ
モリが図形サブシステムにより写像されているページに
修正することを必要とするときには、仮想メモリはＩ／
Ｏドライバを呼び、これにＴＬＢを清浄にし、それに従
って陰のページテーブル内の写像を変えさせなければな
らない。しかし、当業者に明らかであるように、活性グ
ラフィックプロセスのページテーブルに対する修正だけ
が図形ハードウェアに関係するものであるから、ＴＬＢ
の清浄化をそのように限定するのがよい。ソフトウェア
の清浄化は特権ページにあるＤＭＡプロセッサ２２２の
ＤＭＡ指令レジスタを経由してのみ図形サブシステムに
伝えることができる。

【００６２】ＤＭＡプロセッサ２２２が本発明の好適実
施例に従って仮想対物理的変換を得る陰のページテーブ
ルは２レベルのページテーブル構造とすることができる
。陰のページテーブルの第１のレベル（区分テーブル）
は１０２４個のエントリを含み、その各々が１０２４個
のページフレーム記述子から成る第２レベルのテーブル
を指すことができるように構成することができる。 特に、各区分テーブルのエントリは関連ページテーブル
の始まりを示すページテーブルポインタの他に、ページ
テーブルポインタが有効ページテーブルを指しているか
否かを示す有効フラグをも備えることができる。陰のペ
ージテーブルの第２のレベル（記述子テーブル）も各テ
ーブルについて１０２４個のエントリを備えることがで
きる。各エントリはページフレーム記述子に対するＲＡ
Ｍ内の真のアドレスを示し、これは４Ｋバイトのページ
とすることができる。従って、各第２レベルのテーブル
は４Ｍバイトの仮想アドレス空間を物理的アドレスに又
は空アドレスに写像する。

【００６３】各ページ記述子テーブルのエントリは、所
定のエントリに対する実際のページフレーム（真のＲＡ
Ｍページアドレス）を指す真実ポインタであるページフ
レームポインタ、逆複写、書き通し、又はキャッシュ不
能のような所定のエントリに関連するページの形式を示
すキャッシュモードフィールド、図形サブシステムがビ
ットがクリアされた最後の時刻以来所定のページを参照
していることを示すフラグ、図形サブシステムが所定の
ページの記憶場所に常に書き込んでいる場合に設定され
る「汚れビット」フラグ、及び、設定されたとき、ペー
ジフレームポインタが実際に真のページを指しているこ
とを示す有効フラグ、を含むことができる。勿論、当業
の必要に応じて他の構成も可能である。

【００６４】ここに規定した陰のページテーブルの作製
及び更新はホストＣＰＵ２０の核Ｉ／Ｏドライバの責務
である。ＤＭＡプロセッサ２２２がテーブルを歩こうと
して欠如変換に遭遇すると、ホストＣＰＵ２０を中断さ
せてページ障害を指示する。ホストＣＰＵ２０のＩ／Ｏ
ドライバは不良ページをチェックしてそれが真に存在し
ていないか否か、又は陰のページテーブルがまさしくこ
のエントリを欠いているか、を判定しなければならない
。この目的で、Ｉ／Ｏドライバはシステムテーブルに真
の写像をつきとめようとする。写像が存在すれば、Ｉ／
Ｏドライバはその変換を陰のページテーブルに追加する
。ある発見法を使用して、Ｉ／Ｏドライバは次に幾つか
の別のページを陰のページテーブルの同じリーフに写像
しようとすることができる。一旦このテーブルのプリロ
ードが行われると、Ｉ／Ｏドライバは図形サブシステム
のＤＭＡを再開することができる。その結果、ユーザの
図形アプリケーションプログラムは「陰のミス」を常に
知らないはずである。

【００６５】しかし、写像が存在しなければ、Ｉ／Ｏド
ライバは単にユーザの図形アプリケーションプログラム
にページ障害を指示するだけである。図形アプリケーシ
ョンプログラムは次にページに接触してこれのあら探し
をし、ドライバを呼び出してページを陰のページテーブ
ルに写像し、ＤＭＡを再開する。また、当業者には明ら
かであるように、核Ｉ／Ｏドライバが代わりにこの段階
を行うことができれば図形アプリケーションプログラム
をページに接触させないようにすることが可能である。 一旦陰のページテーブルが図形データベースの前の横断
により「完全に完成（ｆｌｅｓｈｅｄ　ｏｕｔ）」して
しまっていると、書かれていないページを核Ｉ／Ｏドラ
イバにより「一束にする（ｃｌｕｓｔｅｒｅｄ）」こと
ができる。例えば、ページ障害が発生すると、Ｉ／Ｏド
ライバはユーザの図形アプリケーションプログラムに、
そのデータが前の写像を持っているので、図形データベ
ースの一部であることがわかっている連続する「Ｎ」ペ
ージに接触するよう指示する（又はこれをそれ自身で行
う）。しかし、グラフィックプロセスはこれを区分侵犯
の危険なく任意に行うことはできない。

【００６６】核仮想メモリシステムが物理的記憶装置３
２にあるシステムページテーブル３３を修正する必要が
あるときは、Ｉ／Ｏドライバを呼び出して図形サブシス
テムにＶＤＭＡを停止し、次いでＤＭＡプロセッサ２２
２のＴＬＢにある陰のページテーブルを清浄にする指示
を出すよう要請しなければならない。Ｉ／Ｏドライバは
次にＤＭＡプロセッサ２２２の陰のページテーブルの該
当するエントリに無効の印を付け、エントリについての
修正及び参考情報をホストＣＰＵ２０の仮想メモリシス
テムに戻す。Ｉ／Ｏドライバは最後に図形サブシステム
に処理を継続するよう指示する。しかし、プロセスを効
果的に動作させるには、現在のグラフィックプロセスを
制御しているユーザに対する完全な陰のページテーブル
が主記憶装置３２に入っているべきであるが、当業者は
陰のページテーブルを、完全な陰のページテーブルがア
ドレス変換については主記憶装置３２に残っている必要
がないように、修正することが可能であることがわかる
であろう。

【００６７】当業者にはやはり明らかであるように、キ
ャッシュされたページテーブルのデータは、ハードウェ
アの一貫性を利用できなければ、陰のページテーブルを
修正する前及び後で共に、ドライバにデータキャッシュ
をフラッシングすることにより主記憶装置３２と矛盾し
ないようにしておかなければならない。その上、一度に
一人のユーザしか受け入れられないから、図形サブシス
テムはハードウェアによる一つのルーツポインタしか支
持しないことになる。核ドライバはこの情報を、ロック
が新しい図形ユーザに与えられるとき、図形サブシステ
ムに提供する責任がある。ルーツポインタはこうしてＤ
ＭＡプロセッサ２２２のＤＭＡメッセージレジスタに書
き込むことにより更新することができる。このような更
新指令は特権ＤＭＡ指令レジスタからのみ受け入れるこ
とができる。

【００６８】ＤＭＡプロセッサ２２２はまた保護障害を
サポートしており、これによりホストＣＰＵ２０の核に
保護／ページ／ＴＬＢの障害を図形信号処理器に伝えさ
せる一つ以上の信号を使用することができる。図形アプ
リケーションプログラム又は核Ｉ／Ｏドライバは次にレ
ジスタを読み取って障害の形式を決定することができる
。図形アプリケーションプログラムはホストＣＰＵ２０
におけるユーザプロセスとして実行されるので、保護障
害は図形信号処理器に当面の該当する形式の処理におい
てページに接触させることにより正しいユーザプロセス
に基づいて発生する可能性がある。後続の保護障害があ
ると、ページが再写像されてアクセスが可能となり、プ
ロセスが、場合に応じて、指示されるか消滅する。他方
、核ドライバ自身が正しいユーザプロセスとして実行さ
れることも可能である。これが行われれば、ドライバは
必要なページ（単数又は複数）に接触し、図形プログラ
ムを実際に呼び出さないで正しい結果を生ずる。

【００６９】ページ障害のサポートは、信号を図形プロ
グラムのドライバに伝え、ドライバが問題のあるページ
に接触しようとすることにより保護障害と同様の仕方で
処理することができる。結果が良ければ、図形プログラ
ムは核Ｉ／Ｏドライバに戻り、ドライバは中止したＶＤ
ＭＡプロセスを再開する。また、前のように、このすべ
てを核Ｉ／Ｏドライバの内部で処理することも可能であ
る。

【００７０】要するに、ページ障害を処理する一般的プ
ロセスは次のとおりである。最初に、図形サブシステム
からの割り込みの結果である核からの信号を捕らえる。 次いでＤＭＡ状態レジスタを読み取って割り込み（即ち
、ページ障害）の原因を突き止める。核ドライバはこれ
を読んでこの情報を直接供給することもできる。次に、
不良になった仮想アドレスを示すＤＭＡ不良アドレスレ
ジスタを読み取り、違反ページに接触して核にページを
ロードさせ、写像させる。最後に、Ｉ／Ｏドライバを呼
んで新しいページを陰のページテーブルに写像し、ＶＤ
ＭＡを不良アドレスから再開する。

【００７１】アクセス侵犯障害を受け取ると同様のプロ
セスを使用することができる。ただし障害を起こした仮
想アドレスを確認して後、障害を起こしたものと同様の
アクセスを有するページを接触する。障害がページ許可
などを変えて信号処理器によるページの接触が好結果で
あり得るように修復されれば、Ｉ／Ｏドライバを次に呼
び出して新しいページを陰のページに写像し、ＶＤＭＡ
を障害を起こしたアドレスから再開することができる。 しかし、障害が修復されていなければ、接触は不成功で
、核はプロセスを消滅させるか又はプロセスに異なる信
号を送る。他の修復措置も本発明の範囲内で可能である
が、特定の障害が修復不能であれば、図形信号処理器は
接触を試みる必要はない。適切な修復処理を代わりに規
定することができる。

【００７２】このようにして、図形ハードウェアのアク
セス権を、ハードウェアを通して変換を得ることにより
、テーブルを探索することにより、又は核を呼び出して
適切な補正を行うことにより、修復することができる。 本発明は従ってＤＭＡを使用して主記憶装置３２にアク
セスする図形処理ユニット用遠隔記憶装置管理ユニット
を処理するようにハードウェアを拡張することも可能で
ある。開示した構成にはＤＭＡプロセッサ２２２にＴＬ
Ｂミスが生じたとき、ホストＣＰＵ２０の核が呼び出さ
れないという利益がある。代わり、陰のアドレステーブ
ルだけがアクセスされる。また、本発明によれば、ペー
ジ障害は完全に修復され、ＶＤＭＡは核により再開され
る。

【００７３】以前には、ＤＭＡが核によってのみ開始さ
れたとき、核はデータ一貫性の問題に注意した。一方、
本発明のＶＤＭＡ技法によれば、ユーザがＤＭＡを開始
する。従って、今度は新しい一貫性の問題が生ずる。即
ち、考慮しなければならない二つの形式の一貫性が存在
する。一つはＤＭＡプロセスがそれを用いて終了するま
でデータを変えないようＣＰＵが約束しなければならな
いＤＭＡ／ＣＰＵ一貫性である。他の問題はキャッシュ
と主記憶装置３２との間のデータの一貫性である。本発
明はまたこれら一貫性の問題を解決する手段を備えるこ
とができる。

【００７４】例えば、アプリケーションプログラムにア
クセスできるようにしたままデータ構造に基づいてＤＭ
Ａ動作を行うことは、アプリケーションプログラムがＤ
ＭＡプロセスを理解し、ＤＭＡが完了するまでこのよう
な構造を編集しない責任を受け入れない限り、ＣＰＵ／
ＤＭＡデータ一貫性の問題を解決するためには許容され
ない。従って、ホストＣＰＵ２０は編集とＤＭＡ活動と
の間の同期に責任を持つようにＤＭＡを理解すべきであ
る。多数のアプリケーションプログラムは、直接呼び出
しを行って表示リストを実現するので、この責任を取る
ことができる。従って、仮想ＤＭＡをアプリケーション
プログラムからの明白な要求により有効にすることがで
きる。その上、ＤＭＡを有効にすることにより、応用コ
ードはＤＭＡを経由してグラフィックプロセスに送られ
るデータを編集する前にＤＭＡと同期しなければならな
い。当業者は従ってアプリケーションプログラムを修正
する方法を知るであろう。

【００７５】他方、キャッシュ／主記憶装置が矛盾して
いるため、ＤＭＡの読み取りプロセスが正しく働くため
、キャッシュ内の関連する線路を、上述のようにＤＭＡ
が許容される前に主記憶装置３２にフラッシングして戻
す必要があり、又はＤＭＡにキャッシュ内の汚れたデー
タへのアクセスが与えられなければならない。また、Ｄ
ＭＡが本発明に従って主記憶装置に書き込むと、ＤＭＡ
の実行の前及び後に共に、キャッシュがフラッシングさ
れるか、又はＤＭＡがＤＭＡ期間中キャッシュ内のすべ
てのコピーを更新するか無効にするかすることができる
。

【００７６】例えば、キャッシュ／主記憶装置間データ
一貫性はページを逆複写するすべてのアクセスをスヌー
プ（詮索）することによる本発明に従い達成することが
できる。ＤＭＡが主記憶装置に書き込むと、キャッシュ
ヒットによりキャッシュ線が無効になる。他方、ＤＭＡ
が主記憶装置３２から読み出すと、汚れたキャッシュヒ
ットによりキャッシュが主記憶装置３２の代わりにデー
タを供給する。しかし、スヌーピング（詮索）は一般に
ＣＰＵアクセスとＶＤＭＡアクセスとの双方の速さを減
ずるので、書き通しページ及び明白なフラッシングの使
用により可能な場合にはスヌーピングを回避すべきであ
る。スヌーピングは、ＤＭＡの開始が書き込みバッファ
がフラッシングされてから発生することが保証されてい
る限り既に主記憶装置３２の中にある書き通しページ内
の汚れたデータを使用して回避することができる。とい
うのは書き通しページからのＶＤＭＡ読み出しはスヌー
プされる必要はないからである。対称的に、書き通しペ
ージへのＶＤＭＡ書き込みはすべてのキャッシュ複写が
更新されるか無効にされるかするようにスヌープされな
ければならない。キャッシュの一貫性はこのようにユー
ザレベルのコードには見えないようにすることができる
。スヌーピング又はユーザ制御のフラッシングを使用す
るかしないかは当業者の自由裁量にまかすことができる
。

【００７７】本発明の好適実施例によれば、ＤＭＡを介
して読み取られるデータはすべて書き通しページから読
み取ることができるので、キャッシュをスヌープさせる
必要はない。ユーザはアプリケーションプログラムはそ
れ故すべての表示リストデータを書き通しページに配分
する。一方、核ドライバは、直接呼出しモードの期間中
ＶＤＭＡが有効であるときユーザのページを書き通しに
するようプログラムすることができる。例えば、ＤＭＡ
を使用可能にするユーザ指令は核にアプリケーションプ
ログラムのページの全部又は一部を書き通しに変換させ
ることができる。加えて、陰のページテーブルはどのペ
ージにグラフィックプロセスがアクセスしようとしてい
るかの記録であるから、使用中のこれらページだけをグ
ラフィックプロセスにより変換することが可能であり、
これにより処理時間が更に減少する。

【００７８】本発明の他の好適実施例によれば、ＶＤＭ
Ａホストインタフェース２２は逆複写ページへのすべて
のバーストアクセスに関してスヌーピングを支持するこ
とができるので、ユーザがＤＭＡを有効にすることしか
行わない場合にも、インタフェース２２はキャッシュを
フラッシングすることなく動作する。また陰のページテ
ーブルは、アクセス前に核により清浄にされている書き
通しページに好適に保持されているので、図形プログラ
ムの参照ビット及び修正ビットの更新をスヌープさせる
必要はない。その他、主記憶装置３２へのＤＭＡ書き込
みは、ＤＭＡの終了後常に清浄にされている書き通しペ
ージで可能である。これにはユーザレベルコードに新し
い核のわなを仕掛けてデータキャッシュを清浄にさせる
必要がある。

【００７９】このように、ユーザ制御ＤＭＡについて生
ずる可能性のあるデータ一貫性の問題を克服するには、
ホストＣＰＵ２０が次の段階を実施するのが好適である
。第１に、完了してから交換される前に、すべての作業
バッファ３５をアプリケーションプログラムにより主記
憶装置３２に明白にフラッシングする。次に、すべての
表示リスト要素も編集されてからＶＤＭＡが可能になる
前にアプリケーションプログラムにより主記憶装置３２
に明白にフラッシングすべきである。その他に、アクセ
スされる前及び後に、陰のページテーブルのエントリを
核Ｉ／Ｏドライバにより主記憶装置３２に明白にフラッ
シングするべきである。また、フレームバッファのブロ
ック読み出しを実行する前及び後に、受信バッファをア
プリケーションプログラムにより主記憶装置３２にフラ
ッシングしなければならない。その上、フレームバッフ
ァのブロック書き込みを実行する前に、ソースバッファ
をアプリケーションプログラムにより主記憶装置３２に
フラッシングし、ＶＤＭＡが直接呼び出しに対して有効
になってからユーザのデータキャッシュをもアプリケー
ションプログラムにより主記憶装置３２にフラッシング
するべきである。

【００８０】

【発明の効果】上に記したＶＤＭＡホストインタフェー
ス２２は図形サブシステムのような外部プロセスに記憶
装置から直接データにアクセスさせる。これにより、デ
ータが主記憶装置３２からホストＣＰＵ２０に、次いで
図形サブシステムに移動する代わりに図形サブシステム
に真っ直ぐに進行するのでバスの所要帯域幅が減少する
。その結果、ホストＣＰＵ２０はルーチンデータ複写を
行うその貴重な計算時間をもはや費消する必要がないの
で、一層実作業が行われ、メモリバスの利用が向上する
。本発明にはまたホストユーザのレベルのソフトウェア
が核サービスを呼び出すサブルーチンを行わずに仮想ア
ドレスを使用して記憶装置に直接アクセスを開始するこ
とができるという利益がある。このような核呼び出しは
極めて時間のかかるものであり、本発明に従ってこのよ
うな核呼び出しの必要性を排除することによって、正常
のＤＭＡ手法を今や本発明に従って図形プリミティブの
アクセスに適用することができる。ＤＭＡプロセッサ２
２も完全な表示リスト横断機能を実行する必要がなく、
それ故、本発明のハードウェアをはるかに廉価にするこ
とができ、支持ソフトウェアを表示リスト横断プロセッ
サを使用する構成よりはるかに簡単にすることができる
。その上、本発明によれば通常のページスワッピング及
び他の仮想メモリ機能及び保護を保持することができる
。

【００８１】本発明の多数の模範的実施例について上に
詳細に説明してきたが、当業者は、本発明の新規な教示
及び長所から著しく逸脱することなく多数の他の修正案
が模範的実施例に可能であることを容易に認めるであろ
う。例えば、本発明に従って使用した同じ仮想メモリ技
法を記述のように図形サブシステムではなく外部網接続
サブシステムに使用することができる。ユーザが主記憶
装置内のデータにメモリアクセスごとに動作システムを
中断することなく直接アクセスできることが望ましい他
のどんなサブシステムをも使用することができる。従っ
て、このような修正案はすべて付記する特許請求の範囲
に規定する本発明の範囲内に含めるつもりである。

【図面の簡単な説明】

【図１】従来の直接メモリアクセス（ＤＭＡ）制御器の
概略図である。

【図２】本発明に基づいて構成されたホストインタフェ
ースにより接続された、ホストシステム及びグラフィッ
ク処理システムの概念的ブロック図である。

【図３】本発明に基づくグラフィックサブシステムにホ
ストシステムをインタフェースするためのユーザ計画直
接メモリアクセスシステムの概略図である。

【符号の説明】

２０…ホストプロセッサ ２２…ホストインタフェース ２４…変形エンジン ２６…描写回路 ２８…フレームバッファ ３０…ラスタディスプレイ

Claims (1)

【特許請求の範囲】
1. 【請求項１】データ処理指令及び関連データを主記憶装
   置を備えているユーザのホストシステムと外部データ処
   理システムとの間で転送するためのインタフェース装置
   であって：前記データ処理指令及び関連データを、前記
   データ処理指令及びユーザのホストシステムの仮想メモ
   リ空間にある前記関連データに対する仮想ポインタから
   成るそれぞれの指令／ポインタパケットとして表すため
   の手段と；前記仮想ポインタを前記関連データを配置す
   る前記主記憶装置内の物理的アドレスを識別する物理的
   ポインタに変換するための手段と；前記関連データを前
   記物理的アドレスで前記主記憶装置から／に対して読み
   出し及び書き込みするための手段と；から成ることを特
   徴とするインタフェース手段。