JPH04219922A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH04219922A JPH04219922A JP41384690A JP41384690A JPH04219922A JP H04219922 A JPH04219922 A JP H04219922A JP 41384690 A JP41384690 A JP 41384690A JP 41384690 A JP41384690 A JP 41384690A JP H04219922 A JPH04219922 A JP H04219922A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- epitaxial growth
- phase epitaxial
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000007790 solid phase Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims abstract description 6
- 230000012010 growth Effects 0.000 claims description 38
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は単結晶シリコン（Ｓｉ）
基台上に絶縁膜を隔てて単結晶シリコン膜を形成する
、所謂ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔ
ｏｒ） 技術による半導体基板の製造方法に関する。
基台上に絶縁膜を隔てて単結晶シリコン膜を形成する
、所謂ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔ
ｏｒ） 技術による半導体基板の製造方法に関する。
【０００２】
【従来の技術】ＳＯＩ 技術は絶縁膜による素子間分離
が容易で三次元素子への応用が可能であること、ＣＭＯ
Ｓにおけるラッチ・アップがないこと、高集積化が容易
であること、接合容量， 配線容量を低減出来て、低消
費電力で高速動作が期待出来る等の優れた特性を備えて
おり、従来より種々の技術が提案されている。このよう
なＳＯＩ 技術の一つとして単結晶シリコン基台の一部
と接触した状態で、絶縁膜上に非晶質又は多結晶膜を形
成した後、アニール処理によって単結晶シリコン基台の
表面をシードとして前記非晶質、又は多結晶膜を単結晶
化して単結晶シリコン膜を形成する技術が知られている
。
が容易で三次元素子への応用が可能であること、ＣＭＯ
Ｓにおけるラッチ・アップがないこと、高集積化が容易
であること、接合容量， 配線容量を低減出来て、低消
費電力で高速動作が期待出来る等の優れた特性を備えて
おり、従来より種々の技術が提案されている。このよう
なＳＯＩ 技術の一つとして単結晶シリコン基台の一部
と接触した状態で、絶縁膜上に非晶質又は多結晶膜を形
成した後、アニール処理によって単結晶シリコン基台の
表面をシードとして前記非晶質、又は多結晶膜を単結晶
化して単結晶シリコン膜を形成する技術が知られている
。
【０００３】図３は従来のＳＩＯ 技術による半導体基
板の製造過程を示す主要工程図である。先ず図３（ａ）
に示す如く単結晶シリコン基台１の表面に熱酸化法、
或いはＣＶＤ 法等によりＳｉＯ２ からなる絶縁膜２
を形成した後、フォトリソグラフィ技術によって絶縁膜
２の一部に単結晶シリコン基台１の表面が露出する窓孔
２ａを形成する （図３（ｂ））。次にこの絶縁膜２の
表面、及び窓孔２ａ内に露出している単結晶シリコン基
台１の表面にわたって非晶質シリコン膜３を堆積した後
（図３（ｃ））、６００ ℃程度でアニール処理を行い
、窓孔２ａ内に露出している単結晶シリコン基台１の表
面をシードとして、先ず窓孔２ａ内で縦方向固相エピタ
キシャル成長を行い、引き続いて窓孔２ａ上から絶縁膜
２上に向けて横方向固相エピタキシャル成長を行って非
晶質シリコン膜３を単結晶化して図３（ｄ） に示す如
き固相エピタキシャル成長層４を形成し、半導体基板を
得る。
板の製造過程を示す主要工程図である。先ず図３（ａ）
に示す如く単結晶シリコン基台１の表面に熱酸化法、
或いはＣＶＤ 法等によりＳｉＯ２ からなる絶縁膜２
を形成した後、フォトリソグラフィ技術によって絶縁膜
２の一部に単結晶シリコン基台１の表面が露出する窓孔
２ａを形成する （図３（ｂ））。次にこの絶縁膜２の
表面、及び窓孔２ａ内に露出している単結晶シリコン基
台１の表面にわたって非晶質シリコン膜３を堆積した後
（図３（ｃ））、６００ ℃程度でアニール処理を行い
、窓孔２ａ内に露出している単結晶シリコン基台１の表
面をシードとして、先ず窓孔２ａ内で縦方向固相エピタ
キシャル成長を行い、引き続いて窓孔２ａ上から絶縁膜
２上に向けて横方向固相エピタキシャル成長を行って非
晶質シリコン膜３を単結晶化して図３（ｄ） に示す如
き固相エピタキシャル成長層４を形成し、半導体基板を
得る。
【０００４】
【発明が解決しようとする課題】ところでこのような従
来方法によって製造された半導体基板における固相エピ
タキシャル成長層４の結晶性が悪く、所望の特性を持つ
半導体素子を得難いという問題があった。図４は単結晶
シリコン基台１、ＳｉＯ２ からなる絶縁膜２、固相エ
ピタキシャル成長層４の境界部分を窓孔２ａの中心から
片側について示す透過型電子顕微鏡（ＴＥＭ） 写真（
１万倍）を示す図である（参考写真２参照）。この図４
から明らかな如く、横方向固相エピタキシャル成長させ
た絶縁膜２上の固相エピタキシャル成長層４の結晶性は
窓孔２ａ位置から遠く離れるに従って結晶性が悪化して
いることが解る。ただ、固相エピタキシャル成長層４と
絶縁膜２との境界部分は、良好な結晶性が得られている
。図５は固相エピタキシャル成長層４と絶縁膜２との境
界部分を示す透過型電子顕微鏡写真（３００ 万倍）
を示す図（参考写真３参照）であり、これから明らかな
如く、固相エピタキシャル成長層４と絶縁膜２との境界
近傍においては固相エピタキシャル成長層４の結晶性は
良好であることが解る。本発明はかかる事情に鑑みなさ
れたものであって、その目的とするところは絶縁膜上に
横方向固相エピタキシャル成長により形成する単結晶半
導体膜の結晶性を改善し、電気的特性の良好な半導体基
板を製造する方法を提供するにある。
来方法によって製造された半導体基板における固相エピ
タキシャル成長層４の結晶性が悪く、所望の特性を持つ
半導体素子を得難いという問題があった。図４は単結晶
シリコン基台１、ＳｉＯ２ からなる絶縁膜２、固相エ
ピタキシャル成長層４の境界部分を窓孔２ａの中心から
片側について示す透過型電子顕微鏡（ＴＥＭ） 写真（
１万倍）を示す図である（参考写真２参照）。この図４
から明らかな如く、横方向固相エピタキシャル成長させ
た絶縁膜２上の固相エピタキシャル成長層４の結晶性は
窓孔２ａ位置から遠く離れるに従って結晶性が悪化して
いることが解る。ただ、固相エピタキシャル成長層４と
絶縁膜２との境界部分は、良好な結晶性が得られている
。図５は固相エピタキシャル成長層４と絶縁膜２との境
界部分を示す透過型電子顕微鏡写真（３００ 万倍）
を示す図（参考写真３参照）であり、これから明らかな
如く、固相エピタキシャル成長層４と絶縁膜２との境界
近傍においては固相エピタキシャル成長層４の結晶性は
良好であることが解る。本発明はかかる事情に鑑みなさ
れたものであって、その目的とするところは絶縁膜上に
横方向固相エピタキシャル成長により形成する単結晶半
導体膜の結晶性を改善し、電気的特性の良好な半導体基
板を製造する方法を提供するにある。
【０００５】
【課題を解決するための手段】本発明に係る半導体基板
の製造方法は、単結晶半導体基台の表面に絶縁膜を形成
する工程と、絶縁膜の一部を除去して単結晶半導体基台
の表面を露出させる工程と、前記絶縁膜及び露出した単
結晶半導体基台表面に非晶質半導体膜を形成する工程と
、この非晶質半導体膜をアニール処理して固相エピタキ
シャル成長層とする工程とを含む半導体基板の製造方法
において、前記固相エピタキシャル成長層を、これと絶
縁膜との境界近傍を除いてセルフインプランテーション
により非晶質化させる工程と、非晶質化した半導体膜を
アニール処理し、前記絶縁膜との境界に残した固相エピ
タキシャル成長層をシードとして縦方向固相エピタキシ
ャル成長させて単結晶半導体膜を形成する工程とを含む
ことを特徴とする。
の製造方法は、単結晶半導体基台の表面に絶縁膜を形成
する工程と、絶縁膜の一部を除去して単結晶半導体基台
の表面を露出させる工程と、前記絶縁膜及び露出した単
結晶半導体基台表面に非晶質半導体膜を形成する工程と
、この非晶質半導体膜をアニール処理して固相エピタキ
シャル成長層とする工程とを含む半導体基板の製造方法
において、前記固相エピタキシャル成長層を、これと絶
縁膜との境界近傍を除いてセルフインプランテーション
により非晶質化させる工程と、非晶質化した半導体膜を
アニール処理し、前記絶縁膜との境界に残した固相エピ
タキシャル成長層をシードとして縦方向固相エピタキシ
ャル成長させて単結晶半導体膜を形成する工程とを含む
ことを特徴とする。
【０００６】
【作用】本発明方法にあっては固相エピタキシャル成長
により形成した固相エピタキシャル成長層に対して絶縁
膜との境界近傍の良好な結晶領域を除く領域にセルフイ
ンプランテーションを施してこの領域を非晶質化し、再
度のアニール処理にて残された結晶性の良好な領域の固
相エピタキシャル成長層をシードとして、縦方向固相エ
ピタキシャル成長を行わせて、結晶性を改善することが
可能となる。
により形成した固相エピタキシャル成長層に対して絶縁
膜との境界近傍の良好な結晶領域を除く領域にセルフイ
ンプランテーションを施してこの領域を非晶質化し、再
度のアニール処理にて残された結晶性の良好な領域の固
相エピタキシャル成長層をシードとして、縦方向固相エ
ピタキシャル成長を行わせて、結晶性を改善することが
可能となる。
【０００７】
【実施例】以下本発明をその実施例を示す図面に基づい
て具体的に説明する。図１は本発明方法の主要製造工程
を示す模式的断面図であり、図中１は単結晶シリコン（
Ｓｉ）基台、２はＳｉＯ２ 膜等の絶縁膜を示している
。先ず図１（ａ） に示す如く単結晶シリコン基台１上
にＣＶＤ 法、或いは熱酸化法によりＳｉＯ２ 膜から
なる絶縁膜２を形成し、次にフォトリソグラフィ技術等
を利用して絶縁膜２に、前記単結晶シリコン基台１の表
面が露出する窓孔２ａを形成する（図１（ｂ））。
て具体的に説明する。図１は本発明方法の主要製造工程
を示す模式的断面図であり、図中１は単結晶シリコン（
Ｓｉ）基台、２はＳｉＯ２ 膜等の絶縁膜を示している
。先ず図１（ａ） に示す如く単結晶シリコン基台１上
にＣＶＤ 法、或いは熱酸化法によりＳｉＯ２ 膜から
なる絶縁膜２を形成し、次にフォトリソグラフィ技術等
を利用して絶縁膜２に、前記単結晶シリコン基台１の表
面が露出する窓孔２ａを形成する（図１（ｂ））。
【０００８】次にこの絶縁膜２の表面及び前記窓孔２ａ
内に露出する単結晶シリコン基台１の表面に、基板温度
５５０ ℃でＳｉ２ Ｈ６ ガスを用いて非晶質シリコ
ン膜３を堆積させる（図１（ｃ））。この状態で６００
℃のＮ２ ガス雰囲気中でアニール処理を行い、窓孔
２ａに露出する単結晶シリコン基台１の単結晶シリコン
をシードとして非晶質シリコン膜３を縦方向固相エピタ
キシャル成長させ、次いで横方向固相エピタキシャル成
長させて固相エピタキシャル成長相４を形成する（図１
（ｄ））。
内に露出する単結晶シリコン基台１の表面に、基板温度
５５０ ℃でＳｉ２ Ｈ６ ガスを用いて非晶質シリコ
ン膜３を堆積させる（図１（ｃ））。この状態で６００
℃のＮ２ ガス雰囲気中でアニール処理を行い、窓孔
２ａに露出する単結晶シリコン基台１の単結晶シリコン
をシードとして非晶質シリコン膜３を縦方向固相エピタ
キシャル成長させ、次いで横方向固相エピタキシャル成
長させて固相エピタキシャル成長相４を形成する（図１
（ｄ））。
【０００９】成長させた固相エピタキシャル成長層４は
前述した如く結晶性が不良であるが、絶縁膜２及び窓孔
２ａ内に露出する単結晶シリコン基台１との境界近傍で
は良好な単結晶化がまされている。
前述した如く結晶性が不良であるが、絶縁膜２及び窓孔
２ａ内に露出する単結晶シリコン基台１との境界近傍で
は良好な単結晶化がまされている。
【００１０】そこで固相エピタキシャル成長層４に、こ
れと単結晶シリコン基台１，絶縁膜２との境界近傍を除
いて表面側からシリコンイオンを打ち込む、所謂セルフ
インプランテーションを施す（図１（ｅ））。これによ
って図１（ｅ） に示す如く境界近傍には固相エピタキ
シャル成長領域４ａが残り、他の部分が再び非晶質化せ
しめられて非晶質シリコン膜５となる。この非晶質シリ
コン膜５に再びアニール処理を行って、固相エピタキシ
ャル成長領域４ａの良好な結晶をシードとして縦方向固
相エピタキシャル成長させ、単結晶半導体膜たる固相エ
ピタキシャル成長層６を得る。
れと単結晶シリコン基台１，絶縁膜２との境界近傍を除
いて表面側からシリコンイオンを打ち込む、所謂セルフ
インプランテーションを施す（図１（ｅ））。これによ
って図１（ｅ） に示す如く境界近傍には固相エピタキ
シャル成長領域４ａが残り、他の部分が再び非晶質化せ
しめられて非晶質シリコン膜５となる。この非晶質シリ
コン膜５に再びアニール処理を行って、固相エピタキシ
ャル成長領域４ａの良好な結晶をシードとして縦方向固
相エピタキシャル成長させ、単結晶半導体膜たる固相エ
ピタキシャル成長層６を得る。
【００１１】図２は前述した如き本発明方法により製作
した半導体基板における単結晶シリコン基台１、絶縁膜
２及び固相エピタキシャル成長層６の境界近傍の電子顕
微鏡写真（１００万倍） を示す図（参考写真１参照）
である。図２，図４の対比から明らかなように固相エピ
タキシャル成長層６の結晶性は固相エピタキシャル成長
層４の結晶性と比較して格段に向上していることが解る
。なお上述の実施例は単結晶シリコン基台１上に絶縁膜
２を隔ててシリコンの固相エピタキシャル成長層６を形
成する場合について説明したが、これに限らずＧａＡｓ
等他の各種半導体材料についても適用し得ることは言う
までもない。
した半導体基板における単結晶シリコン基台１、絶縁膜
２及び固相エピタキシャル成長層６の境界近傍の電子顕
微鏡写真（１００万倍） を示す図（参考写真１参照）
である。図２，図４の対比から明らかなように固相エピ
タキシャル成長層６の結晶性は固相エピタキシャル成長
層４の結晶性と比較して格段に向上していることが解る
。なお上述の実施例は単結晶シリコン基台１上に絶縁膜
２を隔ててシリコンの固相エピタキシャル成長層６を形
成する場合について説明したが、これに限らずＧａＡｓ
等他の各種半導体材料についても適用し得ることは言う
までもない。
【００１２】
【発明の効果】以上の如く本発明方法にあっては固相エ
ピタキシャル成長層に対し、絶縁膜との境界近傍の領域
を除く領域にセルフインプランテーションを行って非晶
質化した後、再度アニール処理し、絶縁膜との境界近傍
の結晶性の良好な領域をシードとして縦方向固相エピタ
キシャル成長することにより良好な結晶性を有する単結
晶半導体膜が得られ半導体基板の特性が安定する等、本
発明は優れた効果を奏するものである。
ピタキシャル成長層に対し、絶縁膜との境界近傍の領域
を除く領域にセルフインプランテーションを行って非晶
質化した後、再度アニール処理し、絶縁膜との境界近傍
の結晶性の良好な領域をシードとして縦方向固相エピタ
キシャル成長することにより良好な結晶性を有する単結
晶半導体膜が得られ半導体基板の特性が安定する等、本
発明は優れた効果を奏するものである。
【図１】本発明方法の主要製造工程を示す工程説明図で
ある。
ある。
【図２】本発明方法により製造した半導体基板の顕微鏡
写真を示す図である。
写真を示す図である。
【図３】従来方法の主要製造工程を示す工程説明図であ
る。
る。
【図４】従来方法により製造した半導体基板の顕微鏡写
真を示す図である。
真を示す図である。
【図５】固相エピタキシャル成長層と絶縁膜との境界近
傍の顕微鏡写真を示す図である。
傍の顕微鏡写真を示す図である。
１ 単結晶シリコン基台
２ 絶縁膜
３ 非晶質シリコン膜
４ 固相エピタキシャル成長層
５ 非晶質シリコン膜
６ 固相エピタキシャル成長層
Claims (1)
- 【請求項１】 単結晶半導体基台の表面に絶縁膜を形
成する工程と、絶縁膜の一部を除去して単結晶半導体基
台の表面を露出させる工程と、前記絶縁膜及び露出した
単結晶半導体基台表面に非晶質半導体膜を形成する工程
と、この非晶質半導体膜をアニール処理して固相エピタ
キシャル成長層とする工程とを含む半導体基板の製造方
法において、前記固相エピタキシャル成長層を、これと
絶縁膜との境界近傍を除いてセルフインプランテーショ
ンにより非晶質化させる工程と、非晶質化した半導体膜
をアニール処理し、前記絶縁膜との境界に残した固相エ
ピタキシャル成長層をシードとして縦方向固相エピタキ
シャル成長させて単結晶半導体膜を形成する工程とを含
むことを特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2413846A JP2981777B2 (ja) | 1990-12-19 | 1990-12-19 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2413846A JP2981777B2 (ja) | 1990-12-19 | 1990-12-19 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04219922A true JPH04219922A (ja) | 1992-08-11 |
| JP2981777B2 JP2981777B2 (ja) | 1999-11-22 |
Family
ID=18522403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2413846A Expired - Fee Related JP2981777B2 (ja) | 1990-12-19 | 1990-12-19 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2981777B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740552B2 (en) * | 1996-03-01 | 2004-05-25 | Micron Technology, Inc. | Method of making vertical diode structures |
-
1990
- 1990-12-19 JP JP2413846A patent/JP2981777B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740552B2 (en) * | 1996-03-01 | 2004-05-25 | Micron Technology, Inc. | Method of making vertical diode structures |
| US7166875B2 (en) | 1996-03-01 | 2007-01-23 | Micron Technology, Inc. | Vertical diode structures |
| US7170103B2 (en) | 1996-03-01 | 2007-01-30 | Micron Technology, Inc. | Wafer with vertical diode structures |
| US7279725B2 (en) | 1996-03-01 | 2007-10-09 | Micron Technology, Inc. | Vertical diode structures |
| US7563666B2 (en) | 1996-03-01 | 2009-07-21 | Micron Technology, Inc. | Semiconductor structures including vertical diode structures and methods of making the same |
| US8034716B2 (en) | 1996-03-01 | 2011-10-11 | Micron Technology, Inc. | Semiconductor structures including vertical diode structures and methods for making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2981777B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPS63119218A (ja) | 半導体基材とその製造方法 | |
| JP3253099B2 (ja) | 半導体基板の作製方法 | |
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JP2006140503A (ja) | 半導体基板及びその製造方法 | |
| JPH10144784A (ja) | 半導体装置及びその製造方法 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JP3445929B2 (ja) | 半導体装置の製造方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPS59227137A (ja) | 半導体基板の製造方法 | |
| JPS60109270A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |