JPH04219937A - パワー半導体素子 - Google Patents

パワー半導体素子

Info

Publication number
JPH04219937A
JPH04219937A JP3070503A JP7050391A JPH04219937A JP H04219937 A JPH04219937 A JP H04219937A JP 3070503 A JP3070503 A JP 3070503A JP 7050391 A JP7050391 A JP 7050391A JP H04219937 A JPH04219937 A JP H04219937A
Authority
JP
Japan
Prior art keywords
chip
sink
metal
soldered
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3070503A
Other languages
English (en)
Inventor
Patrick Legros
パトリック、ルグロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Composants Microondes
Original Assignee
Thomson Composants Microondes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Composants Microondes filed Critical Thomson Composants Microondes
Publication of JPH04219937A publication Critical patent/JPH04219937A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/483—Interconnections over air gaps, e.g. air bridges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は少くとも１個のインター
ディジテッドトランジスタを含む半導体装置に関し、そ
のチップは反対側すなわちその活性面でヒートシンクと
して用いられるベースに装着される。この装着はそのチ
ップが自己封入されるように行うことが出来る。
【０００２】
【従来の技術及び課題】半導体装置において活性部分が
チップの第１面であり、その厚さは１〜１０ミクロン程
度でありそして基板の厚さは３００〜５００ミクロンで
あることは知られている。しかしながら動作中にこの活
性部分で熱が発生し、基板の第２面でヒートシンクによ
りそれを放散するには基板全体を通らねばならない。
【０００３】極めて熱伝導性のよいシリコン基板上の半
導体にも問題があるが、この問題は熱伝導度の小さいＧ
ａＡｓのようなＩＩＩ　−Ｖ族物質からなる基板上の半
導体については大きくなり、大量の発熱を伴うパワー半
導体の場合には非常に面倒な問題となる。
【０００４】現在の解決方法は実行が困難でありまた高
価である。
【０００５】多くの可能性の内で熱伝導路を短くするた
めに基板をその背面から薄くする方法があるがこの方法
は特に回路が大型のものであるときチップを脆いものと
する。このため、図６に示すように基板内にヒートドレ
インの注入を行う。基板２により支持される活性層１を
小さくする場合には活性層１の最も発熱の大きい領域近
辺まで基板２に穴をエッチングでつくりそれを金属で埋
めてシンク４に接触するヒートドレイン３とする。しか
しながらこの技術は極めて微妙なものである。
【０００６】ベース４がそれ自体断熱性であるとき、例
えばハイブリッド回路内のアルミナウェハである場合、
図６に示すように上記の同じ方法で熱伝導係数を改善す
る金属領域５を設けることが出来る。
【０００７】従来の方法の他の欠点は、熱伝導度の低い
材料と高い材料との接合部が多数生じることである。こ
れは最適構成には適さない。
【０００８】本発明の目的はチップをシンクに対し逆に
半田付けすることによる半導体装置の活性層とヒートシ
ンクとの間の直接接触によって動作中に発生する熱を消
散させることである。
【０００９】しかしながら、半導体装置の種々の電極、
例えばＦＥＴのソース、ゲート、ドレインの金属化部分
の短絡を避けるために、同一電位となる同一形式の電極
例えばソースが、機械的強度を充分にするために厚さを
増すことにより補強された金属ブリッジ、すなわち「空
気」ブリッジで互いに接続される。本発明はそれ故、金
属ブリッジをつくりうるようにするために同一電極の少
くとも２個のフィンガーを含むインターディジテッド形
の少くとも１個のパワートランジスタを含む電子回路に
適用される。
【００１０】
【課題を解決するための手段】本発明は半導体チップと
ヒートシンクから形成されるパワー半導体素子に関して
おり、この半導体装置はそのチップの第１面に少くとも
２個のフィンガーを有する少くとも１個のインターディ
ジタル電極金属化部分を含み、動作中に発生する熱をシ
ンクに移すためにこのチップが、これらフィンガーを相
互に接続する少くとも１個の「空気」ブリッジによりシ
ンクに半田づけされ、この空気ブリッジがヒートドレイ
ンとして作用する。
【００１１】
【実施例】図１は本発明によるシンクに装着される半導
体装置の一部の断面図である。１個のパワートランジス
タのみを図示しているが本発明は数個のトランジスタを
含む集積回路またはバイポーラトランジスタにも適用し
うることは明らかである。
【００１２】熱に関して最悪の状態をＧａＡｓまたはＩ
ＩＩ　−Ｖ族物質からなるマイクロ波トランジスタにつ
いて考えてみる。そのチップはＧａＡｓでつくられてお
り、その第１面７には異る領域（図示せず）、すなわち
ソース、ゲート、ドレイン領域（またはバイポーラトラ
ンジスタではエミッタ、ベース、コレクタ領域）の電極
に対応する一連の金属化部分がある。
【００１３】充分なパワーを得るために、これらマイク
ロ波パワートランジスタは実際には複数の並列接続され
た低パワートランジスタで形成される。それらの関連は
異る幾何形状を有し、最も普通のものはインタディジタ
ル形であり、それにおいては１つのトランジスタのソー
ス、ドレイン金属化部分が並列の金属バンドを有するく
し形電極を形成する。
【００１４】第１の形式（例えばゲート）の金属化部分
のすべてがこのくし形電極の第１の側にあるバスで一緒
に接続され、そして第２の形式（例えばドレイン）の金
属化部分のすべてが第２の側にある他のバスにより一緒
に接続される。第３の形式（ソース）の金属部分を接続
するためには第３の次元を用いなければならない（一つ
の面には２つの次元しかないから）。この第３の次元は
空気ブリッジのそれであり、この空気ブリッジなる表題
はそれ自体と半導体チップとの間に空気のスペースを与
える金属ブリッジであるために採用されている。
【００１５】本発明によれば、これら空気ブリッジ８は
そのスパンの厚さが約３ミクロン、その橋脚部の厚さが
約５ミクロンとなるまで電気分解により金属で埋められ
る。この厚さは有効な熱伝導度を保証しそしてこのトラ
ンジスタのソースで発生する熱をシンクに向けて除去す
るに充分である。
【００１６】この半導体装置のチップをこの空気ブリッ
ジの厚さを増すことで変更したときには、それはチップ
の第２面１０（基板面）ではなく空気ブリッジ８によっ
てシンク９に半田づけされる。動作中に第１面７で発生
する熱はそこから直接にシンク９に伝わり、この熱的通
路は非常に短くそしてホット領域とコールド領域の間に
は金属ブリッジがあるだけであるから、そして空気ブリ
ッジは一般に金であるから高い熱伝導能力が得られる。
【００１７】チップはシンク９の反対側に装着されるか
ら、アクセスは金属化された穴またはチップの基板を通
る「通孔」により得られる。ゲートバスの少くとも１個
の通孔とドレインバスの少くとも１個の通孔がゲートお
よびドレインコンタクトをチップ６のアクセス可能な第
２面１０に接続する。
【００１８】ソースの電気的コンタクトはシンク９が金
属であればそれに有されるが、このソースにも通孔１３
を設けるとよい。これによりプローブのチップにより完
成された装置をテストすることが可能になる。かくして
プローブチップによりテストする装置ではプローブチッ
プはすべて同一の面内で動作する。
【００１９】シンク９へのチップ６の装着は更に図２，
３に示すコンタクト手段を必要とする。
【００２０】図２，３は同時に考慮されるべきである。 図２は図３のシンク９に半田づけされるべき半導体チッ
プの下面の、図３はシンクの上面の斜視図である。
【００２１】図２は集積回路の概略であって、例えばパ
ワートランジスタ１４で構成される入力段と並列となっ
た２個のパワートランジスタ１５，１６で構成される出
力段を有するツリー構造の増幅器を例として示している
。
【００２２】これら３個のトランジスタはインターディ
ジタルとされそして、例えばそのソース（ＦＥＴでは最
大の発熱を行うのがソースであるため）に空気ブリッジ
８が設けられる。これら空気ブリッジは熱抵抗を下げる
ために回路の表面幾何の観点から最大の寸法を有する。
【００２３】非常に脆い空気ブリッジ８だけでチップ６
をシンク９に半田づけするのを避けるために、複数の金
属化パッド１７がこのチップの面７のリムに配置される
。これらパッドは半田付けされたチップ／シンクにおけ
る機械的ストレスを支持し、空気ブリッジ８は熱伝達用
にのみ用いられる。
【００２４】シンク９の形状は種々であり、熱伝導度の
大きい異った材料でつくることが出来る。これは金属で
もよくそして半導体チップ６とホモセチック（ｈｏｍｏ
ｔｈｅｔｉｃ）な形状をもつことが出来るが、図３の形
状であると有利である。
【００２５】これは高い熱吸収容量をもつに充分な厚さ
を有し、そして例えば金、ニッケルまたは錫メッキされ
た銅の矩形金属部材である。その両端１８，１９の夫々
に穴２０，２１が形成されて完成装置の固定用ラグを形
成する。中央部分２２はこのシンクの主面に対し僅かに
くぼんでいる。２群のランド部を有する。第１群のラン
ド部２３はチップ６の空気ブリッジ８に対応するよう決
定された高さと位置を有する。ランド部２４はチップ６
のパッド１７に対する位置を有し、空気ブリッジ８にチ
ップ６をシンク９に半田づけするときつぶれないように
するためにランド２３よりいく分高くされている。ラン
ド部２４の高さはランド部２３と空気ブリッジ８の高さ
の和に等しい。
【００２６】ランド部２３と２４は金属板のスタンプま
たは適当なマスクを用いての化学エッチングでつくるこ
とが出来る。これらランド部分がつくられると、それら
の上面に半田層が蒸着または電気分解で与えられる。こ
の場合には適当なマスクが必要である。
【００２７】チップ６を逆方向からシンク９に半田づけ
される部品を完全に面一面として装着し、空気ブリッジ
８とパッド１７をシンク９に半田づけするため全体を加
熱するだけで充分である。この例ではすべての空気ブリ
ッジ８は一般に接地電位である同一の電位となる。
【００２８】しかしながら、集積回路ではいくつかのホ
ット領域の電位が異ること、すなわち、第１トランジス
タのソースが接地電位、第２トランジスタのソースが他
の電圧となることがありうる。図３に示すような１個の
金属シンクではそれら電位は短絡されるから使用出来な
い。
【００２９】この場合には図４に示す絶縁シンクを用い
る。これは図３と同様の固定ラグ１８／２０と１９／２
１を有する金属ベースを有するが、その中央部２２は後
面でこのベースに溶着される絶縁ウェハ２５のそう入を
可能にするために、より深くされる。このウェハ２５は
酸化ベリリウム、窒化アルミニウムまたは工業用ダイア
モンドである。これらは熱伝導度の大きい電気絶縁体で
ある。
【００３０】上記のように、ランド部２３，２４は半田
づけされる半導体チップの幾何形状によりきまる位置と
高さを有する。これはエッチングで得ることが出来るが
、このプロセスは上記の材料を用いた場合には時間がか
かり高価となる。従って、絶縁ウェハへの蒸着により蒸
着される金属シンプリントを介しての電解成長によって
それを得るとよい。ランド部２３，２４は半田層を与え
られる第１金属層または、所要の厚さが与えられるので
あれば１つの半田層により構成しうる。
【００３１】本発明の第１の改良ではパッド１７とラン
ド２４の数は夫々がチップ６のリムに沿った継ぎ目およ
びシンクの中央部２２の輪郭に沿う壁を形成するまで増
加される。チップ６がシンク９に半田付けされるとき、
その活性面７は自己封入されそしてチップの基部がこの
ミクロパッケージのリッドとなる。更に機械的な保護手
段１７と２４がこのミクロパッケージのフランク（ｆｌ
ａｎｋｓ）となる。
【００３２】第２の改良を図５に示しており、これは本
発明によりシンクに装着された半導体チップの平面であ
る。
【００３３】チップ６はベースであるシンク６に逆の面
から装着されるからチップの背面１０は自由にアクセス
可能であり、そして通孔１１，１２，１３を有し、これ
ら通孔により装置、すなわちトランジスタまたは集積回
路の電極へのアクセスが行われる。この第２の改良はい
くつかの段階を含む。
【００３４】第１の段階で各通孔がチップの面１０の縁
に設けた外部接続パッドに合される。この例では通孔１
１，１２，１３は夫々パッド２６，２７，２８に合され
る。数個の装置をカスケード状に接続しうるようにする
ために、これら外部接続パッドはこのチップの、固定ラ
グ１８と１９には面していない２つの縁部に沿って配置
される。
【００３５】第２段階において、非集積要素がチップの
面１０に直接に配置される。例えば２個のインダクタ２
９と３０を図５の通孔１１，１２に接続する。チップに
装着されるこれら要素は一つの回路を形成するかあるい
は３１，３２のような外部接続パッドに接続される。
【００３６】最後に、本発明はベースとして用いられる
シンク９へのチップ６の外の非集積要素の装着を与える
。このために、固定ラグ１８と１９は、必要であれば変
更または拡大され、そして好適にはブロック形の要素が
チップ６の縁に対して固定ラグ１８と１９に半田づけさ
れる。例えば、図５では要素３３＋３４と３５＋３６は
２つのＲＣフィルタである。
【００３７】これら改良された装置は金属ベースを有す
るマイクロパッケージの形となり、半導体はその基板に
より自己封入されそしてこのマイクロパッケージの外面
（基板の面１０）に電子回路と外部接続を支持する。こ
のパッケージの外側の回路は樹脂またはリッドで保護さ
れるとよい。
【００３８】本発明はマイクロ波装置に適用して有利で
ある。本発明により装着される回路はそのハイブリッド
構造により、従来技術により装着されるものよりも良好
な性能特性を有する。
【図面の簡単な説明】
【図１】本発明のシンクに装着されるトランジスタの断
面図。
【図２】本発明により変更された半導体回路のチップの
斜視図。
【図３】本発明による、上記チップのシンクである金属
ベースの斜視図。
【図４】本発明のベースの他の実施例の斜視図。
【図５】本発明の回路の平面図。
【図６】従来の方法で装着されるトランジスタの断面図
。
【符号の説明】
６　　半導体チップ ７　　チップの第１面 ８　　空気ブリッジ ９　　シンク １０　　チップの第２面 １４，１５，１６　　パワートランジスタ１７　　金属
パッド １８，１９　　ベース縁部 ２０，２１　　穴 ２２　　ベースの中央部 ２３，２４　　ランド部

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】半導体チップとヒートシンクとにより形成
    され、このチップの第１面に形成される半導体装置が少
    なくとも２個のフィンガーを有する少くとも１個のイン
    ターディジタル電極金属化部分を含んだパワー半導体素
    子において、動作中に発生した熱を上記シンクに移すた
    めに上記チップが、上記フィンガーを相互接続してヒー
    トドレインとして作用する少くとも１個の金属「空気ブ
    リッジ」により上記シンクに半田付けされることを特徴
    とするパワー半導体素子。
  2. 【請求項２】前記空気ブリッジは金属の厚さを増すこと
    により補強されるごとくなった請求項１の素子。
  3. 【請求項３】前記チップの前記シンクへの機械的な固定
    は上記チップのリスに配置されて上記シンクに半田づけ
    された複数の金属化部分により更に行われるごとくなっ
    た請求項１の素子。
  4. 【請求項４】前記シンクはその中央部分に複数の金属ラ
    ンド部を有し、その内の少くとも１個が前記チップの前
    記空気ブリッジの内の少くとも１個に対面し、他のラン
    ド部がそれらランド部により放熱器に半田づけされる上
    記チップのリムに配置された金属化部分に対面するごと
    くなった請求項１の素子。
  5. 【請求項５】前記ランド部は金属シンクにエッチングさ
    れまたはスタンプされるごとくなった請求項４の素子。
  6. 【請求項６】前記ランド部はＢｅＯ、Ａｌ、Ｎまたはダ
    イアモンドのような電気的絶縁体であるが熱伝導体であ
    るウェハに装着され、このウェハが前記シンクの中央部
    分に半田づけされるごとくなった請求項４の素子。
  7. 【請求項７】前記シンクは前記半導体装置のベースとな
    る２個の横方向固定ラグを有するごとくなった請求項４
    の素子。
  8. 【請求項８】前記チップのリム上の連続した金属化部分
    と前記シンクの中央部のリム上の１個のランド部が半田
    づけ後に半導体の封入型マイクロパッケージを構成する
    ごとくなった請求項４の素子。
  9. 【請求項９】前記チップはその背面でそのシンクに装着
    され、このチップの基板の通孔が前記装置の電極へのア
    クセスを与えると共にこのチップの第２面に開くごとく
    なった請求項１の素子。
  10. 【請求項１０】相互接続回路、外部配線パッドおよび集
    積不能要素が前記チップの基板の第２面に配置されるご
    とくなった請求項９の素子。
  11. 【請求項１１】ブロック形の受動要素が前記チップの近
    辺で前記シンクに配置されるごとくなった請求項１０の
    素子。
JP3070503A 1990-03-09 1991-03-11 パワー半導体素子 Pending JPH04219937A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9003036 1990-03-09
FR9003036A FR2659494B1 (fr) 1990-03-09 1990-03-09 Composant semiconducteur de puissance, dont la puce est montee a l'envers.

Publications (1)

Publication Number Publication Date
JPH04219937A true JPH04219937A (ja) 1992-08-11

Family

ID=9394578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3070503A Pending JPH04219937A (ja) 1990-03-09 1991-03-11 パワー半導体素子

Country Status (4)

Country Link
EP (1) EP0446125B1 (ja)
JP (1) JPH04219937A (ja)
DE (1) DE69109525T2 (ja)
FR (1) FR2659494B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098060A (ja) * 1995-06-16 1997-01-10 Nec Corp 半導体装置
JP2011071154A (ja) * 2009-09-24 2011-04-07 Oki Electric Industry Co Ltd 半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994015361A1 (en) * 1992-12-22 1994-07-07 Hughes Aircraft Company Fet chip with heat-extracting bridge
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
FR2737342B1 (fr) * 1995-07-25 1997-08-22 Thomson Csf Composant semiconducteur avec dissipateur thermique integre
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US5686743A (en) * 1996-07-10 1997-11-11 Trw Inc. Method of forming airbridged metallization for integrated circuit fabrication
DE19801095B4 (de) * 1998-01-14 2007-12-13 Infineon Technologies Ag Leistungs-MOSFET
FR2827424B1 (fr) * 2001-07-13 2005-02-18 Thales Sa Composant electronique encapsule comportant un dispositif electronique de puissance et procede de fabrication
DE10220396B4 (de) * 2002-05-07 2007-08-23 Infineon Technologies Ag Leistungshalbleiterbauelementanordnung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA892844A (en) * 1970-08-14 1972-02-08 Microsystems International Limited Semiconductor heat sink
JPS5680164A (en) * 1979-12-05 1981-07-01 Mitsubishi Electric Corp Semiconductor device
FR2554275B1 (fr) * 1983-10-26 1986-09-05 Radiotechnique Compelec Dispositif de connexion pour un semi-conducteur de puissance
FR2565030B1 (fr) * 1984-05-25 1986-08-22 Thomson Csf Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure
JPS63144588A (ja) * 1986-12-09 1988-06-16 Mitsubishi Electric Corp 半導体チツプレ−ザ用サブマウント
FR2629271B1 (fr) * 1988-03-25 1991-03-29 Thomson Hybrides Microondes Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098060A (ja) * 1995-06-16 1997-01-10 Nec Corp 半導体装置
JP2011071154A (ja) * 2009-09-24 2011-04-07 Oki Electric Industry Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE69109525T2 (de) 1995-09-21
FR2659494B1 (fr) 1996-12-06
EP0446125B1 (fr) 1995-05-10
FR2659494A1 (fr) 1991-09-13
DE69109525D1 (de) 1995-06-14
EP0446125A1 (fr) 1991-09-11

Similar Documents

Publication Publication Date Title
US5319237A (en) Power semiconductor component
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
JP2772184B2 (ja) 半導体装置
JP2922462B2 (ja) 半導体デバイス
US20050184391A1 (en) Semiconductor device
KR20010071766A (ko) 반도체 소자용 캡슐
US5708283A (en) Flip chip high power monolithic integrated circuit thermal bumps
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
JP3129020B2 (ja) 半導体装置
CN102280420B (zh) 半导体模块以及半导体装置
JP2002141463A (ja) 半導体モジュール
KR100357803B1 (ko) 다중 칩 패키지 제조 방법
JPH04219937A (ja) パワー半導体素子
US6184579B1 (en) Double-sided electronic device
US5397745A (en) Method of making electronic power device realized by a series of elementary semiconductor components connected in parallel
JP2024505028A (ja) 熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス
US4992851A (en) Characteristic impedance-correct chip carrier for microwave semiconductor components
KR19990077001A (ko) 반도체 디바이스
US9000496B1 (en) Source bridge for cooling and/or external connection
JPH0210756A (ja) マイクロウェーブ・チップの相互接続及び保護のためのデバイス
JPS60257144A (ja) 接点接続を形成する金属化構造
US3808474A (en) Semiconductor devices
US6057599A (en) Hybrid high-power microwave-frequency integrated circuit
KR20000071430A (ko) 땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된전력용 소자
JPH03132101A (ja) 表面実装型半導体デバイスおよび方法