JPH04219964A - Integrated circuit - Google Patents
Integrated circuitInfo
- Publication number
- JPH04219964A JPH04219964A JP2412254A JP41225490A JPH04219964A JP H04219964 A JPH04219964 A JP H04219964A JP 2412254 A JP2412254 A JP 2412254A JP 41225490 A JP41225490 A JP 41225490A JP H04219964 A JPH04219964 A JP H04219964A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- terminal
- terminal pins
- silicone
- terminal pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、パッケージ上に端子ピ
ンを有するプラスチックモールドの集積回路に係り、特
に、信頼性の向上が可能な集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plastic molded integrated circuit having terminal pins on a package, and more particularly to an integrated circuit whose reliability can be improved.
【0002】0002
【従来の技術】近年、気密封止特性が良好な、セラミッ
クパッケージが用いられていた高信頼性が要求される集
積回路に対しても、材料が安価であり、フラットパック
形パッケージやチップキャリア形パッケージ等の種々の
パッケージタイプが製造可能なプラスチックモールドの
パッケージが、モールド樹脂特性の向上や集積回路ウェ
ハチップ表面保護技術の向上等による信頼性の向上によ
り用いられるようになっている。[Prior Art] In recent years, ceramic packages with good hermetic sealing characteristics have been used for integrated circuits that require high reliability. BACKGROUND ART Plastic molded packages, which can be manufactured into various package types such as packages, have come into use due to improvements in reliability due to improvements in mold resin properties and improvements in integrated circuit wafer chip surface protection technology.
【0003】集積回路のプリント基盤への実装の際のハ
ンダ付け時の加熱や、実装後の通電時の温度上昇により
、プラスチックモールドの集積回路においては、熱応力
が発生することが知られている。この熱応力は、プラス
チックモールドと端子ピンとの間の界面における、プラ
スチックの熱膨張係数と端子ピンの熱膨張係数との相違
によるものである。[0003] It is known that thermal stress occurs in plastic molded integrated circuits due to heat generated during soldering when the integrated circuit is mounted on a printed circuit board, and temperature rise during energization after mounting. . This thermal stress is due to the difference in coefficient of thermal expansion of the plastic and that of the terminal pin at the interface between the plastic mold and the terminal pin.
【0004】又、このような熱応力が過大となった場合
においては、プラスチックモールドと端子ピンとの間の
界面に隙間が発生してしまったり、更には、プラスチッ
クモールドの表面にパッケージクラックが発生してしま
う場合がある。[0004] Furthermore, if such thermal stress becomes excessive, a gap may occur at the interface between the plastic mold and the terminal pin, and furthermore, package cracks may occur on the surface of the plastic mold. There are cases where this happens.
【0005】このようにプラスチックモールドと端子ピ
ンとの間の界面に隙間が発生したり、パッケージクラッ
クが発生した場合には、この隙間やパッケージクラック
部分から、空気中の水分や汚染物質や腐食ガス等が集積
回路内部に侵入してしまい、該集積回路内部のアルミニ
ウム配線を腐食し断線させる等の障害を生じさせてしま
う。[0005] When a gap or a package crack occurs at the interface between the plastic mold and the terminal pin as described above, moisture in the air, contaminants, corrosive gas, etc. are released from the gap or package crack. enters the inside of the integrated circuit, causing problems such as corrosion and disconnection of the aluminum wiring inside the integrated circuit.
【0006】更に、上記パッケージ内での腐食以外に、
パッケージ表面でトラブルが発生する場合もある。Furthermore, in addition to the corrosion inside the package,
Trouble may also occur on the surface of the package.
【0007】図8は、DIP(dual in−li
ne package )集積回路の端子ピン周辺へ
の汚染物質への付着を示す側面図である。FIG. 8 shows a DIP (dual in-li
ne package) is a side view showing the adhesion of contaminants around the terminal pins of the integrated circuit.
【0008】この図8において、集積回路1のプラスチ
ックモールド12に固定して保持された合計3本の端子
ピン3の周辺には、汚染物質40が付着してしまってい
る。In FIG. 8, contaminants 40 have adhered around a total of three terminal pins 3 fixedly held in the plastic mold 12 of the integrated circuit 1.
【0009】このような付着した汚染物質40が導電性
異物であったり、結露して付着した水分に溶解して導電
性異物となるものであった場合には、これらの端子ピン
3の間における絶縁抵抗が低下又は完全に短絡してしま
うという問題点がある。If the attached contaminant 40 is a conductive foreign substance or becomes a conductive foreign substance by dissolving in the attached moisture due to dew condensation, the contaminants 40 between these terminal pins 3 There is a problem that the insulation resistance decreases or a complete short circuit occurs.
【0010】MOS(metal oxide
semiconductor )集積回路においては
、入力端子の入力インピーダンスが非常に高くなってい
るものがある。このような集積回路においては、端子ピ
ンの絶縁抵抗が極僅か低下してしまったような場合にあ
っても、集積回路及び該集積回路が用いられている電子
回路の電気特性を低下させ、誤動作を生じさせてしまう
という問題がある。MOS (metal oxide)
Some integrated circuits (semiconductors) have very high input impedance at their input terminals. In such integrated circuits, even if the insulation resistance of the terminal pins decreases even slightly, it can degrade the electrical characteristics of the integrated circuit and the electronic circuit in which the integrated circuit is used, leading to malfunction. There is a problem in that it causes
【0011】図9は、PGA(pin grid
array )パッケージ集積回路における端子ピン
間への汚染物質の付着を示す下面図である。FIG. 9 shows a PGA (pin grid)
FIG. 3 is a bottom view showing the adhesion of contaminants between terminal pins in a packaged integrated circuit.
【0012】この図9において、符号1、3、12、4
0は、前述の図8の同符号のものと同一のものである。In FIG. 9, symbols 1, 3, 12, 4
0 is the same as the one with the same symbol in FIG. 8 described above.
【0013】この図9のPGAパッケージ集積回路にお
いても、端子ピン3間に付着してしまった汚染物質40
により、前述の図8のDIP集積回路と同様な問題が生
じてしまう。Also in the PGA package integrated circuit shown in FIG. 9, contaminants 40 that have adhered between the terminal pins 3
This causes a problem similar to that of the DIP integrated circuit shown in FIG. 8 described above.
【0014】図10は、DIP集積回路におけるプラス
チックモールドと端子ピンとの間の界面に生じた隙間の
説明図である。FIG. 10 is an explanatory diagram of a gap created at the interface between a plastic mold and a terminal pin in a DIP integrated circuit.
【0015】この図10において、集積回路1のプラス
チックモールド12の熱膨張率と、端子ピン3の熱膨張
率とは異なるものとなっている。In FIG. 10, the coefficient of thermal expansion of the plastic mold 12 of the integrated circuit 1 and the coefficient of thermal expansion of the terminal pin 3 are different.
【0016】従って、この集積回路1のプリント基盤へ
の実装時のハンダ付け時の温度上昇や、実装後の通電に
よる温度上昇により、この図10の符号Dで示されるよ
うな、集積回路1の気密性が阻害されてしまう隙間が生
じてしまう。Therefore, due to the temperature rise during soldering when this integrated circuit 1 is mounted on a printed circuit board, and the temperature rise due to energization after mounting, the integrated circuit 1 may become unstable as shown by reference numeral D in FIG. This creates gaps that impede airtightness.
【0017】このような隙間が生じてしまうと、結露し
て付着した水分に溶解又は混入した空気中及びモールド
中の汚染物質や腐食ガス成分等が集積回路内部に侵入し
、集積回路内部のアルミニウム配線等の腐食等の問題を
生じてしまう。If such a gap is created, contaminants and corrosive gas components in the air and the mold that have been dissolved or mixed in with the moisture that has condensed and adhered will enter the integrated circuit, causing the aluminum inside the integrated circuit to deteriorate. This may cause problems such as corrosion of wiring, etc.
【0018】又、端子ピン3間に付着した汚染物質40
が、この端子ピン3間に結露して付着した水分に溶解し
て、端子間を短絡させる場合もある。Furthermore, contaminants 40 attached between the terminal pins 3
However, there are cases where dew condenses between the terminal pins 3 and dissolves in the attached moisture, causing a short circuit between the terminals.
【0019】図11は、PGAパッケージ集積回路のプ
ラスチックモールドと端子ピンとの間の界面部分に生じ
てしまう隙間の説明図である。FIG. 11 is an explanatory diagram of a gap that occurs at the interface between the plastic mold and the terminal pin of a PGA package integrated circuit.
【0020】この図11において、符号1、3、12、
Dは、前述の図10の同符号のものと同一のものである
。In FIG. 11, symbols 1, 3, 12,
D is the same as the one with the same reference numeral in FIG. 10 described above.
【0021】この図11において、符号Dに示される隙
間の発生経過は、前述の図10と同様であり、この隙間
による障害も図10と同様である。In FIG. 11, the development process of the gap indicated by the symbol D is the same as that in FIG. 10 described above, and the trouble caused by this gap is also the same as in FIG.
【0022】図12は、集積回路内部のウェハチップ上
のアルミニウム配線の腐食断線を示す上面図である。FIG. 12 is a top view showing a corrosion breakage of aluminum wiring on a wafer chip inside an integrated circuit.
【0023】この図12において、集積回路内部のウェ
ハチップ上の周辺部には、集積回路パッケージ上に設け
られた端子ピンに接続されるパッド30が配置されてい
る。In FIG. 12, pads 30 connected to terminal pins provided on the integrated circuit package are arranged at the periphery of the wafer chip inside the integrated circuit.
【0024】このパッド30は、アルミニウム配線32
により、入出力バッファ部34に接続されている。又、
このウェハチップ5の更に内側部分においても、アルミ
ニウム配線32により、所定の配線が施されている。This pad 30 is connected to an aluminum wiring 32
is connected to the input/output buffer section 34. or,
Further inside the wafer chip 5, predetermined wiring is provided using aluminum wiring 32.
【0025】この図12の符号C1及びC2で示される
斜線部分のアルミニウム配線32は、腐食してしまい、
断線してしまっている。The aluminum wiring 32 in the shaded areas indicated by symbols C1 and C2 in FIG. 12 is corroded.
The wire has been disconnected.
【0026】前述のように集積回路のプラスチックモー
ルドと端子ピンとの間の界面部分に隙間が生じ、気密性
が阻害されてしまうと、空気中やモールド中の汚染物質
や腐食ガスが集積回路内部に侵入してしまう。As mentioned above, if a gap is created at the interface between the plastic mold of the integrated circuit and the terminal pin, and airtightness is impaired, contaminants and corrosive gases in the air or in the mold can enter the inside of the integrated circuit. It will invade.
【0027】例えば、この侵入した汚染物質がナトリウ
ムやカリウム等のアルカリイオンであったり、塩素や臭
素や要素等のハロゲンイオンであった場合には、集積回
路に印加される電圧による電位差により、アルミニウム
配線が腐食される。For example, if the invading contaminant is an alkali ion such as sodium or potassium, or a halogen ion such as chlorine, bromine, or the like, aluminum Wiring is corroded.
【0028】即ち、ハロゲンイオンはカソード側からア
ノード側に移動し、アノード腐食を生じてしまう。又、
アルカリイオンはアノード側からカソード側に移動し、
局部的にカソード側の pHが増大し、カソード腐食を
必要としてしまう。That is, the halogen ions move from the cathode side to the anode side, causing anode corrosion. or,
Alkaline ions move from the anode side to the cathode side,
The pH on the cathode side increases locally, requiring cathode corrosion.
【0029】例えば、ナトリウムイオンと塩素イオンと
が共存する汚染の場合には、カソード側にはナトリウム
イオンがマイグレーションして次式のような反応が進行
する。For example, in the case of contamination where sodium ions and chloride ions coexist, the sodium ions migrate to the cathode side and a reaction as shown in the following equation proceeds.
【0030】
a + +e − →Na
Na +H2 O→Na + +OH− +H
………(1
)a + +e − →Na Na +H2 O→Na + +OH− +H
......(1
)
【0031】この(1)式の反応により、カソード側
の pHが増大すると、次式のような反応が生じ、アル
ミニウム配線は腐食されていく。When the pH on the cathode side increases due to the reaction of equation (1), a reaction as shown in the following equation occurs, and the aluminum wiring is corroded.
【0032】
Al +3(OH)− →Al (OH)3 +3e
− O2 +2H2 O+4e − →4(OH)−
………(2
)[0032] Al +3(OH)− →Al (OH)3 +3e
− O2 +2H2 O+4e − →4(OH)−
......(2
)
【0033】一方、アノード側では、次式のような反
応が生じ、可溶性の塩が生成する。On the other hand, on the anode side, a reaction as shown in the following formula occurs, and a soluble salt is produced.
【0034】
Al (OH)3 +Cl − →Al (OH)2
Cl +OH− ………(3)[0034] Al(OH)3 +Cl − →Al(OH)2
Cl +OH-……(3)
【0035
】同時に、侵入した汚染物質である塩素イオンとアルミ
ニウム配線とは、次式のような反応を生じアルミニウム
配線は腐食される。0035
] At the same time, the chlorine ions that are invading contaminants and the aluminum wiring undergo a reaction as shown in the following equation, and the aluminum wiring is corroded.
【0036】
Al +4Cl − →(Al Cl 4)− +3e
− 2Al Cl 4 − +6H2 O→2Al
(OH)3 +6H+ +8Cl − …(4)Al +4Cl − →(Al Cl 4) − +3e
- 2Al Cl 4 - +6H2 O→2Al
(OH)3 +6H+ +8Cl − …(4)
【00
37】又、この(4)式で示される通り、アルミニウム
配線が腐食されると、同時に塩素イオンが再生されるこ
ととなる。00
[37] Furthermore, as shown in equation (4), when the aluminum wiring is corroded, chlorine ions are simultaneously regenerated.
【0038】アノード側では、上記(3)式及び(4)
式に示されるように、アルミニウム配線の陽極酸化が進
むとAl (OH)3 が生成され、これにより塩素イ
オンによる溶解速度が減少されることになる。On the anode side, the above equations (3) and (4)
As shown in the equation, as the anodic oxidation of the aluminum wiring progresses, Al (OH)3 is produced, which reduces the rate of dissolution by chlorine ions.
【0039】従って、このようなナトリウムイオンと塩
素イオンとの汚染によるアルミニウム配線の腐食におい
ては、アノード側よりもカソード側の腐食速度が速くな
る。Therefore, when aluminum wiring is corroded due to such contamination with sodium ions and chloride ions, the corrosion rate on the cathode side is faster than on the anode side.
【0040】このように、集積回路内部へ汚染物質や水
分や腐食ガスが侵入した場合には、集積回路内部のアル
ミニウム配線が腐食され断線してしまうという問題が生
じてしまう。[0040] As described above, when contaminants, moisture, or corrosive gas enter the inside of the integrated circuit, a problem arises in that the aluminum wiring inside the integrated circuit is corroded and disconnected.
【0041】従来、このような集積回路内部のアルミニ
ウム配線の腐食を防止するために、集積回路内部のウェ
ハ表面には、Si O2 膜やPSG膜やSi 窒化膜
等によるパッシベーション膜が形成されている。Conventionally, in order to prevent corrosion of the aluminum wiring inside the integrated circuit, a passivation film such as a SiO2 film, a PSG film, or a Si nitride film has been formed on the surface of the wafer inside the integrated circuit. .
【0042】又、集積回路のプラスチックモールドと端
子ピンとの間の界面部分の隙間や、パッケージクラック
を防止できるようにした集積回路に関する技術も次のよ
うなものが開示されている。[0042] Furthermore, the following techniques have been disclosed regarding integrated circuits that can prevent gaps at the interface between the plastic mold of the integrated circuit and the terminal pins and package cracks.
【0043】これは、集積回路のモールドに用いられる
樹脂において、熱膨張係数を小さくすると共に、柔軟性
を向上させることにより、温度変化時に発生する熱スト
レス(応力)を低減させ、樹脂自体の曲げ強度や靭性や
密着性を向上させるという技術であり、1MバイトDR
AMに適用された技術として開示されている(日経マイ
クロデバイセス1990年6月号58頁〜62頁)。[0043] This reduces the thermal expansion coefficient and improves the flexibility of the resin used for molding integrated circuits, thereby reducing the thermal stress (stress) that occurs when the temperature changes, and reducing the bending of the resin itself. It is a technology that improves strength, toughness, and adhesion, and 1M bite DR.
It is disclosed as a technology applied to AM (Nikkei Micro Devices, June 1990 issue, pages 58 to 62).
【0044】[0044]
【発明が達成しようとする課題】しかしながら、前述の
ような、集積回路内部のウェハチップ上のアルミニウム
配線の腐食等を防止するためのパッシベーション膜は、
集積回路のプラスチック樹脂による封止時に発生する樹
脂封止応力により、該パッシベーション膜のダメージが
生じるという問題がある。従って、集積回路自体の封止
の気密性を向上させることは必要条件となっている。[Problems to be Accomplished by the Invention] However, the above-mentioned passivation film for preventing corrosion of aluminum wiring on a wafer chip inside an integrated circuit, etc.
There is a problem in that resin sealing stress generated when an integrated circuit is sealed with a plastic resin causes damage to the passivation film. Therefore, it is a necessary condition to improve the hermeticity of the sealing of the integrated circuit itself.
【0045】又、前述のように熱膨張係数が小さく柔軟
性があり、封止時の曲げ強度及び靭性を向上させた密着
性のある樹脂としてはシリコン変性したシリコン樹脂等
があるが、このような樹脂は、一般に用いられてるエポ
キシ系樹脂に比べ価格が高くなってしまうという問題が
ある。[0045] Furthermore, as mentioned above, silicone-modified silicone resins are examples of adhesive resins that have a small coefficient of thermal expansion, are flexible, and have improved bending strength and toughness during sealing. There is a problem in that these resins are more expensive than commonly used epoxy resins.
【0046】又、集積回路のプラスチックモールド用の
樹脂は、集積回路の端子ピンを所定の精度で固定して保
持できるものでなければならない。このため、プラスチ
ックモールド用の樹脂の柔軟性を必要以上に向上させる
ことは好ましいものではない。従って、限られた樹脂の
柔軟性においては、温度変化時の熱応力の低下を飛躍的
に改善することが困難である。[0046] Furthermore, the resin for the plastic mold of the integrated circuit must be capable of fixing and holding the terminal pins of the integrated circuit with a predetermined precision. For this reason, it is not preferable to improve the flexibility of the resin for plastic molds more than necessary. Therefore, given the limited flexibility of the resin, it is difficult to dramatically improve the reduction in thermal stress caused by temperature changes.
【0047】本発明は、前記従来の問題点を解決するべ
くなされたもので、パッケージ上に端子ピンを有するプ
ラスチックモールドの集積回路において、該端子ピン間
の導電性異物等の汚染物質の付着による絶縁抵抗の低下
を防ぐと共に、該端子ピンの取付部分の気密性を向上し
て水分や該汚染物質や腐食ガス等の侵入を防止すること
により信頼性を向上させることが可能な集積回路を提供
することを目的とする。The present invention has been made to solve the above-mentioned conventional problems, and in a plastic molded integrated circuit having terminal pins on a package, there is a possibility that contaminants such as conductive foreign matter may adhere between the terminal pins. Provides an integrated circuit that can improve reliability by preventing a decrease in insulation resistance and improving the airtightness of the terminal pin mounting area to prevent moisture, contaminants, corrosive gas, etc. from entering. The purpose is to
【0048】[0048]
【課題を達成するための手段】本発明は、パッケージ上
に端子ピンを有するプラスチックモールドの集積回路に
おいて、前記端子ピンを所定の精度で固定して保持する
プラスチックモールドの端子ピン固定構造と、前記プラ
スチックモールドと端子ピンとに対する、シリコンを成
分として含み密着性と弾力性とを有するシール材による
気密密閉構造とを有することにより、前記課題を達成し
たものである。Means for Accomplishing the Problems The present invention provides a plastic molded integrated circuit having terminal pins on a package, a plastic molded terminal pin fixing structure for fixing and holding the terminal pins with a predetermined accuracy, and The above object has been achieved by providing an airtight sealing structure for the plastic mold and the terminal pin using a sealing material containing silicon as a component and having adhesiveness and elasticity.
【0049】又、本発明は、前記気密密閉構造が、前記
端子ピン固定構造の少なくとも一部を含むプラスチック
モールドの表面に対する、前記シール材のコーティング
であることにより、前記課題を達成したものである。[0049] Furthermore, the present invention achieves the above object by coating the sealing material on the surface of a plastic mold that includes at least a part of the terminal pin fixing structure. .
【0050】[0050]
【作用】本発明では、パッケージ上に端子ピンを有する
プラスチックモールドの集積回路において、プラスチッ
クモールドと端子ピンとの間の界面の部分あるいはこの
部分の周辺において、この端子ピンを所定の精度で固定
して保持するプラスチックモールドの端子ピン固定構造
と、このプラスチックモールドと端子ピンとに対する気
密密閉構造とを、同一のものとはしていない。[Operation] In the present invention, in a plastic molded integrated circuit having terminal pins on a package, the terminal pins are fixed with a predetermined precision at or around the interface between the plastic mold and the terminal pins. The terminal pin fixing structure of the holding plastic mold and the airtight sealing structure for the plastic mold and the terminal pin are not the same.
【0051】即ち、気密密閉構造のためのシール材は、
プラスチックモールドの端子ピン固定構造の構成要件で
ある必要はなく、従って、このシール材の特性は気密密
閉構造に用いるために最も良い材質を選択するこができ
る。That is, the sealing material for the hermetic sealing structure is as follows:
It does not have to be a component of the plastic molded terminal pin fixing structure, and therefore, the best material can be selected for the properties of this sealing material for use in the hermetically sealed structure.
【0052】従って、本発明では、このシール材として
、シリコンを成分として含み密着性と弾力性とを有する
シール材を用いるようにしている。Therefore, in the present invention, a sealing material containing silicone as a component and having adhesiveness and elasticity is used as the sealing material.
【0053】本発明においてシリコンを成分とするシー
ル材を用いているのは、一般的なエポキシ樹脂に比較し
て吸水率が低いと共に、撥水性が高く、更に、シリコン
ゴム等を代表とするように、密着性と弾力性とが良好な
シール材を製造することが可能であるためである。[0053] In the present invention, the sealing material containing silicone is used because it has a lower water absorption rate and higher water repellency than general epoxy resins, and it also has high water repellency, as well as silicone rubber. This is because it is possible to manufacture a sealing material with good adhesion and elasticity.
【0054】シリコンを成分としたこのような本発明の
シール材によれば、低い吸水率により空気中の水分を吸
収して集積回路内部に浸透させてしまうことがない。
又、該シール材の弾力性とあいまって、吸収され結露し
た水分の、急激な温度上昇に伴なう気化によるクラック
の発生を低減することができる。[0054] According to the sealing material of the present invention, which contains silicon as a component, due to its low water absorption rate, moisture in the air is not absorbed and does not permeate into the inside of the integrated circuit. In addition, in combination with the elasticity of the sealing material, it is possible to reduce the occurrence of cracks due to vaporization of absorbed and condensed moisture due to rapid temperature rise.
【0055】又、シリコンを成分とした本発明のシール
材によれば、撥水性が良好であるので、該シール材表面
に空気中の水分が結露してしまった場合においても、重
力によりこの結露してしまった水分が落下除去され易く
、この結露した水分の集積回路内部への侵入の可能性を
低下させることとなる。Furthermore, since the sealing material of the present invention containing silicone has good water repellency, even if moisture in the air condenses on the surface of the sealing material, gravity will prevent this condensation. The condensed moisture is easily removed and the possibility of this condensed moisture entering the integrated circuit is reduced.
【0056】又、このような撥水性によれば、空気中の
汚染物質が集積回路のパッケージ上の端子ピン周辺に落
下した場合においても、この汚染物質の付着を低減する
ことができる。Further, such water repellency can reduce the adhesion of contaminants in the air even if they fall around the terminal pins on the integrated circuit package.
【0057】従って、前述の本発明のシール材の密着性
と弾力性の良好さとあいまって、パッケージ上の端子ピ
ン周辺に落下した汚染物質が、該端子ピン周辺に結露し
た水分に溶解し、集積回路内部へ侵入してしまうという
問題を少なくすることができる。Therefore, in combination with the good adhesion and elasticity of the sealing material of the present invention described above, contaminants that have fallen around the terminal pins on the package are dissolved in the moisture condensed around the terminal pins and accumulated. It is possible to reduce the problem of intrusion into the inside of the circuit.
【0058】又、このようなシリコンを成分とした本発
明のシール材の撥水性によれば、パッケージ上の端子ピ
ン周辺に落下又は付着した汚染物質が導電性物質であっ
た場合であっても、この端子ピン周辺に結露した水分に
より薄膜状となり、複数の端子ピン間の絶縁抵抗を低下
させてしまうということを低減することもできる。Furthermore, according to the water repellency of the sealing material of the present invention containing silicon as a component, even if the contaminants that have fallen or adhered to the vicinity of the terminal pins on the package are conductive substances, It is also possible to reduce the possibility that moisture condensing around the terminal pins forms a thin film and lowers the insulation resistance between the plurality of terminal pins.
【0059】従って、本発明によれば、集積回路の端子
ピン間への導電性異物等の汚染物質の付着による絶縁抵
抗の低下を防ぐことができると共に、該端子ピンの取付
部分の気密性を向上して水分や該汚染物質や腐食ガス等
の侵入を効果的に防止することができ、集積回路の信頼
性を向上させることができる。Therefore, according to the present invention, it is possible to prevent a decrease in insulation resistance due to the adhesion of contaminants such as conductive foreign matter between the terminal pins of an integrated circuit, and to improve the airtightness of the mounting portion of the terminal pins. It is possible to effectively prevent the intrusion of moisture, contaminants, corrosive gas, etc., thereby improving the reliability of the integrated circuit.
【0060】[0060]
【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。Embodiments Hereinafter, embodiments of the present invention will be explained in detail with reference to the drawings.
【0061】図1は、本発明の第1実施例の断面図であ
る。 この図1に示される集積回路は、DIP集積回
路である。FIG. 1 is a sectional view of a first embodiment of the present invention. The integrated circuit shown in FIG. 1 is a DIP integrated circuit.
【0062】この図1において、集積回路1の端子ピン
3は、プラスチックモールド12による所定の精度で固
定して保持する、符号Aで示されるような端子ピン固定
構造を有している。In FIG. 1, the terminal pins 3 of the integrated circuit 1 have a terminal pin fixing structure as indicated by the symbol A, which is fixed and held with a predetermined precision by a plastic mold 12.
【0063】又、シリコンを成分として含み密着性と弾
力性とを有するシリコン成分含有シール材10により、
前述の端子ピン固定構造の一部のプラスチックモールド
端子ピンとに対して、符号Bで示されるように気密密閉
構造が構成されている。[0063] Furthermore, the silicone-containing sealing material 10, which contains silicone as a component and has adhesiveness and elasticity, provides
For some of the plastic molded terminal pins of the above-mentioned terminal pin fixing structure, an airtight sealing structure is constructed as shown by reference numeral B.
【0064】このような本発明の第1実施例によれば、
集積回路1の端子ピン3を、プラスチックモールド12
により、所定の精度で固定して保持することが可能であ
る。According to the first embodiment of the present invention,
Terminal pins 3 of integrated circuit 1 are molded into plastic mold 12.
This allows it to be fixed and held with a predetermined precision.
【0065】又、このプラスチックモールド12の熱膨
張率と端子ピン3の熱膨張率との相違により、集積回路
の温度変化時にプラスチックモールド12と端子ピン3
との間の界面部分に隙間が生じてしまった場合にも、熱
応力等の応力を生じさせない弾力性を有すると共に密着
性をも有するシリコン成分含有シール材10により、気
密密閉構造を持続することが可能である。Furthermore, due to the difference in the coefficient of thermal expansion of the plastic mold 12 and the coefficient of thermal expansion of the terminal pin 3, the plastic mold 12 and the terminal pin 3 may change when the temperature of the integrated circuit changes.
Even if a gap occurs at the interface between the two, the silicone-containing sealing material 10 has elasticity that does not generate stress such as thermal stress, and also has adhesive properties to maintain an airtight sealing structure. is possible.
【0066】又、シリコン成分含有シール材10は、端
子ピン3の取付部分周囲に充填されているので、このシ
ール材に含有されているシリコンの撥水性により、空気
中を浮遊する汚染物質が落下しても付着しにくくなって
いる。Furthermore, since the sealing material 10 containing a silicone component is filled around the mounting portion of the terminal pin 3, the water repellency of the silicone contained in this sealing material prevents contaminants floating in the air from falling. However, it becomes difficult to adhere.
【0067】又、集積回路1の温度や気温の上昇や下降
等により、集積回路1の表面に水分が結露するような場
合にあっても、結露した水分が集積回路1表面の端子ピ
ン3の周囲で薄膜状態となることがなく、この端子ピン
3の間の絶縁抵抗を低下させるという可能性をも低減す
ることが可能である。Furthermore, even if moisture condenses on the surface of the integrated circuit 1 due to the temperature of the integrated circuit 1 or a rise or fall in air temperature, the condensed moisture will be absorbed by the terminal pins 3 on the surface of the integrated circuit 1. There is no possibility that a thin film will form in the surroundings, and the possibility of lowering the insulation resistance between the terminal pins 3 can also be reduced.
【0068】図2は、前述の本発明の第1実施例におけ
る、気密密閉構造部分の断面図である。FIG. 2 is a sectional view of the hermetically sealed structure in the first embodiment of the invention described above.
【0069】この図2においては、周囲の外気と端子ピ
ン3の表面とシリコン成分含有シール材10とが共に接
する部分が示されている。FIG. 2 shows a portion where the surrounding outside air, the surface of the terminal pin 3, and the silicone-containing sealing material 10 are in contact with each other.
【0070】集積回路の端子ピン3及びシリコン成分含
有シール材10の温度が上昇したり下降した場合には、
所定のそれぞれの熱膨張係数により寸法の変化(熱膨張
)を生じる。例えば、端子ピン3は、温度の下降又は上
昇により、矢印L1に示されるような寸法の変化が生じ
る。又、シリコン成分含有シール材10は、温度の下降
又は上昇により、矢印L2に示されるような寸法の変化
が生じる。[0070] When the temperature of the terminal pin 3 of the integrated circuit and the silicon component-containing sealing material 10 rises or falls,
A change in dimension (thermal expansion) occurs due to the respective predetermined coefficient of thermal expansion. For example, the terminal pin 3 undergoes a dimensional change as shown by arrow L1 due to a decrease or increase in temperature. Further, the silicon component-containing sealing material 10 undergoes a dimensional change as shown by arrow L2 due to a decrease or increase in temperature.
【0071】しかしながら、このシリコン成分含有シー
ル材10の弾力性により、これらの寸法の変化は吸収さ
れ、熱応力は低減され、端子ピン3とシリコン成分含有
シール材10との気密密閉構造のための密着部分B1は
、良好な密着性を保持することができ、空気中の水分や
汚染物質や腐食ガス等の集積回路内部への侵入を防止す
ることが可能である。However, due to the elasticity of the silicone-containing sealant 10, these dimensional changes are absorbed, thermal stress is reduced, and the airtight sealing structure between the terminal pin 3 and the silicone-containing sealant 10 is improved. The contact portion B1 can maintain good adhesion and can prevent moisture in the air, contaminants, corrosive gas, and the like from entering into the integrated circuit.
【0072】なお、本発明のシリコンを成分として含む
シール材の密着性は向上されるほど好ましいものである
が、少なくとも温度の下降や上昇による寸法の変化量と
弾力性(弾性係数)とによって決定される熱応力よりも
大きい密着力を有するものでなければならない。例えば
、充分な密着性を確保できない場合であっても、より柔
軟性のある柔かな材質のシール材とすることにより、熱
応力を低減し、気密密閉構造が阻害されることを防止す
ることができる。[0072] The adhesion of the sealing material containing silicone as a component of the present invention is preferably improved, but it is determined by at least the amount of dimensional change due to temperature drop or rise and elasticity (elastic modulus). The adhesion force must be greater than the thermal stress applied. For example, even if sufficient adhesion cannot be ensured, by using a sealing material made of a softer material, thermal stress can be reduced and the hermetic seal structure can be prevented from being impaired. can.
【0073】図3は、本発明の第2実施例の断面図であ
る。FIG. 3 is a sectional view of a second embodiment of the present invention.
【0074】この図3の集積回路1は、PGAパッケー
ジ集積回路である。The integrated circuit 1 in FIG. 3 is a PGA package integrated circuit.
【0075】この図3において、符号1、3、10、1
2、A、Bは、前述の図1の同符号のものと同一のもの
である。In FIG. 3, symbols 1, 3, 10, 1
2, A, and B are the same as those with the same symbols in FIG. 1 described above.
【0076】前述の図1のDIP集積回路と同様に、こ
のPGAパッケージ集積回路においても、この図3に示
される如く、端子ピン固定構造A及び気密密閉構造Bと
を構成して本発明を適用するこが可能であり、前述の第
1実施例と同様の効果を得るとができる。Similar to the above-described DIP integrated circuit shown in FIG. 1, the present invention is applied to this PGA package integrated circuit by configuring a terminal pin fixing structure A and an airtight sealing structure B as shown in FIG. Therefore, it is possible to obtain the same effect as in the first embodiment described above.
【0077】図4は、本発明の第3実施例の側面図であ
る。又、図5は、この第3実施例の下面図である。FIG. 4 is a side view of a third embodiment of the present invention. Moreover, FIG. 5 is a bottom view of this third embodiment.
【0078】これら図4及び図5において、集積回路1
の端子ピン3は、プラスチックモールド12により、所
定の精度で固定して保持され、端子ピン固定構造となっ
ている。In FIGS. 4 and 5, the integrated circuit 1
The terminal pin 3 is fixed and held with a predetermined precision by a plastic mold 12, forming a terminal pin fixing structure.
【0079】又、この集積回路1のプラスチックモール
ド12の側面部分及び下面部分の表面は、シリコン成分
含有シール材10によりコーティングされている。Furthermore, the surfaces of the side and bottom parts of the plastic mold 12 of this integrated circuit 1 are coated with a silicone-containing sealant 10.
【0080】従って、プラスチックモールド12と端子
ピン3とに対して、シリコンを成分として含み密着性と
弾力性とを有するシール材により良好な気密密閉構造が
構成されており、前述の本発明の第1実施例と同様に、
集積回路1内部への空気中の水分へ汚染物質や腐食ガス
の侵入を防止すると共に、端子ピン3の間の絶縁抵抗の
低下をも低減することが可能である。Therefore, a good hermetic sealing structure is constructed between the plastic mold 12 and the terminal pin 3 by the sealing material containing silicon as a component and having adhesiveness and elasticity. Similar to the first embodiment,
It is possible to prevent contaminants and corrosive gases from entering the integrated circuit 1 into moisture in the air, and also to reduce a decrease in insulation resistance between the terminal pins 3.
【0081】図6は、本発明の第4実施例の側面図であ
る。又、図7は、この第4実施例の下面図である。FIG. 6 is a side view of a fourth embodiment of the present invention. Moreover, FIG. 7 is a bottom view of this fourth embodiment.
【0082】これら図6及び図7においては、PGAパ
ッケージ集積回路の側面部分及び下面部分の表面にシリ
コン成分含有シール材10がコーティングされることに
より、本発明が適用されている。In FIGS. 6 and 7, the present invention is applied by coating the surfaces of the side and bottom portions of the PGA package integrated circuit with a silicone-containing sealant 10.
【0083】これら図6及び図7において、符号1、3
、10、12は、前述の図4及び図5の同符号のものと
同一ものである。[0083] In these FIGS. 6 and 7, symbols 1 and 3
, 10, and 12 are the same as those with the same reference numerals in FIGS. 4 and 5 described above.
【0084】これら図6及び図7に示される通り、PG
Aパッケージ集積回路1においても、シリコン成分含有
シール材10をコーティングして本発明が適用可能であ
り、前述の本発明の第3実施例と同様の効果を得ること
が可能である。As shown in FIGS. 6 and 7, PG
The present invention can also be applied to the A-package integrated circuit 1 by coating it with the silicon component-containing sealant 10, and it is possible to obtain the same effects as in the third embodiment of the present invention described above.
【0085】なお、これら図4から図7に示される本発
明の第3実施例及び第4実施例において、集積回路1の
下面部分のシリコン成分含有シール材10によるコーテ
ィングは必ずしも必要なものではないが、コーティング
の工程上の便宜により一括してコーティングするように
している。即ち、端子ピン3と端子ピン3取付部分周辺
のプラスチックモールド12とがコーティングされてい
ればよい。In the third and fourth embodiments of the present invention shown in FIGS. 4 to 7, coating the lower surface of the integrated circuit 1 with the silicone-containing sealant 10 is not necessarily necessary. However, due to the convenience of the coating process, the coating is done all at once. That is, it is only necessary that the terminal pin 3 and the plastic mold 12 around the terminal pin 3 mounting portion be coated.
【0086】[0086]
【発明の効果】以上説明した通り、本発明によれば、パ
ッケージ上に端子ピンを有するプラスチックモールドの
集積回路において、該端子ピン間への導電性異物等の汚
染物質の付着及びこれによる絶縁抵抗の低下を防ぐと共
に、該端子ピンの取付部分の気密性を向上して水分や該
汚染物質や腐食ガス等の侵入を防止あるいは低減するこ
とができ、集積回路の信頼性を向上することができると
いう優れた効果を得ることができる。As explained above, according to the present invention, in a plastic molded integrated circuit having terminal pins on a package, it is possible to reduce the adhesion of contaminants such as conductive foreign matter between the terminal pins and the resulting insulation resistance. In addition to preventing a decrease in the terminal pin, the airtightness of the terminal pin mounting area can be improved to prevent or reduce the intrusion of moisture, contaminants, corrosive gas, etc., and the reliability of the integrated circuit can be improved. This excellent effect can be obtained.
【図1】図1は、本発明の第1実施例の断面図である。FIG. 1 is a sectional view of a first embodiment of the present invention.
【図2】図2は、本発明の実施例の気密密閉構造の断面
図である。FIG. 2 is a sectional view of a hermetically sealed structure according to an embodiment of the present invention.
【図3】図3は、本発明の第2実施例の断面図である。FIG. 3 is a cross-sectional view of a second embodiment of the invention.
【図4】図4は、本発明の第3実施例の側面図である。FIG. 4 is a side view of a third embodiment of the invention.
【図5】図5は、前記第3実施例の下面図である。FIG. 5 is a bottom view of the third embodiment.
【図6】図6は、本発明の第4実施例の側面図である。FIG. 6 is a side view of a fourth embodiment of the present invention.
【図7】図7は、前記第4実施例の下面図である。FIG. 7 is a bottom view of the fourth embodiment.
【図8】図8は、DIP集積回路の端子ピン間への汚染
物質の付着を示す側面図である。FIG. 8 is a side view showing contaminant deposition between terminal pins of a DIP integrated circuit.
【図9】図9は、PGAパッケ―ジ集積回路の端子ピン
間への、汚染物質の付着を示す下面図である。FIG. 9 is a bottom view showing the adhesion of contaminants between terminal pins of a PGA package integrated circuit.
【図10】図10は、DIP集積回路のプラスチックモ
―ルドと端子ピンとの間の界面に生じてしまう隙間を示
す斜視図である。FIG. 10 is a perspective view showing a gap that occurs at the interface between a plastic mold and a terminal pin of a DIP integrated circuit.
【図11】図11は、PGAパッケ―ジ集積回路のプラ
スチックモ―ルドと端子ピンとの界面部分に生じてしま
う隙間を示す斜視図である。FIG. 11 is a perspective view showing a gap that occurs at the interface between the plastic mold and the terminal pin of a PGA package integrated circuit.
【図12】図12は、集積回路内部のウェハチップのア
ルミニウム配線の腐食及び断線を示す上面図である。FIG. 12 is a top view showing corrosion and disconnection of aluminum wiring on a wafer chip inside an integrated circuit.
1…集積回路、 3…端子ピン、 5…ウェハチップ、 10…シリコン成分含有シール材、 12…プラスチックモールド、 30…パッド、 32…アルミニウム配線、 34…入出力バッファ部、 40…汚染物質、 A…端子ピン固定構造、 B…気密密閉構造、 C1、C2…腐食部、 D…隙間。 1...Integrated circuit, 3...Terminal pin, 5...Wafer chip, 10...Silicone component-containing sealing material, 12...Plastic mold, 30...pad, 32...Aluminum wiring, 34...I/O buffer section, 40...pollutant, A...Terminal pin fixing structure, B...Hermetic sealing structure, C1, C2...Corroded part, D... Gap.
Claims (2)
ックモールドの集積回路において、前記端子ピンを所定
の精度で固定して保持するプラスチックモールドの端子
ピン固定構造と、前記プラスチックモールドと端子ピン
とに対する、シリコンを成分として含み密着性と弾力性
とを有するシール材による気密密閉構造と、を有するこ
とを特徴とする集積回路。1. A plastic molded integrated circuit having terminal pins on a package, a plastic molded terminal pin fixing structure for fixing and holding the terminal pins with a predetermined precision, and a silicon molded structure for fixing and holding the terminal pins with a predetermined precision; 1. An integrated circuit characterized by having an airtight sealing structure using a sealing material containing as a component and having adhesiveness and elasticity.
前記端子ピン固定構造の少なくとも一部を含むプラスチ
ックモールドの表面に対する、前記シール材のコーティ
ングであることを特徴とする集積回路。2. According to claim 1, the hermetic sealing structure comprises:
An integrated circuit characterized in that a surface of a plastic mold including at least a portion of the terminal pin fixing structure is coated with the sealing material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2412254A JPH04219964A (en) | 1990-12-20 | 1990-12-20 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2412254A JPH04219964A (en) | 1990-12-20 | 1990-12-20 | Integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04219964A true JPH04219964A (en) | 1992-08-11 |
Family
ID=18521111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2412254A Pending JPH04219964A (en) | 1990-12-20 | 1990-12-20 | Integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04219964A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025527352A (en) * | 2022-08-18 | 2025-08-20 | ヒタチ・エナジー・リミテッド | Semiconductor power module and method for manufacturing a semiconductor power module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826071A (en) * | 1971-08-04 | 1973-04-05 | ||
| JPS4966073A (en) * | 1972-10-27 | 1974-06-26 |
-
1990
- 1990-12-20 JP JP2412254A patent/JPH04219964A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826071A (en) * | 1971-08-04 | 1973-04-05 | ||
| JPS4966073A (en) * | 1972-10-27 | 1974-06-26 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025527352A (en) * | 2022-08-18 | 2025-08-20 | ヒタチ・エナジー・リミテッド | Semiconductor power module and method for manufacturing a semiconductor power module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255741B1 (en) | Semiconductor device with a protective sheet to affix a semiconductor chip | |
| US6084288A (en) | Hermetic chip and method of manufacture | |
| US7750443B2 (en) | Semiconductor device package | |
| EP0114917A2 (en) | Semiconductor packages | |
| CN1526162A (en) | Application of Various Materials in Cavitation Packaging of Electronic Devices | |
| JP2000040775A (en) | Semiconductor device and manufacturing method thereof | |
| US8581108B1 (en) | Method for providing near-hermetically coated integrated circuit assemblies | |
| EP0175489A2 (en) | An eprom device and method of manufacturing same | |
| Bolger et al. | Die attach in Hi-Rel P-Dips: Polyimides or low chloride epoxies? | |
| US8274125B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JPH04219964A (en) | Integrated circuit | |
| JP2018056247A (en) | Electronic component housing package, electronic device and manufacturing method of electronic component housing package | |
| US20110278742A1 (en) | Circuitry and Method for Encapsulating the Same | |
| US20080067660A1 (en) | Semiconductor device package | |
| JPS59207646A (en) | Semiconductor device and lead frame | |
| KR100204746B1 (en) | Leadframe processing for molded package arrangements | |
| CN116134604A (en) | Substrate including lid structure, package substrate including substrate, and semiconductor device | |
| CN114530444A (en) | Sensor packaging structure and packaging method | |
| JP2933554B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0590448A (en) | Hybrid integrated circuit | |
| JPH0745751A (en) | Circuit element sealing structure | |
| JP2576694B2 (en) | Semiconductor device | |
| US20070145549A1 (en) | Hermetically sealed integrated circuits and method | |
| JPS6346755A (en) | Insulation mold type semiconductor device | |
| GB2236062A (en) | Integrated circuit package |