JPH04219969A - Ｉｃ内の電子回路 - Google Patents
Ｉｃ内の電子回路Info
- Publication number
- JPH04219969A JPH04219969A JP41321990A JP41321990A JPH04219969A JP H04219969 A JPH04219969 A JP H04219969A JP 41321990 A JP41321990 A JP 41321990A JP 41321990 A JP41321990 A JP 41321990A JP H04219969 A JPH04219969 A JP H04219969A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- circuit
- current
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ内の電子回路、特
に出力の温度依存性のない新規なＩＣ内の電子回路に関
する。
に出力の温度依存性のない新規なＩＣ内の電子回路に関
する。
【０００２】
【従来の技術】ＬＳＩ内の電子回路には抵抗を必要とす
るものが多いが、そのような電子回路として図３、図４
に示すものがある。図３に示す電子回路は、ツェナーダ
イオードＺＤをリファレンスとする電流源回路である。 Ｑ１、Ｑ２はエミッタ及びベースが共通接続されてカレ
ントミラーとなったトランジスタ、ＺＤはトランジスタ
Ｑ１のコレクタとアースとの間に接続されたリファレン
ス用ツェナーダイオード、Ｑ３はトランジスタＱ２のコ
レクタにコレクタが接続されたリファレンス電圧検出用
トランジスタで、ベースがツェナーダイオードＺＤとト
ランジスタＱ１のコレクタとの接続点に接続されている
。Ｒは電流規定抵抗で、トランジスタＱ３のエミッタと
直列に接続されている。Ｑ４は該電流規定抵抗Ｒと直列
に接続されたトランジスタで、出力用トランジスタＱ５
とカレントミラー接続されている。この定電流源回路は
、ツェナーダイオードＺＤの端子電圧Ｖｚからトランジ
スタＱ３とＱ４のオン時におけるベース・エミッタ間電
圧の和２ＶＢＥを引いた電圧が電流規定抵抗Ｒに加わり
、従って、（Ｖｚ−２ＶＢＥ）／Ｒの電流Ｉが抵抗Ｒに
流れる。そして、それと略同じ電流がトランジスタＱ４
とカレントミラーの関係にあるトランジスタＱ５に流れ
る。このトランジスタＱ５を流れる電流が出力電流ＩＯ
ＵＴ となる。
るものが多いが、そのような電子回路として図３、図４
に示すものがある。図３に示す電子回路は、ツェナーダ
イオードＺＤをリファレンスとする電流源回路である。 Ｑ１、Ｑ２はエミッタ及びベースが共通接続されてカレ
ントミラーとなったトランジスタ、ＺＤはトランジスタ
Ｑ１のコレクタとアースとの間に接続されたリファレン
ス用ツェナーダイオード、Ｑ３はトランジスタＱ２のコ
レクタにコレクタが接続されたリファレンス電圧検出用
トランジスタで、ベースがツェナーダイオードＺＤとト
ランジスタＱ１のコレクタとの接続点に接続されている
。Ｒは電流規定抵抗で、トランジスタＱ３のエミッタと
直列に接続されている。Ｑ４は該電流規定抵抗Ｒと直列
に接続されたトランジスタで、出力用トランジスタＱ５
とカレントミラー接続されている。この定電流源回路は
、ツェナーダイオードＺＤの端子電圧Ｖｚからトランジ
スタＱ３とＱ４のオン時におけるベース・エミッタ間電
圧の和２ＶＢＥを引いた電圧が電流規定抵抗Ｒに加わり
、従って、（Ｖｚ−２ＶＢＥ）／Ｒの電流Ｉが抵抗Ｒに
流れる。そして、それと略同じ電流がトランジスタＱ４
とカレントミラーの関係にあるトランジスタＱ５に流れ
る。このトランジスタＱ５を流れる電流が出力電流ＩＯ
ＵＴ となる。
【０００３】図４に示す電子回路は、ＢｉＣＭＯＳＩＣ
によりトランジスタのベース・エミッタ間電圧ＶＢＥを
リファレンス電圧として構成した定電流回路であり、カ
レントミラー構成にするために、ＰチャンネルＭＯＳＦ
ＥＴＭ１、Ｍ２、Ｍ５及びＮチャンネルＭＯＳＦＥＴＭ
３、Ｍ４を用いている。そして、ＰチャンネルＭＯＳＦ
ＥＴＭ１とＮチャンネルＭＯＳＦＥＴＭ３とリファレン
ス用トランジスタＱｒの直列回路により第１の回路を構
成し、これとカレントミラーの関係にある第２の回路は
ＰチャンネルＭＯＳＦＥＴＭ２とＮチャンネルＭＯＳＦ
ＥＴと電流規定抵抗Ｒにより構成される。そして、リフ
ァレンストランジスタＱｒのベース・エミッタ間電圧Ｖ
ＢＥと同じ電圧が抵抗Ｒに加わる。従って、ＶＢＥ／Ｒ
＝Ｉによって決まる電流Ｉが抵抗Ｒに流れると共に、そ
れと略同じ電流Ｉｏｕｔ が第３の回路であるＭＯＳＦ
ＥＴＭ５を通して出力される。
によりトランジスタのベース・エミッタ間電圧ＶＢＥを
リファレンス電圧として構成した定電流回路であり、カ
レントミラー構成にするために、ＰチャンネルＭＯＳＦ
ＥＴＭ１、Ｍ２、Ｍ５及びＮチャンネルＭＯＳＦＥＴＭ
３、Ｍ４を用いている。そして、ＰチャンネルＭＯＳＦ
ＥＴＭ１とＮチャンネルＭＯＳＦＥＴＭ３とリファレン
ス用トランジスタＱｒの直列回路により第１の回路を構
成し、これとカレントミラーの関係にある第２の回路は
ＰチャンネルＭＯＳＦＥＴＭ２とＮチャンネルＭＯＳＦ
ＥＴと電流規定抵抗Ｒにより構成される。そして、リフ
ァレンストランジスタＱｒのベース・エミッタ間電圧Ｖ
ＢＥと同じ電圧が抵抗Ｒに加わる。従って、ＶＢＥ／Ｒ
＝Ｉによって決まる電流Ｉが抵抗Ｒに流れると共に、そ
れと略同じ電流Ｉｏｕｔ が第３の回路であるＭＯＳＦ
ＥＴＭ５を通して出力される。
【０００４】上記電流規定抵抗Ｒは、半導体基板の表面
部に選択的に形成された拡散層からなる拡散抵抗あるい
は半導体基板上に絶縁層を介して形成された例えばポリ
シリコン等の半導体層からなる半導体層抵抗により構成
されていた。
部に選択的に形成された拡散層からなる拡散抵抗あるい
は半導体基板上に絶縁層を介して形成された例えばポリ
シリコン等の半導体層からなる半導体層抵抗により構成
されていた。
【０００５】
【発明が解決しようとする課題】ところで、電流規定抵
抗Ｒは拡散抵抗により構成してもあるいは半導体層抵抗
により構成しても抵抗温度係数を有するので温度により
抵抗値が変化し、その結果、出力電流が温度依存性を持
つ。というのは、半導体層抵抗は正の抵抗温度係数を有
し、拡散抵抗は負の抵抗温度係数を有するからである。 そして、その抵抗の抵抗温度係数が電子回路にとって都
合の良い値であるならば問題ないが、そのようなことは
きわめて稀である。具体的には、図３の回路の場合ツェ
ナーダイオードＺＤの温度依存性をキャンセルするよう
な抵抗温度係数を持つ電流規定抵抗が必要であり、図４
の回路の場合にはトランジスタＱｒのベース・エミッタ
間電圧ＶＢＥには温度依存性があるので、それをキャン
セルするようにすることが必要であるが、キャンセルで
きるような抵抗温度係数を持つような抵抗をつくること
は従来難しかった。
抗Ｒは拡散抵抗により構成してもあるいは半導体層抵抗
により構成しても抵抗温度係数を有するので温度により
抵抗値が変化し、その結果、出力電流が温度依存性を持
つ。というのは、半導体層抵抗は正の抵抗温度係数を有
し、拡散抵抗は負の抵抗温度係数を有するからである。 そして、その抵抗の抵抗温度係数が電子回路にとって都
合の良い値であるならば問題ないが、そのようなことは
きわめて稀である。具体的には、図３の回路の場合ツェ
ナーダイオードＺＤの温度依存性をキャンセルするよう
な抵抗温度係数を持つ電流規定抵抗が必要であり、図４
の回路の場合にはトランジスタＱｒのベース・エミッタ
間電圧ＶＢＥには温度依存性があるので、それをキャン
セルするようにすることが必要であるが、キャンセルで
きるような抵抗温度係数を持つような抵抗をつくること
は従来難しかった。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、ＩＣ内の電子回路において、任意の
抵抗温度係数を有する抵抗体をつくり、それを用いて温
度依存性のない出力特性を得ることを目的とする。
されたものであり、ＩＣ内の電子回路において、任意の
抵抗温度係数を有する抵抗体をつくり、それを用いて温
度依存性のない出力特性を得ることを目的とする。
【０００７】
【課題を解決するための手段】請求項１のＩＣ内の電子
回路は、拡散抵抗と半導体層抵抗を組み合せてその中間
的値を有する抵抗温度係数の抵抗を得ることを目的とす
る。請求項２のＩＣ内の電子回路は、リファレンストラ
ンジスタを有する第１の回路と、電流規定抵抗を有する
第２の回路と、出力電流を供給する第３の回路を互いに
カレントミラーを構成するように接続した回路であって
、上記第１の回路にリファレンストランジスタと直列に
接続した付加抵抗を設け、該付加抵抗と上記電流規定抵
抗とで抵抗温度係数の異なるものを用いて出力電流の温
度依存性が０になるようにすることを特徴とする。
回路は、拡散抵抗と半導体層抵抗を組み合せてその中間
的値を有する抵抗温度係数の抵抗を得ることを目的とす
る。請求項２のＩＣ内の電子回路は、リファレンストラ
ンジスタを有する第１の回路と、電流規定抵抗を有する
第２の回路と、出力電流を供給する第３の回路を互いに
カレントミラーを構成するように接続した回路であって
、上記第１の回路にリファレンストランジスタと直列に
接続した付加抵抗を設け、該付加抵抗と上記電流規定抵
抗とで抵抗温度係数の異なるものを用いて出力電流の温
度依存性が０になるようにすることを特徴とする。
【０００８】
【実施例】以下、本発明ＩＣ内の電子回路を図示実施例
に従って詳細に説明する。図１は本発明ＩＣ内の電子回
路の一つの実施例を示す回路図である。本実施例は図に
示した従来の回路とは電流規定抵抗として半導体層抵抗
、具体的にはポリシリコンからなるポリシリコン抵抗Ｒ
ｐと、拡散抵抗Ｒｄとを直列に接続した直列抵抗を用い
たという点で異なっているが、電流規定抵抗以外の点で
は共通し、共通点について既に説明済みなので説明を省
略し、電流規定抵抗に関してのみ説明する。
に従って詳細に説明する。図１は本発明ＩＣ内の電子回
路の一つの実施例を示す回路図である。本実施例は図に
示した従来の回路とは電流規定抵抗として半導体層抵抗
、具体的にはポリシリコンからなるポリシリコン抵抗Ｒ
ｐと、拡散抵抗Ｒｄとを直列に接続した直列抵抗を用い
たという点で異なっているが、電流規定抵抗以外の点で
は共通し、共通点について既に説明済みなので説明を省
略し、電流規定抵抗に関してのみ説明する。
【０００９】ポリシリコン抵抗Ｒｐの抵抗値をＲｐとす
ると、Ｒｐは次式１で表わされる。 Ｒｐ＝Ｒｐ０ ［１＋αｐ （Ｔ−Ｔ０ ）］
・・・式１但し、αｐ
：ポリシリコン抵抗Ｒｐの抵抗温度係数、Ｒｐ０ ：温
度ＴがＴ０ のときのポリシリコン抵抗。また、拡散抵
抗Ｒｄの抵抗値をＲｄとすると、Ｒｄは次式２で表わさ
れる。 Ｒｄ＝Ｒｄ０ ［１＋αｄ （Ｔ−Ｔｏ ）］
・・・式２但し、αｄ
：拡散抵抗Ｒｄの抵抗温度係数、Ｒｄｏ ：温度ＴがＴ
ｏ のときのポリシリコン抵抗。 尚、αｐ ＜０、αｄ ＞０である。
ると、Ｒｐは次式１で表わされる。 Ｒｐ＝Ｒｐ０ ［１＋αｐ （Ｔ−Ｔ０ ）］
・・・式１但し、αｐ
：ポリシリコン抵抗Ｒｐの抵抗温度係数、Ｒｐ０ ：温
度ＴがＴ０ のときのポリシリコン抵抗。また、拡散抵
抗Ｒｄの抵抗値をＲｄとすると、Ｒｄは次式２で表わさ
れる。 Ｒｄ＝Ｒｄ０ ［１＋αｄ （Ｔ−Ｔｏ ）］
・・・式２但し、αｄ
：拡散抵抗Ｒｄの抵抗温度係数、Ｒｄｏ ：温度ＴがＴ
ｏ のときのポリシリコン抵抗。 尚、αｐ ＜０、αｄ ＞０である。
【００１０】ところで、電流規定抵抗であるところの拡
散抵抗Ｒｄとポリシリコン抵抗Ｒｐとの直列抵抗にはツ
ェナー電圧ＶｚからトランジスタＱ３とトランジスタＱ
４のオン時におけるベース・エミッタ間電圧ＶＢＥの和
、即ち２ＶＢＥを減じた値の電流が印加される（尚、以
後、ＶＢＥはトランジスタのオン時におけるベース・エ
ミッタ間の電圧をいうこととする。）。従って、回路の
出力電流をＩＯＵＴ とすると次式３が成立する。とい
うのは、第２の回路に流れる電流と第３の回路に流れる
出力電流ＩＯＵＴとが等しいからである。
散抵抗Ｒｄとポリシリコン抵抗Ｒｐとの直列抵抗にはツ
ェナー電圧ＶｚからトランジスタＱ３とトランジスタＱ
４のオン時におけるベース・エミッタ間電圧ＶＢＥの和
、即ち２ＶＢＥを減じた値の電流が印加される（尚、以
後、ＶＢＥはトランジスタのオン時におけるベース・エ
ミッタ間の電圧をいうこととする。）。従って、回路の
出力電流をＩＯＵＴ とすると次式３が成立する。とい
うのは、第２の回路に流れる電流と第３の回路に流れる
出力電流ＩＯＵＴとが等しいからである。
【００１１】
Ｖｚ＝ＩＯＵＴ （Ｒｐ＋Ｒｄ）＋２ＶＢＥ
・・・式３次に、上記
式３を温度Ｔで偏微分すると下記の式４が得られる。 Ｖｚ／ Ｔ＝（Ｒｐ＋Ｒｄ） ＩＯＵＴ
／ Ｔ＋ＩＯＵＴ ［（ Ｒｐ／ Ｔ）＋
（ Ｒｄ／ Ｔ）
＋２ ＶＢＥ／ Ｔ ・・・式４上記式（４
）の両辺を（Ｒｐ＋Ｒｄ）Ｉｏｕｔ で割ると次式（５
）が得られる。尚、ここでＲｐ＋ＲｄをＲと定義する。 Ｖｚ／ Ｔ・ＲＩＯＵＴ ＝ ＩＯＵＴ
／ Ｔ・Ｉｏｕｔ ＋ Ｒｐ／ Ｔ・Ｒ＋ Ｒ
ｄ／ Ｔ・Ｒ＋２ ＶＢＥ／ Ｔ・ＲＩｏｕｔ
・・・式５
・・・式３次に、上記
式３を温度Ｔで偏微分すると下記の式４が得られる。 Ｖｚ／ Ｔ＝（Ｒｐ＋Ｒｄ） ＩＯＵＴ
／ Ｔ＋ＩＯＵＴ ［（ Ｒｐ／ Ｔ）＋
（ Ｒｄ／ Ｔ）
＋２ ＶＢＥ／ Ｔ ・・・式４上記式（４
）の両辺を（Ｒｐ＋Ｒｄ）Ｉｏｕｔ で割ると次式（５
）が得られる。尚、ここでＲｐ＋ＲｄをＲと定義する。 Ｖｚ／ Ｔ・ＲＩＯＵＴ ＝ ＩＯＵＴ
／ Ｔ・Ｉｏｕｔ ＋ Ｒｐ／ Ｔ・Ｒ＋ Ｒ
ｄ／ Ｔ・Ｒ＋２ ＶＢＥ／ Ｔ・ＲＩｏｕｔ
・・・式５
【００１
２】尚、上記式５において、 Ｖｚ／ Ｔ・ＲＩＯ
ＵＴ とはＶｚ／ Ｔと１／ＲＩＯＵＴ との積であ
り、 ＩＯＵＴ ／ Ｔ・ＩＯＵＴ とは ＩＯ
ＵＴ ／ Ｔと１／ＩＯＵＴ との積であり、 Ｒ
ｐ／ Ｔ・Ｒとは Ｒｐ／ Ｔと１／Ｒとの積で
あり、 Ｒｄ／ Ｔ・Ｒとは Ｒｄ／ Ｔと１
／Ｒとの積であり、２ ＶＢＥ／ Ｔ・ＲＩＯＵＴ
とは、２／ＲＩＯＵＴ と ＶＢＥ／ Ｔとの積
である。
２】尚、上記式５において、 Ｖｚ／ Ｔ・ＲＩＯ
ＵＴ とはＶｚ／ Ｔと１／ＲＩＯＵＴ との積であ
り、 ＩＯＵＴ ／ Ｔ・ＩＯＵＴ とは ＩＯ
ＵＴ ／ Ｔと１／ＩＯＵＴ との積であり、 Ｒ
ｐ／ Ｔ・Ｒとは Ｒｐ／ Ｔと１／Ｒとの積で
あり、 Ｒｄ／ Ｔ・Ｒとは Ｒｄ／ Ｔと１
／Ｒとの積であり、２ ＶＢＥ／ Ｔ・ＲＩＯＵＴ
とは、２／ＲＩＯＵＴ と ＶＢＥ／ Ｔとの積
である。
【００１３】ところで、電流源回路に要求される重要な
特性の一つは出力電流ＩＯＵＴ の温度依存性を少なく
、できたら０にすることである。そこで、上記式５にお
いて Ｖｚ／ Ｔ・ＲＩＯＵＴ ＝０とする。する
と下記の式６が成立する。 ［（ Ｖｚ／ Ｔ）−２（ ＶＢＥ／ Ｔ
）−ＩＯＵＴ ・（ Ｒｐ／ Ｔ）−ＩＯＵＴ ・
（ Ｒｄ／ Ｔ）］／Ｒ・ＩＯＵＴ ＝０
・・・式６しかして、この式
６が成立するように回路条件を設定すると出力電流Ｉｏ
ｕｔ の温度依存性を０にすることができるのである。
特性の一つは出力電流ＩＯＵＴ の温度依存性を少なく
、できたら０にすることである。そこで、上記式５にお
いて Ｖｚ／ Ｔ・ＲＩＯＵＴ ＝０とする。する
と下記の式６が成立する。 ［（ Ｖｚ／ Ｔ）−２（ ＶＢＥ／ Ｔ
）−ＩＯＵＴ ・（ Ｒｐ／ Ｔ）−ＩＯＵＴ ・
（ Ｒｄ／ Ｔ）］／Ｒ・ＩＯＵＴ ＝０
・・・式６しかして、この式
６が成立するように回路条件を設定すると出力電流Ｉｏ
ｕｔ の温度依存性を０にすることができるのである。
【００１４】そこで、上記式６の定数、温度特性のうち
具体的に数値を与えられるものに数値を与えてみると次
のとおりである。 Ｖｚ／ Ｔ≒２．５ｍＶ／℃、Ｖｚ≒６．２Ｖ、
ＶＢＥ／ Ｔ≒−２ｍＶ／℃、ＶＢＥ≒０．６Ｖ、α
ｄ ≒２０００ｐｐｍ／℃、αｐ ≒−１０００ｐｐｍ
／℃である。そして、出力電流ＩＯＵＴ を１００μＡ
と設定することとする。次に、 Ｒｐ／ Ｔ＝Ｒｐ
０ αｐ 、 Ｒｄ／ Ｔ＝Ｒｄ０ αｄ である
ので、これ等を式６に代入することにより次式７が得ら
れる。 Ｏ＝（ Ｖｚ／ Ｔ）−２（ ＶＢＥ／
Ｔ）−［ＩＯＵＴ （Ｒｐ０ αｐ ＋Ｒｄ０
α０ ）
・
・・式７この式７に前述の数値を代入して整理すると、
次の式８、９が得られる。 ４．５ｍＶ／℃＝１００μＡ（Ｒｐ０ αｐ ＋Ｒ
ｄ０ αｄ ）・・・式８ ４５＝Ｒｐ０ αｐ ＋
Ｒｄ０ αｄ
・・・式９
具体的に数値を与えられるものに数値を与えてみると次
のとおりである。 Ｖｚ／ Ｔ≒２．５ｍＶ／℃、Ｖｚ≒６．２Ｖ、
ＶＢＥ／ Ｔ≒−２ｍＶ／℃、ＶＢＥ≒０．６Ｖ、α
ｄ ≒２０００ｐｐｍ／℃、αｐ ≒−１０００ｐｐｍ
／℃である。そして、出力電流ＩＯＵＴ を１００μＡ
と設定することとする。次に、 Ｒｐ／ Ｔ＝Ｒｐ
０ αｐ 、 Ｒｄ／ Ｔ＝Ｒｄ０ αｄ である
ので、これ等を式６に代入することにより次式７が得ら
れる。 Ｏ＝（ Ｖｚ／ Ｔ）−２（ ＶＢＥ／
Ｔ）−［ＩＯＵＴ （Ｒｐ０ αｐ ＋Ｒｄ０
α０ ）
・
・・式７この式７に前述の数値を代入して整理すると、
次の式８、９が得られる。 ４．５ｍＶ／℃＝１００μＡ（Ｒｐ０ αｐ ＋Ｒ
ｄ０ αｄ ）・・・式８ ４５＝Ｒｐ０ αｐ ＋
Ｒｄ０ αｄ
・・・式９
【００１５】次に、上記式３に
具体的数値を代入すると下記の式１０が得られる。 ６．２Ｖ＝１００μＡＲ０ ＋２×０．６Ｖ
・・・式１０ ∴Ｒ０ （≡
Ｒｐ０ ＋Ｒｄ０ ）＝５０ＫΩ
具体的数値を代入すると下記の式１０が得られる。 ６．２Ｖ＝１００μＡＲ０ ＋２×０．６Ｖ
・・・式１０ ∴Ｒ０ （≡
Ｒｐ０ ＋Ｒｄ０ ）＝５０ＫΩ
【００１６】ここで、
Ｒｐ０ ＝ｘＲｄ０ とする。つまりｘはＲｐ０ のＲ
ｄ０ に対する比率である。すると、（１＋ｘ）Ｒｄ０
＝５０ＫΩとなり、Ｒｄ０ を求めると下記の式１１
が得られる。 Ｒｄ０ ＝Ｒ０ ／（１＋ｘ）＝５０ＫΩ／（１＋
ｘ） ・・・式１１そして、式９及び式１１から
下記の計算ができる。 ４５＝５０Ｋ（ｘαｐ ＋αｄ ）／（１＋ｘ）＝５０
（２−ｘ）／（１＋ｘ） ∴０．９（１＋ｘ）＝２−ｘ ∴ｘ＝１．１／１．９＝０．５８
Ｒｐ０ ＝ｘＲｄ０ とする。つまりｘはＲｐ０ のＲ
ｄ０ に対する比率である。すると、（１＋ｘ）Ｒｄ０
＝５０ＫΩとなり、Ｒｄ０ を求めると下記の式１１
が得られる。 Ｒｄ０ ＝Ｒ０ ／（１＋ｘ）＝５０ＫΩ／（１＋
ｘ） ・・・式１１そして、式９及び式１１から
下記の計算ができる。 ４５＝５０Ｋ（ｘαｐ ＋αｄ ）／（１＋ｘ）＝５０
（２−ｘ）／（１＋ｘ） ∴０．９（１＋ｘ）＝２−ｘ ∴ｘ＝１．１／１．９＝０．５８
【００１７】従って、Ｒ０ ＝５０ＫΩ、Ｒｄ＝３１．
６ＫΩ、Ｒｐ＝１８．４ＫΩとすれば、温度依存性が０
の１００μＡの定電流ＩＯＵＴ を得ることができるよ
うになる。具体的には、ツェナーダイオードＺＤの温度
特性を抵抗Ｒ（≡Ｒｐ＋Ｒｄ）によってキャンセルする
ことができる。このように、拡散抵抗Ｒｄと半導体層抵
抗Ｒｐとを適宜に組み合せることによって任意の抵抗温
度係数を有する抵抗Ｒをつくり、それによって電子回路
（本実施例の場合は定電流源回路）の温度特性を任意の
値（本例では出力電流の温度依存性を０）に設定するこ
とができる。
６ＫΩ、Ｒｐ＝１８．４ＫΩとすれば、温度依存性が０
の１００μＡの定電流ＩＯＵＴ を得ることができるよ
うになる。具体的には、ツェナーダイオードＺＤの温度
特性を抵抗Ｒ（≡Ｒｐ＋Ｒｄ）によってキャンセルする
ことができる。このように、拡散抵抗Ｒｄと半導体層抵
抗Ｒｐとを適宜に組み合せることによって任意の抵抗温
度係数を有する抵抗Ｒをつくり、それによって電子回路
（本実施例の場合は定電流源回路）の温度特性を任意の
値（本例では出力電流の温度依存性を０）に設定するこ
とができる。
【００１８】ここで、任意の抵抗温度係数を有する抵抗
Ｒを拡散抵抗Ｒｄと半導体層抵抗Ｒｐによってどのよう
に得るかということについて考察してみる。 Ｒｄ＝Ｒｄ０ ［１＋αｄ （Ｔ−Ｔ０ ）］Ｒｐ＝Ｒ
ｐ０ ［１＋αｐ （Ｔ−Ｔ０ ）］この抵抗拡散抵抗
Ｒｄと半導体層抵抗Ｒｐの直列抵抗Ｒは次式で表わされ
る。 Ｒ＝Ｐｐ＋Ｒｄそこで、この直列抵抗Ｒの温度依存性を
求めると、即ち、温度Ｔで偏微分すると下記の式１２が
得られる。
Ｒを拡散抵抗Ｒｄと半導体層抵抗Ｒｐによってどのよう
に得るかということについて考察してみる。 Ｒｄ＝Ｒｄ０ ［１＋αｄ （Ｔ−Ｔ０ ）］Ｒｐ＝Ｒ
ｐ０ ［１＋αｐ （Ｔ−Ｔ０ ）］この抵抗拡散抵抗
Ｒｄと半導体層抵抗Ｒｐの直列抵抗Ｒは次式で表わされ
る。 Ｒ＝Ｐｐ＋Ｒｄそこで、この直列抵抗Ｒの温度依存性を
求めると、即ち、温度Ｔで偏微分すると下記の式１２が
得られる。
【００１９】
Ｒ／ Ｔ＝ Ｒｐ／ Ｔ＋ Ｒｄ／
Ｔ ・・・式１２αｒ を抵
抗Ｒの抵抗温度係数とすると、上記式１２から下記式１
３が得られる。 αｒ ≡ Ｒ／ Ｔ・Ｒ＝［（ Ｒｐ／
Ｔ）＋（ Ｒｄ／ Ｔ）］／Ｒ
＝（Ｒｐ０ αｐ ＋Ｒｄ
０ αｄ ） ・・・式１３尚、上記式１３において
Ｒ／ Ｔ・Ｒとは Ｒ／ ＴとＩ／Ｒとの積
である。 ここで、Ｒｐ０ ＝ｘＲｄ０ とすると、Ｒ０ ＝Ｒｐ
０ ＋Ｒｄ＝（１＋ｘ）Ｒｄ０ となる。故に αｒ ＝Ｒｄ０ （ｘαｐ ＋αｄ ）／Ｒ＝αｐ ｘ
／（１＋ｘ）＋αｄ ／（１＋ｘ）となる。 そして、ｘ＝０のときαｒ ＝αｄ ＞０となり、ｘ
０のときαｒ ＝αｐ ＜０となる。
Ｔ ・・・式１２αｒ を抵
抗Ｒの抵抗温度係数とすると、上記式１２から下記式１
３が得られる。 αｒ ≡ Ｒ／ Ｔ・Ｒ＝［（ Ｒｐ／
Ｔ）＋（ Ｒｄ／ Ｔ）］／Ｒ
＝（Ｒｐ０ αｐ ＋Ｒｄ
０ αｄ ） ・・・式１３尚、上記式１３において
Ｒ／ Ｔ・Ｒとは Ｒ／ ＴとＩ／Ｒとの積
である。 ここで、Ｒｐ０ ＝ｘＲｄ０ とすると、Ｒ０ ＝Ｒｐ
０ ＋Ｒｄ＝（１＋ｘ）Ｒｄ０ となる。故に αｒ ＝Ｒｄ０ （ｘαｐ ＋αｄ ）／Ｒ＝αｐ ｘ
／（１＋ｘ）＋αｄ ／（１＋ｘ）となる。 そして、ｘ＝０のときαｒ ＝αｄ ＞０となり、ｘ
０のときαｒ ＝αｐ ＜０となる。
【００２０】従って、抵抗Ｒは拡散抵抗Ｒｄと半導体層
抵抗Ｒｐの比、即ちｘを変えることによりその抵抗温度
係数を拡散抵抗Ｒｄのそれαｄ と半導体層抵抗Ｒｐの
それαｐ の中間にある任意の値にすることができるの
である。そして、それをツェナーリファレンスタイプの
定電流回路の電流規定抵抗Ｒに適用したのが図１に示す
回路なのである。
抵抗Ｒｐの比、即ちｘを変えることによりその抵抗温度
係数を拡散抵抗Ｒｄのそれαｄ と半導体層抵抗Ｒｐの
それαｐ の中間にある任意の値にすることができるの
である。そして、それをツェナーリファレンスタイプの
定電流回路の電流規定抵抗Ｒに適用したのが図１に示す
回路なのである。
【００２１】図２は本発明ＩＣ内の電子回路の他の実施
例を示すものである。本実施例は拡散抵抗Ｒｄと半導体
層抵抗Ｒｐとを直列にして１つの抵抗を構成するもので
はなく、別の箇所に用いる２個の抵抗を一つは拡散抵抗
Ｒｄによって他は半導体層抵抗Ｒｐによって構成するも
のである。即ち、図４に示す従来のベース・エミッタ間
電圧ＶＢＥをリファレンス電圧とするタイプの定電流源
回路は、そのリファレンス電圧ＶＢＥが負の温度係数を
有している。電流規定抵抗を正の温度係数を有してする
拡散抵抗で構成すれば依存性のキャンセルハ不可能であ
る。 ポリシリコン抵抗を用いてもポリシリコン抵抗の抵抗温
度係数の絶対値がキャンセルできる程大きくなく、出力
電流の温度依存性が若干軽減するに留まるに過ぎなかっ
た。
例を示すものである。本実施例は拡散抵抗Ｒｄと半導体
層抵抗Ｒｐとを直列にして１つの抵抗を構成するもので
はなく、別の箇所に用いる２個の抵抗を一つは拡散抵抗
Ｒｄによって他は半導体層抵抗Ｒｐによって構成するも
のである。即ち、図４に示す従来のベース・エミッタ間
電圧ＶＢＥをリファレンス電圧とするタイプの定電流源
回路は、そのリファレンス電圧ＶＢＥが負の温度係数を
有している。電流規定抵抗を正の温度係数を有してする
拡散抵抗で構成すれば依存性のキャンセルハ不可能であ
る。 ポリシリコン抵抗を用いてもポリシリコン抵抗の抵抗温
度係数の絶対値がキャンセルできる程大きくなく、出力
電流の温度依存性が若干軽減するに留まるに過ぎなかっ
た。
【００２２】図２に示す本実施例は図４に示すようなタ
イプの定電流源回路のリファレンストランジスタＱｒと
ＭＯＳＦＥＴＭ１との間に拡散抵抗Ｒｄを付加し、そし
て、電流規定抵抗としてポリシリコン抵抗Ｒｐを用いた
ものであり、その点で図４に示す回路と異なっているが
、それ以外の点では共通し、共通する点については既に
説明済みなので説明を省略し、付加した拡散抵抗Ｒｄと
電流規定抵抗であるポリシリコン抵抗Ｒｐについてのみ
説明する。
イプの定電流源回路のリファレンストランジスタＱｒと
ＭＯＳＦＥＴＭ１との間に拡散抵抗Ｒｄを付加し、そし
て、電流規定抵抗としてポリシリコン抵抗Ｒｐを用いた
ものであり、その点で図４に示す回路と異なっているが
、それ以外の点では共通し、共通する点については既に
説明済みなので説明を省略し、付加した拡散抵抗Ｒｄと
電流規定抵抗であるポリシリコン抵抗Ｒｐについてのみ
説明する。
【００２３】図２において、Ｒｄはリファレンス用トラ
ンジスタＱｒのエミッタとＭＯＳＦＥＴＭ３のソースと
の間に介挿された拡散抵抗であり、リファレンス電圧は
この抵抗Ｒｄによって高められることになる。Ｒｐはポ
リシリコン抵抗からなる電流規定抵抗である。ここで、
リファレンス電圧Ｖｒｅｆは下記の式１４で表わされる
。Ｖｒｅｆ＝ＩＲｄ＋ＶＢＥ＝ＩＲｐ
・・・式１４ＶＢ ：リファレン
ス用トランジスタＱ１のベース・エミッタ間電圧
ンジスタＱｒのエミッタとＭＯＳＦＥＴＭ３のソースと
の間に介挿された拡散抵抗であり、リファレンス電圧は
この抵抗Ｒｄによって高められることになる。Ｒｐはポ
リシリコン抵抗からなる電流規定抵抗である。ここで、
リファレンス電圧Ｖｒｅｆは下記の式１４で表わされる
。Ｖｒｅｆ＝ＩＲｄ＋ＶＢＥ＝ＩＲｐ
・・・式１４ＶＢ ：リファレン
ス用トランジスタＱ１のベース・エミッタ間電圧
【００２４】上記式１４を温度Ｔで微分すると、下記の
式１５が得られる。 Ｒｄ・ｄＩｏｕｔ ／ｄＴ＋ｄＶＢＥ／ｄＴ＋ＩＯ
ＵＴ ｄＲｄ／ｄＴ＝Ｒｐ・ｄＩＯＵＴ ／ｄＴ＋ＩＯ
ＵＴ ・ｄＲｐ／ｄＴ
・・・式１５式１５を整理すると下
記式１６になる。 （Ｒｐ−Ｒｄ）・ｄＩＯＵＴ ／ｄＴ＋Ｉｏｕｔ
・ｄ（Ｒｐ−Ｒｄ）／ｄＴ
＝ｄＶＢＥ／ｄＴ
・・・式１６そして、出力電流ＩＯＵ
Ｔ の温度依存性を０にするという条件、即ち、ｄＩｏ
ｕｔ ／ｄＴ＝０の下では下記の式１７が得られる。 ＩＯＵＴ ・ｄ（Ｒｐ−Ｒｄ）／ｄＴ＝ｄＶＢＥ／
ｄＴ ・・・式１７ここで、出力電
流ＩＯＵＴ ＝１００μＡ、ＶＢＥ＝０．７Ｖ、ｄＶＢ
Ｅ／ｄＴ＝−２ｍＶ／℃、ｄＲｐ／ｄＴ＝−５００ｐｐ
ｍ／℃、ｄＲｄ／ｄＴ＝３０００ｐｐｍ／℃とすると、
Ｒｄ＝３．２５ＫΩ、Ｒｐ＝２０．５ＫΩとなる。
式１５が得られる。 Ｒｄ・ｄＩｏｕｔ ／ｄＴ＋ｄＶＢＥ／ｄＴ＋ＩＯ
ＵＴ ｄＲｄ／ｄＴ＝Ｒｐ・ｄＩＯＵＴ ／ｄＴ＋ＩＯ
ＵＴ ・ｄＲｐ／ｄＴ
・・・式１５式１５を整理すると下
記式１６になる。 （Ｒｐ−Ｒｄ）・ｄＩＯＵＴ ／ｄＴ＋Ｉｏｕｔ
・ｄ（Ｒｐ−Ｒｄ）／ｄＴ
＝ｄＶＢＥ／ｄＴ
・・・式１６そして、出力電流ＩＯＵ
Ｔ の温度依存性を０にするという条件、即ち、ｄＩｏ
ｕｔ ／ｄＴ＝０の下では下記の式１７が得られる。 ＩＯＵＴ ・ｄ（Ｒｐ−Ｒｄ）／ｄＴ＝ｄＶＢＥ／
ｄＴ ・・・式１７ここで、出力電
流ＩＯＵＴ ＝１００μＡ、ＶＢＥ＝０．７Ｖ、ｄＶＢ
Ｅ／ｄＴ＝−２ｍＶ／℃、ｄＲｐ／ｄＴ＝−５００ｐｐ
ｍ／℃、ｄＲｄ／ｄＴ＝３０００ｐｐｍ／℃とすると、
Ｒｄ＝３．２５ＫΩ、Ｒｐ＝２０．５ＫΩとなる。
【００２５】このように、リファレンストランジスタＱ
１のエミッタとＭＯＳＦＥＴのソースとの間に拡散抵抗
Ｒｄを付加し、そして、電流規定抵抗としてポリシリコ
ン抵抗Ｒｐを用い、値を適宜に設定することに出力電流
ＩＯＵＴ の温度依存性をなくすようにすることができ
る。
１のエミッタとＭＯＳＦＥＴのソースとの間に拡散抵抗
Ｒｄを付加し、そして、電流規定抵抗としてポリシリコ
ン抵抗Ｒｐを用い、値を適宜に設定することに出力電流
ＩＯＵＴ の温度依存性をなくすようにすることができ
る。
【発明の効果】請求項１のＩＣ内の電子回路は、半導体
基板の表面部に選択的に形成された拡散層からなる拡散
抵抗と、上記半導体基板上に絶縁層を介して形成された
半導体層からなる半導体層抵抗とを任意の抵抗温度係数
を有するように組み合わせた抵抗を有することを特徴と
するものである。従って、請求項１のＩＣ内の電子回路
によれば、正の抵抗温度係数を有する拡散抵抗と負の抵
抗温度係数を有する半導体層抵抗とにより一つの抵抗を
構成するので、拡散抵抗と半導体層抵抗の中間の値の抵
抗温度係数を得ることができる。そして、拡散抵抗と半
導体層抵抗の抵抗比を適宜に設定することによりその抵
抗の抵抗温度係数を拡散抵抗と半導体層抵抗の抵抗温度
係数の範囲内で任意の値に設定することができる。請求
項２のＩＣ内の電子回路は、ベース・エミッタ間電圧を
リファレンス電圧とするリファレンストランジスタを少
なくとも有する第１の回路と、該回路とカレントミラー
を構成し上記レファレンス電圧と同じ電圧を受ける電流
規定抵抗を有する第２の回路と、該第２の回路とカレン
トミラーを構成して上記リファレンス電圧と上記電流規
定抵抗により決まる電流を出力する第３の回路からなり
、これ等３つの回路を互いにカレントミラー接続した回
路であって、上記第１の回路に抵抗をリファレンス電圧
が高くなるように上記リファレンストランジスタと直列
に付加し、上記付加した抵抗と上記電流規定抵抗とを互
いに抵抗温度係数が異なる抵抗体によって上記第３の回
路の出力電流の温度依存性がなくなるように構成したこ
とを特徴とするものである。従って、請求項２のＩＣ内
の電子回路によれば、リファレンス電圧となるリファレ
ンストランジスタのベース・エミッタ間電圧ＶＢＥの持
つ負の温度特性（約−２ｍＶ／℃）を、そのリファレン
ストランジスタと直列に接続した同じ負の温度特性を有
する抵抗と、正の温度特性を有する電流規定抵抗との双
方によってキャンセルすることができ、延いては出力電
流の温度依存性を０にすることができる。
基板の表面部に選択的に形成された拡散層からなる拡散
抵抗と、上記半導体基板上に絶縁層を介して形成された
半導体層からなる半導体層抵抗とを任意の抵抗温度係数
を有するように組み合わせた抵抗を有することを特徴と
するものである。従って、請求項１のＩＣ内の電子回路
によれば、正の抵抗温度係数を有する拡散抵抗と負の抵
抗温度係数を有する半導体層抵抗とにより一つの抵抗を
構成するので、拡散抵抗と半導体層抵抗の中間の値の抵
抗温度係数を得ることができる。そして、拡散抵抗と半
導体層抵抗の抵抗比を適宜に設定することによりその抵
抗の抵抗温度係数を拡散抵抗と半導体層抵抗の抵抗温度
係数の範囲内で任意の値に設定することができる。請求
項２のＩＣ内の電子回路は、ベース・エミッタ間電圧を
リファレンス電圧とするリファレンストランジスタを少
なくとも有する第１の回路と、該回路とカレントミラー
を構成し上記レファレンス電圧と同じ電圧を受ける電流
規定抵抗を有する第２の回路と、該第２の回路とカレン
トミラーを構成して上記リファレンス電圧と上記電流規
定抵抗により決まる電流を出力する第３の回路からなり
、これ等３つの回路を互いにカレントミラー接続した回
路であって、上記第１の回路に抵抗をリファレンス電圧
が高くなるように上記リファレンストランジスタと直列
に付加し、上記付加した抵抗と上記電流規定抵抗とを互
いに抵抗温度係数が異なる抵抗体によって上記第３の回
路の出力電流の温度依存性がなくなるように構成したこ
とを特徴とするものである。従って、請求項２のＩＣ内
の電子回路によれば、リファレンス電圧となるリファレ
ンストランジスタのベース・エミッタ間電圧ＶＢＥの持
つ負の温度特性（約−２ｍＶ／℃）を、そのリファレン
ストランジスタと直列に接続した同じ負の温度特性を有
する抵抗と、正の温度特性を有する電流規定抵抗との双
方によってキャンセルすることができ、延いては出力電
流の温度依存性を０にすることができる。
【図１】本発明ＩＣ内の電子回路の一つの実施例を示す
回路図である。
回路図である。
【図２】本発明ＩＣ内の電子回路の他の実施例を示す回
路図である。
路図である。
【図３】一つの従来例を示す回路図である。
【図４】他の従来例を示す回路図である。
【符号の説明】
Ｒｄ 拡散抵抗
Ｒｐ 半導体層抵抗
Ｒ 複合抵抗
ＺＤ リファレンス用ツェナーダイオードＩＯＵＴ
出力電流 Ｍ１、Ｍ３、Ｒｄ、Ｑｒ 第１の回路Ｍ２、Ｍ４、Ｒ
ｐ 第２の回路 Ｑ５ 第３の回路 Ｑｒ リファレンス用トランジスタ
出力電流 Ｍ１、Ｍ３、Ｒｄ、Ｑｒ 第１の回路Ｍ２、Ｍ４、Ｒ
ｐ 第２の回路 Ｑ５ 第３の回路 Ｑｒ リファレンス用トランジスタ
Claims (1)
- 【請求項１】 半導体基板の表面部に選択的に形成さ
れた拡散層からなる拡散抵抗と、上記半導体基板上に絶
縁層を介して形成された半導体層からなる半導体層抵抗
とを任意の抵抗温度係数を有するように組み合わせた抵
抗を有することを特徴とするＩＣ内の電子回路【請求項
２】 ベース・エミッタ間電圧をリファレンス電圧と
するリファレンストランジスタを少なくとも有する第１
の回路と、該回路とカレントミラーを構成し上記リファ
レンス電圧を受ける電流規定抵抗を有する第２の回路と
、該第２の回路とカレントミラーを構成して上記リファ
レンス電圧と上記電流規定抵抗により決まる電流を出力
する第３の回路とを互いにカレントミラーとなるように
接続してなり、上記第１の回路に抵抗をリファレンス電
圧が高くなるように上記リファレンストランジスタと直
列に付加し、上記付加した抵抗と上記電流規定抵抗とを
互いに抵抗温度係数が異なる抵抗体によって上記第３の
回路の出力電流の温度依存性がなくなるように構成した
ことを特徴とするＩＣ内の電子回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41321990A JP3173015B2 (ja) | 1990-12-20 | 1990-12-20 | Ｉｃ内の電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41321990A JP3173015B2 (ja) | 1990-12-20 | 1990-12-20 | Ｉｃ内の電子回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04219969A true JPH04219969A (ja) | 1992-08-11 |
| JP3173015B2 JP3173015B2 (ja) | 2001-06-04 |
Family
ID=18521901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41321990A Expired - Fee Related JP3173015B2 (ja) | 1990-12-20 | 1990-12-20 | Ｉｃ内の電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173015B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153476A (en) * | 1997-02-27 | 2000-11-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2005286021A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および電子装置 |
| JP2013537395A (ja) * | 2010-09-14 | 2013-09-30 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 中間回路コンデンサを充電するための方法及び回路構成 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7954530B1 (en) | 2009-01-30 | 2011-06-07 | Encore Wire Corporation | Method and apparatus for applying labels to cable or conduit |
| US8826960B1 (en) | 2009-06-15 | 2014-09-09 | Encore Wire Corporation | System and apparatus for applying labels to cable or conduit |
| JP6069422B2 (ja) * | 2015-07-02 | 2017-02-01 | 株式会社レーベン販売 | 補聴器 |
-
1990
- 1990-12-20 JP JP41321990A patent/JP3173015B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153476A (en) * | 1997-02-27 | 2000-11-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6448618B1 (en) | 1997-02-27 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2005286021A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および電子装置 |
| JP2013537395A (ja) * | 2010-09-14 | 2013-09-30 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 中間回路コンデンサを充電するための方法及び回路構成 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3173015B2 (ja) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900772A (en) | Bandgap reference circuit and method | |
| US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
| US6426669B1 (en) | Low voltage bandgap reference circuit | |
| EP0140677B1 (en) | Differential amplifier using a constant-current source circuit | |
| US4088941A (en) | Voltage reference circuits | |
| JPS61187020A (ja) | 電圧基準回路 | |
| WO1983002342A1 (en) | Precision current source | |
| US4315209A (en) | Temperature compensated voltage reference circuit | |
| US4853610A (en) | Precision temperature-stable current sources/sinks | |
| US4100436A (en) | Current stabilizing arrangement | |
| US5334929A (en) | Circuit for providing a current proportional to absolute temperature | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| US4734594A (en) | Offset correction for sensor with temperature dependent sensitivity | |
| CN113805633A (zh) | 基于高准确度齐纳的电压参考电路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US20030080807A1 (en) | General-purpose temperature compensating current master-bias circuit | |
| JPH04219969A (ja) | Ｉｃ内の電子回路 | |
| US5883507A (en) | Low power temperature compensated, current source and associated method | |
| JPH03259614A (ja) | 電力デバイスの動作温度における事前調整依存性を有するｍｏｓ型電力デバイスの短絡に対する保護装置 | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| US4975632A (en) | Stable bias current source | |
| US4260911A (en) | Temperature compensated switching circuit and method | |
| US6377114B1 (en) | Resistor independent current generator with moderately positive temperature coefficient and method | |
| JPH0334026B2 (ja) | ||
| US4051441A (en) | Transistor amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |