JPH04222049A - 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置 - Google Patents

属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置

Info

Publication number
JPH04222049A
JPH04222049A JP3049834A JP4983491A JPH04222049A JP H04222049 A JPH04222049 A JP H04222049A JP 3049834 A JP3049834 A JP 3049834A JP 4983491 A JP4983491 A JP 4983491A JP H04222049 A JPH04222049 A JP H04222049A
Authority
JP
Japan
Prior art keywords
data
attribute
command
concentrator
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3049834A
Other languages
English (en)
Inventor
Peter C Appel
ピーター・シー・アペル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH04222049A publication Critical patent/JPH04222049A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/22Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Image Processing (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の並列プロセッサ
からの指令/データストリームを組み合わせて、その指
令をプロセッサが受信したのと同じ配列を備えた指令/
データパイプライン処理ストリームにする集信装置に関
するものであり、とりわけ、属性スイッチング、及び、
指令/データパイプラインに対する直接ユーザアクセス
も可能にするデータストリーム集信装置に関するもので
ある。また、診断テストを容易にするため、本発明の集
信装置は、データ転送前及びデータ転送時に、ユーザが
単一指令によって異なる送信データ端末装置及びデータ
宛先を指定できるようにするものである。
【0002】
【従来の技術】1987年にプレンティス−ホール(P
rentice−Hall)から刊行された「データ通
信及び分散型ネットワーク(Data Communi
cations and Distributed N
etworks)第2版107〜108頁においてブラ
ック(Black)が明らかにしているように、集信装
置は、全ての入力装置が流動状態の場合、出力ラインの
能力を超えることになるn個の入力ラインを備えた装置
である。従って、集信装置は、n個の入力ラインを管理
し、過剰な入力トラフィックによって、集信装置が飽和
し始めると、装置の一部は、送信を減少するように命じ
られたり、あるいは、全く送信できなくなる。こうした
集信装置は、ある装置が複数チャネルと通信することを
可能にする集信装置/通信制御装置の組み合わせとして
しばしば用いられる、統計的マルチプレクサによって混
乱状態になることがよくある。統計的マルチプレクサは
、しばしば、ポート集信装置と呼ばれ、ラインの制御に
責任を負い、バッファリング、エラー検出、及び、ライ
ンと遠隔コンポーネントの同期を行って、必要に応じ、
装置を利用可能なポートにスイッチする。
【0003】従って、集信装置と統計的マクチプレクサ
の両方が、複数の入力ラインがいくつかの出力の1つに
接続されることになる配列を決定する。一般に、この配
列は、データが入力に到達する時間順序に基づくもので
ある。さらに、この配列は、データラインが互いに無関
係であることも特徴としている。しかし、並列処理が実
施されるような場合には、自動的に、先着順サービスの
優先順位案による順序づけに基づくのではなく、並列プ
ロセッサの出力を組み換えて、順次配列を形成する際、
入力指令のシーケンスを維持するのが望ましい場合がよ
くある。さらに、並列処理のような際には、送信データ
端末装置間に何らかの関係が存在する可能性があり、一
般には存在する。集信装置及び統計的マルチプレクサの
前述の機能が、この環境においても利用できることが望
ましい。しかしながら、集信装置の前述のデータ管理機
能を備え、同時に、送信データ端末装置間の関係につい
ても考慮した集信装置の開示は、これまでになく、この
ため、並列処理技法、とりわけ、グラフィックス処理環
境に問題を残したままであった。
【0004】3Dグラフィックスの複雑なモデルを取り
扱うには、かなりの演算処理が必要になるので、対話式
3Dグラフィックス環境における処理速度を改善するた
め、並列プロセッサ(すなわち変換エンジン)が数年間
にわたって用いられてきた。必要な処理効率を実現する
には、1つ以上の並列プロセッサに対する入力順次デー
タの最適な割当てを行うメカニズムが必要になった。ま
た、もとのデータ配列を維持すべき場合には、並列プロ
セッサのそれぞれから出力を読み取って、処理データを
再配列しもとのデータストリームと同じ配列になるよう
にするメカニズムが必要になった。しかし、こうした先
行技術によるメカニズムは、限られた成功しか納められ
なかった。
【0005】例えば、順次入力データを複数の並列プロ
セッサに割り当てるための先行技術の1つは、並列プロ
セッサの1つをマスターとして割り当て、一方、その他
のプロセッサがスレーブとして働くようにするものであ
った。マスターは、一般に適応ロード平衡アルゴリズム
に従って、スレーブに指令を送り、それによって、マス
ターは、バッファリングを施された作業量が最少のスレ
ーブが、次に入力を受信するプロセッサになるように選
択する。全てのスレーブが完全に入力バッファスペース
外にある場合、マスターが、活動プロセッサになる。ス
レーブが、入力バッファスペースを利用可能になり、最
小数の指令が実行されるまで、マスターは、依然として
活動プロセッサになる。スレーブに与えられる指令ブロ
ックのサイズと共に、マスターの指令ブロックの最小サ
イズについても調整を加え、処理効率を向上させること
が可能である。さらに、割り当てられたプロセッサでの
処理後において、処理データの再順序づけが確実に行わ
れるようにするため、マスターは、特定の指令が割り当
てられたスレーブプロセッサの識別値をRAM  FI
FOに書き込むことができる。RAM  FIFOへの
書き込み順序によって、マスターは、マスターの入力バ
ッファが指令を受信したもとの順序と同じになるように
、再現順序を維持することが可能になる。
【0006】ただし、こうした技法には、プロセッサの
全てが、同一ではあり得ないし、同一のプログラミング
を施すこともできないので、システムのコスト及び複雑
さが増すといった欠点がある。さらに、1つ以上のスレ
ーブプロセッサが複雑なデータ処理指令に掛り切りの場
合、並列処理の利点が、すぐに損なわれる可能性がある
【0007】複数の並列プロセッサに順次入力データを
割り当てるための先行技術による別の技法については、
例えば、1987年7月のSIGGRAPの会報(Pr
oceedings of SIGGRAP)第21巻
第4号のトーボルグ(Torborg)による「グラフ
ィックス及び算術演算用並行プロセッサアーキテクチャ
(A parallel Processor Arc
hitecture for Graphics an
d Arithmetic Operations)」
に記載がある。その中で、トーボルグ(Torborg
)は、各プロセッサが単一のプロセッサであるかのよう
にプログラムされた、並列に動作する任意の数の同じプ
ロセッサを備えたグラフィックスプロセッサアーキテク
チャについて説明している。すなわち、トーボルグ(T
orborg)の開示によれば、通信制御装置による幾
何学的演算及び算術演算に備えて、8つまでの演算プロ
セッサにおいて並列処理を利用することによって、対話
式3Dグラフィックスシステムの処理時間を改善するこ
とが可能になる。また、トーボルグ(Torborg)
によれば、プロセッサを効率よく利用するには、プロセ
ッサ間においてグラフィックス指令を十分に分散させな
ければならないし、複数の並列プロセッサは、単一のプ
ロセッサが同じ操作を行う場合と明らかに同じ結果を出
さなければならないということである。
【0008】トーボルグ(Torborg)によれば、
そのシステムの実施に関し、多くのグラフィックス指令
が、順序とは関係なく、従って、表示に影響を与えずに
、その処理順序及び再現順序を変えることができるとの
ことである。しかしながら、順序に関係のないグラフィ
ックス指令に関し、トーボルグ(Torborg)は、
順次指令の処理前に、全てのプロセッサが同期するまで
、他の指令を実施しているプロセッサを遅延させること
を提案している。トーボルグ(Torborg)の指摘
によれば、プロセッサの出力のバッファリングのため、
この同期は、処理効率に対する影響が最小限ですむとの
ことである。
【0009】さらに、トーボルグ(Torborg)は
、データが利用可能になり、適合する演算プロセッサが
データに対して準備が整う毎に、パイプライン処理デー
タを並列演算プロセッサに転送するように提案している
。グラフィックス指令は、入力される指令が、全ての演
算プロセッサに送られることになる大域指令であるが、
指令調停機構が判定を行う、指令を受信する準備が最も
よく整った演算プロセッサに送られる指令であるか、あ
るいは、グラフィックス指令内で指定された指定の演算
プロセッサに送られることになる指令であるかに基づい
て演算プロセッサに分散される。指令調停を利用するこ
とによって、並列処理が可能な場合には、どの演算プロ
セッサが指令を受信すべきかを決定する。調停機構は、
指令を受ける準備が最もよく整ったプロセッサに優先権
を与えることによって処理効率を高めるため、プロセッ
サ間において適正に指令を分散させようとする。このた
め、トーボルグ(Torborg)の開示によれば、各
プロセッサは、表示リストマネージャからの指令のバッ
ファリングに用いられる指令入力バッファを備えること
ができる。 バッファは十分に深いので、いくつかの指令を同時に収
容することが可能であり、入力バッファ内のデータ量に
従って、異なる優先レベルで指令を要求することができ
る。従って、入力バッファの状況が指示するところに基
づいて、処理時間量が最も少ない指令を実行中のプロセ
ッサに対して分散優先権が与えられることになる。
【0010】トーボルグ(Torborg)のシステム
の場合、一般に、全ての演算プロセッサによって処理さ
れる全ての順次指令、及び、タグFIFOを収容する特
定のプロセッサによって処理される全ての指令の配列を
記録する各プロセッサ毎に、小規模タグFIFOを維持
することによって、順序づけが維持される。トーボルグ
(Torborg)によれば、タグFIFOの2ビット
入力を利用して、指令がタグFIFOを収容する特定の
演算プロセッサによって処理中であるか否か、及び、指
令が順次指令であるか否かが指示される。タグFIFO
の出力は、順序に依存した全ての指令の順次処理を保証
し、処理データが、後続の表示に備えてイメージ記憶装
置に転送される順序を制御するために用いられる。すな
わち、タグFIFOの出力は、並列グラフィックスプロ
セッサをイメージ記憶装置に接続するバスに対する調停
の制御に用いられる。例えば、タグFIFOの2つの制
御ビットによって順次指令でないことが指示される場合
には、完全な指令ブロックが利用可能になるとすぐに、
出力コントロールがバスを要求する。この場合、指令が
イメージ記憶装置に転送される順序は、全てのプロセッ
サのプロセッサロード及び指令分散によって決まる。単
一のグラフィックス入力指令に関連した各指令グループ
が、バスを介してイメージ記憶装置に転送される毎に、
タグFIFOの出力が刻時される。
【0011】一方、タグFIFOによって順次指令であ
ることが指示されると、出力制御器は、同期のため、他
の全ての演算プロセッサの出力制御器が、もとの指令ス
トリーム内における同じポイントに達するまで待機する
。すなわち、出力制御器は、処理のために順次指令を出
力する前に、全ての演算プロセッサが、特定の順次指令
に対応するタグFIFO内の項目に達するまで待機する
。トーボルグ(Torborg)のシステム内における
全てのプロセッサが、全ての順次指令について、タグF
IFOに項目を入力する場合(その指令がそのプロセッ
サによって実行されないとしても)、全てのプロセッサ
のタグFIFOが、順次指令を指示するが、その指令が
そのプロセッサによって処理されたことを指示するのは
、1つだけである。順次指令の処理を終えたプロセッサ
は、次に、バスを要求し、グラフィックス入力指令に関
連した指令グループをイメージ記憶装置に送る。この指
令の転送が完了すると、全ての演算プロセッサにおける
タグFIFO出力が刻時されることになる。上述のよう
に、トーボルグ(Torborg)の指摘によれば、出
力制御器が、全てのプロセッサを同期させて、順次性を
維持しようとしている間にも、プロセッサコアは、プロ
セッサの出力FIFOに指令を転送し続けるので、この
システムにおける処理効率が維持されることになる。
【0012】従って、トーボルグ(Torborg)の
システムには、複数の並列プロセッサに順次指令を割り
当て、次に、出力バスの調停のためタグFIFOに記憶
されている値を利用して、処理された出力をもとの配列
に組み換えるための機構が設けられている。ただし、タ
グ値は、各プロセッサ毎に別個に維持しなければならず
、順次性は、順次命令の受信時に、全プロセッサの出力
を同期させることによって維持しなければならない。結
果として、いくつかの大域(順次)命令を順次受信する
場合には、処理効率が極めて低くなる可能性がある。さ
らに、指令ストリームを記録して、並列処理能力を最大
限に利用できるようにするのは不可能である。従って、
入力バッファのサイズに比較して実行時間が長くなる可
能性のあるBスプラインパッチのような複雑な入力グラ
フィックスプリミティブを受信する場合、処理効率の悪
さがいっそう増す可能性がある。
【0013】
【発明が解決しようとする課題】先行技術による集信装
置は、一般に時間をベースにしており、指令/データパ
ケットの挿入を可能にするには、再同期させなければな
らないので、再順序づけの後、指令/データパケットを
データストリームに挿入するのは極めて困難であるいと
いう点で、先行技術によるデータ処理システムは、やは
り非効率的である。この問題を解決するため、先行技術
による集信装置は、直接パイプラインアクセスを行わず
に、代わりに、反復データをデータストリームに送り込
む。また、逆に、先行技術の集信装置は、各種入力が互
いに通信を行って、下流のデータ属性について、変更を
加える必要があるか否かを判定できるようにする。変更
の必要があれば、所望の属性を含む追加指令/データパ
ケットが、データ処理システムに入力させ、並列プロセ
ッサの1つによる処理を受けて、下流に送られる。こう
した先行技術による技法は、非効率的であり、極めて複
雑である。
【0014】上述のように、集信装置によって、処理シ
ステムは、1つ以上の送信データ端末装置からいくつか
の出力の1つにデータを送ることが可能になる。一般に
、スイッチングのため、複数のデータステージを設けら
れる。但し、こうした先行技術による集信装置は、一般
に、送信データ端末装置に関して、1つの送信データ端
末装置と1つ以上の宛先を指定する単一の指令によって
入力データストリームの経路指定が行えるようにするも
のではなく、一般に、宛先は、その利用可能度に合わせ
て選択される。さらに、こうした先行技術によるシステ
ムは、所望の送信データ端末装置及びデータ宛先装置は
、データ転送について準備が整っているか否かを同時に
評価しないのが普通である。結果として、処理効率は、
さらに損なわれることになる。
【0015】従って、複数の入力からの複数のデータス
トリームを組み合わせて、指令/データパイプラインを
形成し、かつ、指令/データパケットの挿入、及び、送
信データ端末装置/宛先装置の指定を可能にし、処理シ
ステムの効率に悪影響が及ばないようにすることが可能
な集信装置が、長年にわたって必要であると考えられて
きた。本発明の集信装置は、これらの必要を満たすよう
に設計されている。
【0016】
【課題を解決するための手段】当該技術において長年に
わたって感じられてきた上述の必要は、互いに、異なる
入力装置からのデータストリームを既定の配列に組み合
わせて、1つ以上の特定の宛先に分散可能なパイプライ
ン処理データストリームの形成を可能ならしめる働きを
する、いくつかのコンポーネントから成る集信装置に関
連した本発明によって満たされた。入力データストリー
ムは、処理を受けているデータの形式またはフォーマッ
トとは無関係な、既定の配列をなすように組み換えられ
るのが普通である。さらに、パイプライン処理データス
トリームをデータ宛先として指定し、特定の装置を送信
データ端末装置として指定することによって、パイプラ
イン処理データストリームに指令/データパケットとデ
ータ属性の両方または一方を挿入することができる。本
発明のこの特徴は、とりわけ診断目的に有効である。こ
うして構成された集信装置は、処理効率を高め、また、
同時に、パイプライン処理環境におけるフレキシビリテ
ィを向上させることが可能である。
【0017】本発明によれば、1つ以上の送信データ端
末装置によって与えられるデータからパイプライン処理
データストリームを形成し、データの挿入及び抽出ため
、このパイプライン処理データストリームにアクセスで
きるようにする集信装置が得られる。本発明による集信
装置は、データ処理指令及び関連データのパケットを送
り出す少なくとも1つの送信データ端末装置と、これら
のパケットを所定の配列をなすように組み合わせて、パ
イプライン処理データストリームを形成する手段から構
成される。本発明は、さらに、直接ユーザの制御下で、
少なくとも1つのデータ宛先にパイプライン処理データ
ストリームを出力するための手段が設けられている点を
特徴とする。このデータ宛先は、集信装置の出力バッフ
ァとホスト処理システムのいずれかとすることもできる
し、あるいは、両方とすることも可能であり、診断のた
め、ユーザによってモニターされる。
【0018】本発明の望ましい実施例は、さらに、指令
/データパケットと属性データの両方または一方を、ユ
ーザの指令によって、パイプライン処理データストリー
ムから選択的に直接抽出し、また、パイプライン処理デ
ータストリームに直接挿入できるという点を特徴とする
。本発明のこの特徴は、データ属性が、受信した命令に
従って、パイプライン処理データストリームに対するア
クセスが選択的に認められるデータ記憶手段に記憶され
ている場合、属性スイッチングを可能にするのに特に有
効である。属性データは、引き続き受信する指令/デー
タパケットに処理を加えることになるコンテクストを指
定するのが普通であり、データ記憶手段に納められた属
性データを更新する場合、新しい属性データを下流に送
ることが必要になる。データ記憶手段の属性データは、
例えば、診断テスト時に、ユーザの指令によってパイプ
ライン処理データストリームに直接挿入することが可能
であり、逆に、ユーザの指令によって、属性データをデ
ータ記憶手段に直接挿入することも可能である。同様に
、データ記憶手段を送信データ端末装置として指定し、
直接ユーザの制御によって、あるいは、後続の指令の受
信時に、データ記憶手段に記憶されている属性データを
下流に送ることができるようにすることも可能である。
【0019】本発明は、また、指令内の属性識別数と、
現時点で、パイプライン処理データストリームの下流に
設けられたデータ記憶手段に記憶されている属性を表す
属性識別数との比較を行い、指令内の属性識別数に対応
する属性データが、現時点で、パイプライン処理データ
ストリームの下流に設けられたデータ記憶手段に記憶さ
れている属性と同じでなければ、指令内の属性識別数に
対応する属性データをデータ記憶手段に記憶する属性識
別手段から構成するのが望ましい。新しい属性は、記憶
しておき、同じ指令または後続の指令において下流へ送
ることができる。属性識別手段は、データ記憶手段の所
定のアドレスに記憶された属性識別数と、受信指令内に
おける属性識別数との比較を行う比較器から構成される
のが望ましい。
【0020】本発明のもう1つの実施例によれば、集信
装置は、全ての送信データ端末装置と全てのデータ宛先
が、それぞれ、データを送り出し、データを受けること
が可能か否かを同時にチェックし、ユーザによって指定
の送信データ端末装置がデータを出力する準備が整って
おり、しかも、ユーザによって指定の少なくとも1つの
データ宛先がデータを受ける準備が整っている場合には
、その指定の送信データ端末装置からその指定のデータ
宛先に対してのみ、データパケットの転送が行えるよう
にする。パイプライン処理データストリームからの指令
に応答して、データ転送が試みられる前に、やはり、送
信データ端末装置及びデータ宛先についてもこうしたチ
ェックを行うのが望ましい。この評価は、処理効率をさ
らに増すため、並列に行うのが望ましい。さらに、送信
データ端末装置及び宛先装置を両方ともFIFOとして
実現することによって、データ転送の待機を最少限にと
どめることが可能になる。
【0021】本発明の望ましい実施例の場合、集信装置
を利用して、グラフィックス指令とグラフィックスプリ
ミティブを組み合わせ、パイプライン処理グラフィック
スデータストリームが形成される。こうした環境の場合
、本発明の集信装置によって、例えば、ウィンドウサイ
ズ、背景、及び、前景カラーを含むグラフィックスコン
テクストだけでなく、グラフィックスプリミティブのカ
ラー、ラインスタイル、表面テクスチャー、及び、透明
度の少なくとも1つを指定する属性データをグラフィッ
クスパイプラインに挿入することが可能になる。グラフ
ィックス診断バスも設けられており、これによって、グ
ラフィックスシステムのユーザは、グラフィックスパイ
プラインをプラグ接続して、特定のグラフィックスデー
タに関する特定のグラフィックス指令の処理を検分する
ことができる。グラフィックスサブシステムに関して開
示されているが、当該技術の熟練者には明らかなように
、本発明の集信装置は、他の多くの処理環境においても
利用することができるのが有利である。
【0022】本発明は、また、パイプライン処理データ
ストリームを形成し、これにアクセスできるようにする
方法から構成される。本発明によるこの方法は、一般に
:少なくとも1つの送信データ端末装置からデータ処理
指令と関連データのパケットを送り出すステップと;デ
ータ処理指令と関連データのパケットを所定の配列に組
み合わせて、パイプライン処理データストリームを形成
するステップと;直接ユーザの制御により、パイプライ
ン処理データストリームを少なくとも1つのデータ宛先
に送るステップから構成される。
【0023】本発明による方法には、また、ユーザの指
令によって、選択的にパイプライン処理データストリー
ムからデータ処理指令及び関連データを直接抽出し、ま
た、該データストリームに直接挿入するステップを含む
こともできる。ユーザの制御またはデータ処理指令の制
御によって、属性データ記憶装置からのパイプライン処
理データストリームに属性データを挿入することも可能
である。こうした属性データは、一般に、後続のデータ
パケットが処理を受けることになるコンテクストを指定
するものであり、指令によって、属性が下流で変更され
る場合には、データ記憶装置内の属性データを更新する
ことが望ましい。一方、ユーザによって直接供給される
属性データは、診断のため、データ記憶装置に記憶する
ことができる。こうした場合、データ記憶装置を送信デ
ータ端末装置として指定し、直接ユーザの制御によって
、データ記憶装置に記憶された属性データを少なくとも
1つのデータ宛先に送れるようにすることが可能である
【0024】本発明による望ましい方法には、指令内の
属性識別数とし、現時点でハイプライン処理データスト
リームの下流に設けられたデータ記憶手段に記憶されて
いる属性を表した属性識別数との比較を行うステップと
、指令内の属性識別数に対応する属性データが、現時点
で、パイプライン処理データストリームの下流に設けら
れた属性ID記憶手段に記憶されている属性と同じでな
ければ、指令内の属性識別数に対応した属性データを属
性ID記憶手段に記憶するステップを含むことも可能で
ある。新しい属性は、記憶しておき、同じ指令または後
続の指令において下流に送信することが可能である。
【0025】本発明のもう1つの望ましい実施例によれ
ば、集信装置は、指令/データストリームのデータ処理
指令によって指定の送信データ端末装置からデータパケ
ットを転送する前に、全ての送信データ端末装置と全て
のデータ宛先が、それぞれ、データを出力し、受けるこ
とができるか否かを同時にチェックする。従って、指定
の送信データ端末装置がデータを出力とする準備が整い
、指定のデータ宛先がデータを受信する準備が整った場
合に限って、データ転送が行われる。診断のため、ユー
ザが送信データ端末装置及びデータ宛先を指定すると、
やはり、同じステップが実行される。
【0026】従って、本発明は、データ処理指令の受信
順序と同じ順序になるように、1つ以上の送信データ端
末装置からの入力データストリームに配列を施し、また
、一方で、属性データを記憶しておき、指令によって属
性を変更する場合には、パイプラインに挿入できるよう
にするのが望ましい。ユーザは、特定の指令を受信する
と、パイプラインにプラグ接続し、パイプラインの内容
を調べる能力を有しているので、診断技法の改良も可能
である。
【0027】
【実施例】本書に開示し、請求した内容の発明者は、互
いに、例えば、異なる入力からのグラフィックス指令お
らびグラフィックスプリミティブを含むデータパケット
を既定の配列に組み合わせて、1つ以上の宛先に分散可
能なパイプライン処理データ源を形成することを可能な
らしめる働きをする、いくつかのコンポーネントから成
る集信装置を開発することによって、長年にわたって感
じられてきた上述の必要を満たした。そのプロセスは、
処理を受けているデータの形式またはフォーマットとは
無関係であり、指令によって、1組のグラフィックス指
令及びプリミティブをデータストリームに挿入すること
が可能になる。さらに、グラフィックスイメージの再現
に用いられるグラフィックス属性データは、パイプライ
ン診断時に、直接データストリームに挿入することも可
能である。本発明のこの多機能集信装置は、下記の詳細
説明から明らかになるように、最適なパイプライン性能
及び大幅に簡略化された診断を可能にするものである。
【0028】本発明の現時点で望ましい実施例による以
上の、及び、その他の有益な特徴については、図1〜図
3に関連して後述する。本書における本発明の説明は、
直列データストリームがパイプライン処理グラフィック
スデータ及びプリミティブから構成されるグラフィック
ス処理システムに関連して行われるが、当該技術におけ
る通常の技能者であれば明らかなように、本発明の原理
は、他の様々な処理環境にも適用することが可能である
。さらに、当該技術の熟練者には明らかなように、本書
に示す説明は、解説を目的としただけのものであり、本
発明の範囲を限定する意図は全くない。本発明の範囲に
関する全ての疑問は、付属の特許請求の範囲を参照する
ことによって解消可能である。
【0029】説明したばかりのように、本発明は、現在
のところ望ましい実施例として、グラフィックス処理シ
ステムに関連して説明される。従って、本発明のデータ
パケットには、グラフィックスエンティティを構成する
ようにグループ化されるグラフィックス指令及びプリミ
ティブを含めるのが普通である。さらに詳細に後述する
ように、データパケットの一部を細分して、グラフィッ
クスエンティティの属性を表したサブパケットにするこ
とも可能である。本書で用いられるように、こうした属
性は、他のデータパケットが処理されることになるコン
テクストを指定した記述である。さらに、ウィンドウサ
イズ、背景及び前景のカラーといったコンテクスト特性
も、この用途のために、属性情報と考えることができる
。こうした属性は、コンテクストを指定する特殊なデー
タパケットによって実現され、同じコンテクストを有す
るデータパケットのグループは、同じデータ属性を備え
ている。グラフィックスエンティティの属性には、例え
ば、当該技術における通常の技能者には明らかなように
、テクスチャ、カラーRGB、イメージの透明度α、及
び、イメージの他の特徴を含むことができる。
【0030】本書では、データパケットが送り出される
送信データ端末装置、及び、データパケットが分散され
るデータ宛先についても言及する。本書で用いられてい
るところによれば、送信データ端末装置は、入力データ
ストリームをもたらす複数の入力を備えることができる
データバス、または、他の何らかの装置であり、一方、
データ宛先は、1つ以上の出力を備えることができるデ
ータバス、または、他の何らかの装置である。送信デー
タ端末装置は、1度に1つしか指定できないが、データ
宛先は、いつでも、1つ以上指定することが可能である
【0031】本発明の望ましい実施例の概論については
、図1に関連して次に説明する。
【0032】図1には、本発明に従って、データストリ
ームの集中能力、属性データの記憶能力、及び、グラフ
ィックスパイプラインの診断能力をもたらす集信装置の
概要が示されている。本発明の集信装置は、本発明の譲
受人に譲渡され、完全に説明したような形で、参考まで
に本書に取り入れられている、1990年3月12日出
願の米国特許出願第492576号に記載のように、並
列プロセッサに直列命令ストリームデータを分散するハ
ードウェア分散装置に関連して用いるのが望ましい。該
出願に記載のように、グラフィックスサブシステムを含
むホストプロセッサは、例えば、グラフィックス指令及
びプリミティブを含む複数の指令/データパケットから
成る直列データストリームを発生し、指令/データパケ
ットを入力プロセッサに送る前に、システムI/Oバス
を介してホストインタフェースに対しこれらの指令/デ
ータパケットを出力するのが普通である。従って、処理
される指令/データパケットは、処理のため1つ以上の
並列プロセッサに分散される前に、送出しFIFOに対
する待ち行列に加えられる。
【0033】図1には、グラフィックスシステムに関し
て、一般に幾何学的変換エンジンから構成されるこうし
た2つのプロセッサの出力側が示されている。図示のよ
うに、プロセッサの処理された出力は、出力FIFO1
00及び102に送られ、これらの出力FIFOは、そ
れぞれ、プロセッサ1及び2の処理された出力を本発明
の集信装置に送る。一般に、本発明に従って、データを
集信装置によりもとの指令シーケンスと同じ順序に再順
序づけできるようになるまで、プロセッサ1及び2によ
って処理されるデータは、出力FIFO100及び10
2に記憶されている。
【0034】前述の米国特許出願第492576号に記
載されているように、出力FIFO100及び102に
よって出力されるデータは、主シーケンスFIFO10
6及び代替シーケンスFIFO108から、データパケ
ットが処理に備えて割り当てられた、プロセッサのそれ
ぞれのプロセッサIDを読み取ることによって、連結(
組合わせ)回路104の制御下でもとの指令シーケンス
と同じ配列のデータシーケンスに組み換えることができ
る。主シーケンスFIFO106及び代替シーケンスF
IFO108の動作と再順序づけに関するより詳細な説
明については、前述の米国特許出願第492576号に
見受けられる。次に、出力FIFO100及び102か
ら読み取られる再順序づけされたデータは、集信装置用
バッファ110への転送のため、Tバスに送り出される
。Tバスは、従って、データパケット及びサブパケット
に加え、集信装置の指令及びデータパケットフラグの終
わりといった情報を集信装置用バッファ110に送るが
、該バッファは、Tバスからの少なくとも1単位のデー
タを記憶し、データパケットがIバスを介して送られる
ことになる1つ以上の宛先からTバスを分離する。
【0035】Tバスからのデータパケットは、集信装置
用制御器112の制御下で、集信装置用バッファ110
に書き込まれ、該バッファから読み取られる。集信装置
用制御器112は、集信装置の全ての活動について調整
を行う。 該制御器は、各データ転送毎に、1つ以上の送信データ
端末装置及び1つ以上のデータ宛先を割り当て、パケッ
トフラグの終わりを検出し、バスのスイッチングを可能
にし、送信データ端末装置及び指定された全ての宛先に
ついて、データ転送の準備が整うと、これを確認する。 例えば、集信装置用制御器112は、パイプラインの下
流のハードウェアに処理されたデータパケットを送るこ
とが所望の場合には、送信データ端末装置として集信装
置用バッファ110を割り当て、データ宛先として出力
FIFO114を割り当てることになる。集信装置用制
御器112の様々な機能については、図2及び図3に関
連してさらに詳細に後述する。
【0036】本発明による集信装置には、不必要なデー
タ転送を防ぐため、グラフィックスパイプラインにおい
て、属性データを記憶しておけるようにする手段も含ま
れている。すなわち、属性ID検出回路116は、Tバ
スから受信したデータパケットをチェックし、そのサブ
パケット内における属性識別数と、現在のところ属性記
憶レジスタ118に記憶されており、下流のハードウェ
アで利用される属性の属性識別数とを比較する。図2に
関連してさらに詳細に後述するように、受信したデータ
パケットの属性データが属性記憶レジスタ118に記憶
されているものと異なる場合、属性記憶レジスタ118
に記憶されている属性データは、新しい属性データを反
映するように更新され、新しい属性データがパイプライ
ンに挿入されることになる。
【0037】一般に、属性記憶レジスタ118には、指
令に従ってデータストリームに挿入されるデータパケッ
トが含まれている。属性記憶レジスタ118にデータが
納められる場合には、該レジスタは、後述のように、集
信装置用制御器112によってデータ宛先として指定を
受ける。一方、属性記憶レジスタ118からデータスト
リームにデータを挿入すべき場合には、送信データ端末
装置として指定される。従って、属性記憶レジスタ11
8のデータパケットは、記憶されたデータフォーマット
とは関係なく、記憶アドレスによってアクセス可能であ
り、終わりフラグによって終了する。集信装置用制御器
112は、前のパケットをパイプラインに挿入する要求
と異なるパケットに対する要求との識別を行うことによ
って、努力の重複が防止される。
【0038】最後に、図1の集信装置には、一方の端が
ホスト処理システムから直接出力を受信するように接続
されている双方向Gバスを、ユーザの制御によって、パ
イプラインにデータを挿入し、あるいは、パイプライン
からデータを抽出する出力Iバスに接続するGバスイン
タフェース120も含まれている。すなわち、グラフィ
ックス処理システムのユーザは、集信装置用制御器11
2の制御によって、データ転送に関する送信データ端末
装置またはデータ宛先としてGバスを指定することによ
ってIバスに直接アクセスすることができる。こうして
、ユーザは、診断のために集信装置の動作をモニターし
、これに対するオーバライドさえ行い、グラフィックス
データを下流に挿入して、記憶及び迅速な検索に備える
ことができる。本発明のこの特徴については、図3に関
連してさらに詳細に後述する。
【0039】図1の回路は、従って、本発明の3つの主
機能を支援するものである。すなわち、図1の集信装置
は、複数の並列プロセッサから出力されるデータストリ
ームを組み合わせ、グラフィックスパイプライン内に、
属性の記憶及び更新のための手段を設け、処理されたデ
ータパケットの各転送毎に、送信データ端末装置及びデ
ータ宛先を指定する。本発明のこれらの特徴のそれぞれ
については、次に、図2及び図3に関連して更に詳細に
述べることにする。
【0040】
【データストリームの集信】上述のように、本発明の集
信装置の主目的は、並列プロセッサ(変換エンジン)が
指令を受信した際と同じ配列をなすように、変換エンジ
ンからの指令を組み合わせることにある。本発明のこの
特徴については、参考までに、完全な形で組み込まれた
、前述の米国特許出願第492576号に詳述されてい
る。その中で記載されているように、組み合わせプロセ
スは、主シーケンスFIFO106及び代替シーケンス
FIFO108に記憶されているプロセッサID値に従
って、プロセッサの出力FIFO100及び102から
の指令/データパケットを組み合わせることから構成さ
れる。組み合わせ回路104は、該出願に記載のように
、この組合わせ機能を実施し、一時記憶に備えて、組合
わせデータストリームを集信装置用バッファ110に送
る。
【0041】本発明の組み合わせ案には、固有の仮定が
2つある。第1に、処理を受けるが、変換エンジンの出
力からパイプライン指令を送り出さない、あるいは、パ
イプラインの下流に属性データを送らない入力指令を識
別しなければならない。また、パイプライン指令を生じ
る入力指令のうちから、分割し、並列処理することが可
能な(Bspラインのように)複雑な処理指令を発生す
る入力指令も識別しなければならない。第2に、論理指
令ブロックを識別するホストプロセッサのソフトウェア
と入力プロセッサのソフトウェアの両方または一方が、
処理のため、指令が変換エンジンに割り当てられる際、
指令をまとめておかなければならない。指令の論理ブロ
ックは、1つ、または、多数のパイプライン指令を発生
することが可能であり、従って、入力プロセッサまたは
指令/データパケット分散装置は、主シーケンスFIF
Oの終端タグビットをセットして、論理指令ブロックの
終わりを識別しなければならない。こうして、指令/デ
ータパケット分散装置は、各論理指令ブロック毎に、1
項目だけ主シーケンスFIFO106に書き込むように
しなければならない。
【0042】本発明の望ましい実施例の場合、変換エン
ジンによって処理されるデータは、32ビットのデータ
、指令タグ、及び、終端タグから構成される。指令タグ
は、指令情報を含むワードを表しており、一方、終端タ
グは、論理ブロックの最後のワードを伴う。組み合わせ
プロセスは、シーケンスFIFOの1つからいつ次のポ
インタを読み取るかを判定するのに、終端タグを識別す
るだけですむ。この原則には、1つの例外があり、それ
は、属性データを下流に送る場合である。この場合、第
1の終端タグを用いて、属性データセットが表され、第
2の終端タグを用いて、論理ブロックの終わりが表され
る。結果として、パイプライン処理データの論理ブロッ
ク内に属性指令を組み込むことができるので、組合わせ
プロセスにおいて、論理ブロックを後続するデータワー
ドがゼロ以上の1つの指令として扱うことが可能になる
【0043】動作時、組み合わせ回路104は、一般に
、指定の出力FIFOを活動状態にすることによって、
次に読み取るべきデータ出力FIFO(100または1
02)を指定する。集信装置用バッファ110が、デー
タを受信する準備が整うと、指定の出力FIFOがTバ
スに処理データを送り出す。選択された出力FIFOに
おいてデータが得られない場合、FIFOの出力準備完
了信号が非活動状態になり、出力準備完了信号が活動状
態になるまで、Tバスはホールド状態にとどまる。この
時点で、データ転送が行われる。出力準備完了信号が活
動状態のままであれば、1クロックサイクル内に、第2
のワードをTバスに送り出すことが可能になり、その出
力準備完了信号が不活動状態になるか、あるいは、集信
装置用バッファ110が、それ以上データを受信できな
くなるまで(例えば、バッファが満杯になる)、出力F
IFOは、このプロセスを継続する。組合わせデータの
集信装置用バッファ110へのこの転送は、FIFOの
出力準備が整っていることと、下記のパイプラインバッ
ファの状態に基づいて行われる。例えば、集信装置用バ
ッファ110が空の場合には、データを受信する状態に
あるが、現在満杯であれば、そのデータ受信能力は、デ
ータの受信準備が整った下流のパイプラインバッファ(
すなわち、出力FIFO114)に基づいて決まる。
【0044】組合わせ回路104は、後述のように、ホ
ストプロセッサの割り込みを受けるGバスにサービスを
行う集信装置によって中断されない限り、前述の米国特
許出願第492576号に記載の組合わせアルゴリズム
に従って動作する。この案に対して唯一異なる点は、属
性パイプライン指令が流動状態の場合、集信装置は、属
性指令の終端タグビットを無視させるモードになる。属
性パイプライン指令がもはや活動状態でなくなると、組
合わせプロセスは、それが出たところから再開される。 図2及び図3に関連して後述のように、集信装置用バッ
ファ110に記憶されている組合わせデータには、さら
に操作が加えられる。
【0045】
【属性/コンテクストデータ記憶及びスイッチング】本
発明のこの特徴によれば、集信装置は、属性/コンテク
ストスイッチング機能の一部を変換エンジンからオフロ
ードし、汎用機能が得られるようにする働きをする。属
性/コンテクストスイッチングは、変換エンジンからの
指令/データパケット内におけるサブパケットの場合も
あれば、あるいは、Gバスを介してユーザによって与え
られる場合もある、集信装置の属性指令における属性セ
ット数を指定することによって活動化する。こうした場
合も受信すると、集信装置は、すぐ、グラフィックス指
令の処理のため、下流のレジスタを変更する1組の指令
をパイプラインに挿入する。
【0046】属性及びコンテクストのスイッチングは、
グラフィックス指令の処理に用いられる新しい1組の属
性またはコンテクストをセットアップするプロセスであ
る。上述のように、属性は、カラー、ラインスタイル、
及び、表面テクスチャーといった幾何学的プリミティブ
に割り当てられる特性であり、ホスト処理システムによ
って決定され、変換エンジンに送られる。変換エンジン
は、1つ以上のプリミティブと1組の属性を関連づけ、
それが、さらに、パイプラインで送られ、プリミティプ
指令の送信前に、下流のレジスタがセットアップされる
ことになる。下流において、属性は、再現プロセスにお
いて用いられるレジスタ値によって表すことができる。 幾何学的プリミティブ指令が、再現プロセスにおいて最
後に用いられたものとは異なる組をなす属性を必要とす
る毎に、属性スイッチが必要になる。一方、コンテクス
トは、ウィンドウサイズ、背景及び前景カラー等といっ
た、特定のプロセスに関する特性である。コンテクスト
は、属性とほぼ同様に、それ自体の組をなすレジスタを
備えている。例えば、変換エンジンが、異なるウィンド
ウの情報を処理する指令を受けると、コンテクストのス
イッチングが生じる。しかしながら、本発明の集信装置
は、コンテクスト情報を属性情報と同様に扱うので、本
書では、属性情報についてしか言及せず、従って、属性
に対する全ての言及が、コンテクスト情報にもあてはま
る。
【0047】本発明によれば、属性スイッチングに関連
した3つの機能、すなわち、プリミティブ指令に属性を
割り当てる機能、新しい属性セットが必要になると、属
性を変更する機能、及び、属性指令セットを管理する機
能が存在する。
【0048】変換エンジンにおける幾何学対象をいくつ
かのより小さいプリミティブ対象に分割し、下流のプリ
ミティブ指令に基づいて幾何学対称を指定することによ
って、属性の割り当てが行われる。共通の幾何学対象か
ら生じるプリミティブ指令は、同じ属性セットを指定す
る。従って、属性レジスタのセットアップは、同じ属性
セットを利用して、指令セット毎に1回行うだけですみ
、また、指令が、現在レジスタにロードされているもの
とは異なる属性セットを指定する場合には、属性を変更
するだけですむ。
【0049】属性値は、属性セット内における各レジス
タ毎に組み込まれた新しい属性値を送ることによって、
下流のレジスタで変更される。本発明によれば、変換エ
ンジンの処理時間を一定に保つため、各属性セット毎に
属性数を割り当てることができ、重複する属性セットは
、集信装置に記憶することができる。従って、変換エン
ジンが1組の属性を指定しようとする毎に、読み取られ
た属性指令を集信装置に送り、属性数によって指定の属
性セットがパイプラインで送られるようにする。集信装
置は、属性数の変化について読み取った各属性指令毎に
検査を行い、属性数が現在の属性セットと異なる場合に
限って、新しい属性セットを下流に送るのが望ましい。 この方法は、指令が発生する毎に、変換エンジンが現在
の属性を判定するタスクが省かれるので、処理時間の節
約になるという利点がある。
【0050】集信装置は、限られた数の属性セットしか
記憶できない。変換エンジンは、従って、集信装置に記
憶された属性セットの現在のテーブルを保持しなければ
ならないので、属性のスイッチングが必要になる毎に、
リストをチェックしなければならない。必要な属性セッ
トが、集信装置のテーブルになければ、変換エンジンは
、納めたいと考える属性セットが後続する属性書込み指
令を送らなければならない。属性書込み指令によって、
パイプラインを下流に送られている属性データだけを随
意に記憶することが可能になる。また、後述のように、
ユーザがGバスを介して与える属性データを集信装置に
記憶することも可能である。
【0051】変換エンジンは、一般に、集信装置の複雑
さとコストを最小限にとどめるため、集信装置用記憶装
置の情報を管理する責務を負っている。変換エンジンは
、各セット毎に必要な開始アドレス及び記憶量を確かめ
る。また、集信装置に現在記憶されているのがどんなセ
ットかを理解し、記憶が容量の最大限に達すると、新し
いセットを記憶するため、どの属性に重ね書きをしなけ
ればならないかを判定する。集信装置は、記憶指令及び
送信指令に応答する以外の管理機能は実施しない。後述
のように、この情報は、全て、集信装置用制御器112
に通される。
【0052】図2には、本発明による属性記憶及び管理
システムの望ましい実施例が示されている。そこに示さ
れているように、属性数を比較するための属性ID検出
器116は、Tバスから属性識別数データを受信するラ
ッチ回路200を備えることが望ましい。次に、受信し
た属性識別数が、上述のように、パイプラインの下流に
送られ、記憶されている最後の属性の識別数と比較され
る。 パイプラインの下流に送られる最後の属性の識別数は、
属性IDレジスタ202に読み取られ、比較器204に
おいて現在の属性識別数と識別される。次に、比較結果
は、ラッチ回路206に保持され、集信装置用制御器1
12に出力されて、属性識別数が同じか否かが示される
。次に、集信装置用制御器は、必要があれば、変換エン
ジンに命令して、属性を変更させたり、必要な属性記憶
管理を実施させたりする。属性をスイッチすべき場合に
は、変換エンジンによって、属性指令が送られ、属性セ
ットを記憶する集信装置の指令から始まり、1つ以上の
属性指令が後続し、最後の属性ワードにセットされた終
端タグビットで終了するセットにまとめられる。集信装
置は、属性セットの記憶時に、終端タグビットを維持し
、セットの長さを記録しなくてもすむようにする。集信
装置によって下流へ送られる属性指令は、指令タグを必
要とするだけであり、終端タグによって示される論理的
グループ化を必要としない。
【0053】属性値は、図2に示すように、アドレスカ
ウンタ210によってアドレス指定される属性RAM2
08に記憶される。変換エンジンによる命令によって、
集信装置用制御器112から書込み信号を受信すると、
属性値が、アドレスカウンタ210によって指定された
属性RAM208のアドレスに書き込まれる。さらに、
後述のように、属性値は、診断テスト時に、入力バッフ
ァ212を介してIバスからデータを入力することによ
って、属性RAM208に書き込むことができる。また
、属性RAM208からの属性値は、出力バッファ21
4を介してIバスに出力し、パイプラインに挿入される
ようにすることができる。このプロセスは、集信装置用
制御器112の制御下で再度実施される。
【0054】本発明の望ましい実施例の場合、属性RA
M208は、1セット毎に、約100のレジスタの属性
及びコンテクスト指令を約80セット、または、50の
レジスタの属性及びコンテクスト指令を160セット保
持するスタティックRAMから構成される。変換エンジ
ンは、記憶域割当てを管理するので、属性セットは任意
の長さにすることが可能であり、総セット数は、総記憶
容量の関数である。アドレスカウンタ210は、属性記
憶または送信指令のアドレスフィールドからロードする
ことができ(後述)、属性指令が属性RAM208に記
憶されるか、または、該RAMから検索される毎に、イ
ンクリメントされる。属性は、記憶指令において指定の
開始アドレスから始めて、記憶され、各属性セットの記
憶の深さは、終端タグが検出されるまで、開始アドレス
からデータを記憶することによって決まる。変換エンジ
ンは、各属性セットの記憶域割当てを決定する責務を負
う。
【0055】本発明の望ましい実施例の場合、集信装置
用制御器112は、変換エンジンから5つの指令を検出
しなければならない。3つの指令は、属性データを記憶
し、あるいは、検索するためのものであり、その他の指
令は、NOP指令及びパイププラグ指令である。各指令
には、記憶または送信(読取り/書込み)機能を指定す
るフィールドが含まれているが、属性指令ワードの他の
ビットは、属性RAM208内の属性セット開始アドレ
スを指定するのが望ましい。このアドレスが、アドレス
カウンタ210に加えられると、該カウンタは、集信装
置用制御器112の制御下でインクリメントする。
【0056】本発明の望ましい実施例によれば、属性記
憶機能を統制するいくつかのプロトコルが存在する。T
バスプロトコルは、組合わせ順序づけプロセスの妨げに
ならないように、プロセッサ出力FIFOから集信装置
の属性指令を得る方法を指定する。属性記憶及び送信プ
ロトコルは、変換エンジンからの属性セットを記憶し、
指定されたセットをパイプラインの下流に送る手順を指
定する。
【0057】Tバスプロトコルの場合、属性スイッチン
グは、ホストプロセッサから変換エンジンへの直接指令
ではなく、イメージを再現する情報に含まれているので
、変換エンジンからの属性指令セットは主シーケンスF
IFO106では識別されない。主シーケンスFIFO
106には、プロセッサ出力FIFOにおける再現指令
ブロックのポインタが含まれており、該出力FIFOに
は、再現指令の論理ブロックに組み込まれた属性指令の
論理ブロックが含まれている。属性指令セットは、終端
タグビットがセットされると終了する。一般に、再現指
令が属性セットに後続し、やはり、その終端タグビット
がセットされると終了する。従って、動作時、組合わせ
回路104は、別の命令に備えて主シーケンスFIFO
106に戻らずに、属性セットの終端タグを検出しなけ
ればならない。組合わせ回路104は、また、集信装置
の指令を検出し、ビットをセットして、属性指令の終端
タグをオーバーライドし、次の命令に備えて主シーケン
スFIFO106に戻らないようにする。
【0058】指令記憶プロトコルの場合、現在集信装置
の属性RAM208に含まれていない属性セットの指定
が所望の際には、変換エンジンによって記憶指令が送り
出される。集信装置用制御器112は、記憶指令を検出
し、アドレスカウンタ210に開始アドレスをロードし
、集信装置の指令ビットをセットして、次のポインタに
備えて組合わせ回路104を主シーケンスFIFO10
6に戻すことになったであろう終端タグをオーバーライ
ドする。記憶指令は、また、集信装置用制御器112の
ビットをセットして、属性RAM208に書込みが行わ
れるようにする。 集信装置の指令ワードはダンプされ、第1の属性指令が
、属性RAM208に書き込まれる。各データの転送毎
に、アドレスカウンタ210がインクリメントする。集
信装置用制御器112は、終端タグの検出がすむまで、
各ワードの転送を承知しており、終端タグが検出される
と、組合わせ回路104が集信装置の指令ビットをリセ
ットし、出力FIFOの読み取りを続行する。さらに、
記憶指令は、指令ビットがセットされると、属性RAM
208に対する書込み中に、属性データがパイプライン
の下流にも転送されるように指定するオプションを与え
る。
【0059】送信プロトコルにおいては、属性セットが
再現指令に必要とされ、属性セットが属性RAM208
に納められていると判定されると、変換エンジンから送
信指令が送り出される。集信装置用制御器112が送信
指令を検出し、属性識別数が現在の属性か否かを判定す
る。 現在の属性であれば、それ以上のアクションは行わず、
集信装置用制御器112が次のパイプラインデータワー
ドを読み取る。一方、指定の識別数が現在のものでなけ
れば、アドレスカウンタ210には、開始アドレスがロ
ードされ、属性指令ビットがセットされて、次のポイン
タに備えて組合わせ回路104を主シーケンスFIFO
に戻すことになったであろう終端タグをオーバーライド
する。 また、それによって、属性RAM208は送信データ端
末装置として指定される。集信装置の指令ワードは、次
に、ダンプされ、第1の属性指令が、属性RAM208
から読み取られる。集信装置は、終端タグの検出がすむ
まで、出力FIFO114に対する各ワードの転送を承
知しており、その検出時点で、集信装置用制御器112
が集信装置の指令ビットをリセットし、組合わせ回路1
04は、新しい指令セットについてプロセッサ出力FI
FOの読み取りを続行する。
【0060】変換エンジンが、そのデータストリームの
終了を決定し、次の命令に備えて主シーケンスFIFO
106に組合わせ制御を戻す場合には、NOP指令を与
えるのが望ましい。指令の終端タグビットをセットしな
ければならないが、データワードのデータは、集信装置
によって停止され、下流に送られない。
【0061】さらに詳細に後述するように、特定の命令
の後、処理の停止が望ましい場合には、パイププラグ指
令が与えられる。望ましい実施例においてプラグをクリ
アする唯一の方法は、集信装置を通常の動作モードに復
元するGバス指令を送ることになる。パイププラグ指令
は、集信装置において停止し、パイプラインの下流には
送られない。
【0062】
【ホストバスインタフェース及び送信データ端末装置/
データ宛先指定】ホストバス(Gバス)インタフェース
は、診断のために用いることが可能な本発明の集信装置
によって支援されるが、用途によっては不要である。し
かし、こうした特徴は、パイプラインに対する直接アク
セスが容易になるので有益である。この診断能力のため
、本発明の集信装置は、パイプラインをプラグ接続し、
ホストプロセッサが、集信装置によってパイプラインか
ら命令を取り出し、あるいは、パイプラインに命令を挿
入することができるようにし、属性RAM208に対す
る読み取り及び書込みを行い、現在のシーケンスFIF
OとGバスのいずれかからの新しい変換エンジンの識別
数をシーケンスFIFOからアンロードし、組合わせ回
路104にロードすることが可能である。さらに、診断
を一層容易にするため、本発明の集信装置は、ユーザが
変換エンジンの出力データを読み取り、下流のピクセル
プロセッサに直接情報を書き込むことができるようにす
る。この特徴の結果として、集信装置は、2つの動作モ
ードを支援することができる。一方のモードでは、変換
エンジンからのデータを下流のハードウェアに送らずに
、ホストプロセッサに直接送り、もう一方のモードでは
、集信装置を介して下流のハードウェアにデータが送ら
れる際、ホストプロセッサにデータが複写される。前者
のモードでは、集信装置は、中間記憶装置が設けられて
いない限り、ホストプロセッサがデータワードを除去す
るまで、パイプラインをプラグ接続する。
【0063】本発明のもう1つの診断機能は、属性RA
M208に対する読み取り及び書込みを行うことである
。 この機能は、属性RAM208の誤動作についてテスト
するための直接的手段として設けられている。該機能は
、また、属性RAMを適正に管理する変換エンジンの能
力をテストする働きもする。
【0064】シーケンスFIFO診断機能は、組合わせ
プロセスとは無関係な、シーケンスFIFOのアンロー
ド能力の動作テストを可能にする。その限界は、テスト
の一部が、シーケンスFIFOの1つがもう1つのシー
ケンスFIFOに制御を移すのを観測することであるた
め、個々のシーケンスFIFOを選択できないという点
である。
【0065】本発明の組合わせ診断能力は、パイプライ
ンがGバスからプラグ接続され、パイプラインデータの
次の送信端末装置に関して、別個に出力FIFO100
及び102から出力を選択することを可能ならしめる、
Gバスプラグ指令に関連して有効に働く。この機能は、
パイプラインデータを検査し、あるいは、変更するGバ
ス読み取り/書込み能力に用いられる。結果として、G
バスインタフェースは、パイプライン及び属性RAM2
08に対する読み取り/書込み動作を支援する双方向イ
ンタフェースでなければならない。
【0066】望ましい実施例の場合、図1に示すGバス
は、32ビット幅の同期/非同期マルチプレクサのアド
レス/データバスである。集信装置用制御器112に対
するGバスインタフェース120は、指令状況組合わせ
レジスタ及びいくつかのデータレジスタ(不図示)から
構成するのが望ましい。データレジスタの1つは、パイ
プラインまたは属性記憶レジスタ118に対するデータ
の一般的な入力/出力レジスタとして利用することがで
きる。他のデータレジスタは、指令及び終端タグビット
の両方または一方のセット時にデータワードを書き込む
ために利用することが可能である。こうしたインタフェ
ースデータレジスタは、全て、32ビット幅が望ましい
【0067】本発明の望ましい実施例の場合、ユーザが
与えることの可能な、集信装置用制御器112によって
支援される少なくとも6つのGバス機能が存在する。該
機能のうちの2つは、パイプラインにアクセスするため
のものであり;2つは、属性記憶レジスタ118にアク
セスするためのものであり;1つは、集信装置用制御器
112を通常の動作に戻すためのものであり;1つは、
ホストプロセッサを介して集信装置用制御器112をそ
の初期状態にリセットするためのものである。最初の4
つの機能は、集信装置が、現在行っている動作を停止し
、他の何かを開始させる次の命令を受信するまでプロセ
スを続行するモード機能である。これらの機能の中には
、機能のアクションを修正するため、機能の命令に修正
ビットが組み込まれているものもある。
【0068】第1の命令、すなわち、パイプライン読み
取り命令は、2つのモード、すなわち、集信装置用バッ
ファ110からGバスにデータストリームを転向するモ
ードと、データが出力FIFO114に書き込まれる際
、データストリームをGバスに複写するモードを備えて
いる。指令及び終端タグビットは、集信装置用バッファ
110から読み取られる各ワード毎に、Gバス状況レジ
スタにおいて反映される。状況レジスタは、どの読み取
りモードが現在活動状態にあるかを示すことも可能であ
る。 転向モードの場合、新しいデータの読み取りは、集信装
置用バッファ110から前のモードを除去するGバスに
基づいて行われ、一方、複写モードの場合、新しいデー
タの読み取りは、Gバスと集信装置用バッファ110の
準備が両方とも整っているかどうかによって行われる。 パイプラインは、次のGバス指令を受信するまで、読み
取りを続行する。
【0069】第2の命令、すなわち、パイプライン書込
み命令が備えるモードは1つであるが、Gバスプラグが
予め用いられていることを必要とする。Gバスプラグは
、Gバスインタフェース120のすぐ上のパイプライン
に接続されるので、IバスパイプラインのデータはGバ
スパイプラインのデータと混合することはない。指令タ
グの書込みは、データワードに関して指令タグをセット
するGバスインタフェースのデータ指令レジスタに書き
込むことによって行われる。データレジスタには、非指
令データが書き込まれる。終端タグビットは、不必要で
あり、書込み動作は、次のGバス指令を受信するまで続
行される。Gバスプラグは、復元機能によって除去され
る。
【0070】Gバスを介した属性記憶レジスタ118か
らの読み取りには、属性読み取り機能に開始アドレスを
組み込むことが必要になる。パイプラインは、集信装置
内において2つの独立した動作を同時に混合しないよう
に、プラグ接続するのが望ましい。Gバス状況レジスタ
には、属性記憶レジスタ118から読み取られる各ワー
ド毎に、セットされているか、あるいは、クリアされて
いる指令及び終端タグフラグを納めることができる。こ
の読み取り動作は、次のGバス指令を受信するまで、続
行することになり、Gバスプラグは、復元指令によって
除去される。
【0071】属性記憶レジスタ118に対する書込みに
は、属性書込み機能に開始アドレスを組み込むことが必
要になる。書込み動作時には、パイプラインがプラグ接
続されるので、記憶装置に対するパイプライン指令によ
るアクセスは行われない。上述のように、記憶装置にお
ける情報管理は、変換エンジンの責任であり、従って、
属性記憶レジスタ118に対する変更は、変換エンジン
の共用メモリと協調して行うことが望ましい。書込み動
作は、次のGバス指令を受信するまで続行され、Gバス
プラグは、復元機能によって除去される。
【0072】復元機能は、Gバス指令を終了させ、集信
装置用制御器112を通常の動作に戻すために設けられ
ている。復元機能は、そのサイクルが完了すると、現在
のGバス動作を停止し、パイプラインからプラグをはず
し、集信装置用制御器112がその主機能を続行できる
ようにする。Gバス状況レジスタは、任意の時点におけ
るプラグの状況を表示するのが望ましい。
【0073】最後に、集信装置用制御器112を無条件
でパワーアップ状態に戻すため、リセット命令を与える
ことができる。これは、主として、装置全体をオフにし
ないで、集信装置を既知の初期設定状態にセットするこ
とが必要になる状況において用いられる。
【0074】望ましい実施例の場合、3つのパイプライ
ンデータの送信端末装置、すなわち、集信装置用バッフ
ァ110、属性記憶レジスタ118、及び、Gバスが存
在するが、1度に1つの送信データ端末装置しか指定す
ることができない。送信データ端末装置が指定されない
場合には、パイプラインプラグ条件が存在する。同様に
、望ましい実施例の場合、パイプライン処理データに関
する3つの宛先装置、すなわち、出力FIFO114、
属性記憶レジスタ118及び、Gバスが存在する。宛先
のない場合も含め、任意の数の宛先を指定することが可
能である。 宛先が指定されない場合、パイプラインデータの転送は
行われない。こうした事例の1つとして、Gバスから属
性アドレスカウンタ210がロードされる場合がある。
【0075】ホストプロセッサからのGバス指令は、そ
れぞれのビットに記憶される値に従って、異なる機能を
実施する1つ以上のビットパターンから構成される。こ
うした全ての指令は、Gバスインタフェース120を介
して、それらの解読が行われる集信装置用制御器112
に送られる。例えば、異なるビットによって、送られて
いる指令のタイプ、送信データ端末装置、及び、1つ以
上のデータ宛先、Gバスプラグ指令の有無、及び、送信
データ端末装置及びデータ宛先指定子の現状を指定する
ことができる。後者は、パイプラインプラグが有効にな
ると、これを判定し、あるいは、診断プログラマに対し
て意図する状態を確認させるのに用いられる。同様に、
現在選択されている変換エンジンは、指令ワードの特定
のビットで指定することもでき、組合わせ回路104の
制御ラインの状態は、モニターすることができる。上記
を実現することが可能な特定の技法は、当該技術におけ
る通常の技能者の裁量に任されている。
【0076】ホストプロセッサは、図3に示すGバス指
令レジスタ300に書き込むことによって、Gバスにお
けるアクションの大部分を開始させ、別の指令を送るこ
とによってそのアクションを終了させる。最後の指令は
、集信装置をその通常の動作モードに戻す復元機能が望
ましい。上述の少なくとも6つのGバス機能は、ホスト
プロセッサによって4つのプロトコルに区分化すること
ができる。それらは、読み取り、書込み、復元、及び、
リセットである。機能は、これらの指令を1つ以上組み
合わせたものである。Gバス指令レジスタ302には、
1つ以上の指令を同時に書き込むことができる。指令は
、例えば、4つのグループ:すなわち、送信データ端末
装置、データ宛先、リセット、及び、その他の指令に区
分化される。
【0077】Gバス読み取り指令は、集信装置用バッフ
ァ110または属性記憶レジスタ118を送信データ端
末装置として指定し、Gバスをデータ宛先の1つとして
指定する。従って、Gバス読み取り指令は、送信データ
端末装置指令を送り、Gバスを宛先指令の1つとして指
定することによって、読み取り動作を開始させる。
【0078】パイプラインからのデータの読み取りは、
読み取り要求時のパイプライン及び集信装置におけるデ
ータ利用可能度に依存している。従って、パイプライン
動作を中断させずにハイプラインから読み取るには、パ
イプラインプラグ指令を送らなければならない。パイプ
ラインプラグ指令は、送信データ端末装置または他のデ
ータ宛先を変更せずに、あるいは、Gバスの読み取り準
備を整えることなく、データ宛先としてGバスを追加す
る。Gバスが宛先になると、送信データ端末装置及びデ
ータ宛先が何かについて、静的状態で、集信装置の状態
を観測することができる。一方、当初Gバスの読み取り
準備が整わないようにすることによって、属性操作の進
行中は、プロセスが変化して、通常のパイプライン状態
に戻るまで、Gバスによるデータの読み取りが可能にな
る。従って、Gバスは、この時点で、Gバスの制御によ
って集信装置を通常の状態に戻すことができるという確
信をもって、集信装置の制御を行うことができる。
【0079】属性記憶レジスタ118からのデータ読み
取りは、パイプラインのプラグ接続及び同時に行われる
他のアクティビティにも依存している。第1の手順は、
現在の送信データ端末装置及びまたは他のデータ宛先を
変更せずに、データ宛先としてGバスを追加するパイプ
ラインプラグ指令を送ることである。属性記憶レジスタ
118に対するパイプラインアクセスが進行中の場合、
Gバスを有効に引き継ぐことが可能になる前に、現在の
プロセスを中断させることがないようにして、アクセス
を完了しなければならない。プロセスが変化して、通常
のパイプライン動作に戻るまで、Gバスはデータの読み
取りを続行することができる。次のステップは、開始ア
ドレスを属性アドレスカウンタ210にロードすること
である。従って、次には、送信データ端末装置として属
性記憶レジスタ118を指定し、データ宛先としてGバ
スを指定する指令を送らなければならない。パイプライ
ンがデータ宛先として指定されるが、準備が整っていな
いという場合を除き、属性記憶レジスタ118の読み取
り準備が整っている。
【0080】Gバスの読み取りは、新しいGバス指令を
集信装置に送ることによって任意の時点で終了させるこ
とができる。
【0081】Gバス書込み指令を送る前に、パイプライ
ンをプラグ接続しなければならない。プラグが所定位置
に接続されると、Gバスインタフェース120の状況ワ
ードを読み取ることによって、パイプラインの状態を判
定することができる。Gバス属性のアクセス時に、プラ
グがたまたま接続されると、属性プロセスが完了するま
で、プラグを利用して、データの読み取りを行うことが
できる。この時点でGバス指令を送り、集信装置をGバ
ス書込みモードにすることができる。
【0082】ホストは、1つ以上のデータ宛先のある送
信データ端末装置としてGバスを指定する指令を送るこ
とによって、Gバス書込み動作を開始することができる
。集信装置は、送信データ端末装置としてのバスをセッ
トアップして、データ宛先の準備が整っているかチェッ
クする。全ての準備が整うと、集信装置によって転送を
行うことが可能になる。ホストプロセッサによるデータ
レジスタに対する書込みがすむと、集信装置がデータを
指定の場所に転送する。再び、データ宛先の準備が整っ
ているかテストされるが、このプロセスは、新しい指令
が集信装置に送られるまで続行される。
【0083】Gバスを介した属性記憶レジスタ118に
対するデータ書込みは、パイプラインのプラグ接続及び
その時点で行われる他のアクティビティに依存する。属
性記憶レジスタ118に対するパイプラインのアクセス
が進行中の場合、アクセスを完了しなければならない。 さもなければ、Gバスは集信装置をそのもとの状態に戻
すことができない。従って、Gバスは、Gバスプラグを
差し込んで、属性操作が完了し、集信装置が送信データ
端末装置のパイプライン状態に戻るまで、データ転送を
続行できるようにするのが望ましい。
【0084】Gバス書込みは、新しいGバス指令を集信
装置に送ることによって、任意の時点で終了させること
ができる。
【0085】復元機能は、Gバスがパイプラインの状態
を変化させる前に、Gバス指令を送って、送信データ端
末装置及びデータ宛先をもとの状態にすることから成る
【0086】最後に、リセット指令は、主として、集信
装置をパワーアップリセット状態から移行させるのに用
いられる。集信装置がパワーオンになると、集信装置は
、ホストプロセッサによって解除されるまで、リセット
状態に保持される。この結果、パイプラインの各セクシ
ョンに対するリセット制御が可能になる。
【0087】次に、図3に関連して、本発明の集信装置
用制御器112について詳述する。
【0088】図3に示すように、本発明の集信装置用制
御器112は、Gバスから集信装置の指令を捕捉するG
バス指令レジスタ300と、Tバスから集信装置の指令
を捕捉するTバス指令レジスタ302から構成される。 Tバスに指令が存在する場合、その指令操作の終了が検
出されて、パイプラインモードが再び確立するまで、こ
の指令はTバス指令レジスタに捕捉されている。同じこ
とが、Gバス指令レジスタ300についてもあてはまる
。Tバス指令レジスタ302及びGバス指令レジスタ3
00からの出力が、指令マルチプレクサ304に入力さ
れ、新しいGバス指令情報とTバス指令情報のいずれか
が選択される。望ましい実施例の場合、オーバーライド
制御を可能にするため、Gバス指令が、Tバス指令に優
先する。新しい指令を受信しなければ、指令マルチプレ
クサ304は、前の状態を持続する。
【0089】本発明の集信装置用制御器112には、指
令マルチプレクサ304の出力に応答し、集信装置用制
御器112によって制御される全ての装置について、活
動状態にある送信データ端末装置及びその条件修飾子を
識別する送信データ端末装置用調整装置306も含まれ
ている。上述のように、こうした送信データ端末装置に
は、集信装置用バッファ110、属性記憶レジスタ11
8、または、Gバスがある。すなわち、送信データ端末
装置用調整装置306は、チェックを行い、選択された
装置の出力が使用可能か否かを判定することによって、
指定の装置の読み取りを行えるか否かを確かめる。ただ
し、転送データに対する実際の判定は、データを受信す
る全ての宛先の能力に基づいて行われる。従って、転送
に関係する全ての要素が準備を整えるまで、実際のデー
タ転送は行われない。各送信データの端末装置には、ア
クセスのための待機時間を最小限にとどめるFIFOを
設けることができる。
【0090】集信装置用制御器112には、活動状態に
ある宛先装置と、場合によっては、各装置毎に、その条
件修飾子を識別するデータ宛先調整装置308を設ける
ことも可能である。前述のように、指定の宛先としては
、出力FIFO114、属性記憶レジスタ118、また
は、Gバスがある。この場合、指定の宛先装置をチェッ
クして、その入力準備が整っているかが確かめられる。 指令が異なれば、宛先も異なる可能性があるので、もち
ろん、データ転送前に、その転送に関するデータを入手
できなければならない。送信データ端末装置及びデータ
宛先のチェックは、同時に行い、処理効率を最大限に高
めるのが望ましい。
【0091】集信装置用制御器112には、さらに、駆
動信号を出力して、データ転送を開始させる装置ドライ
バ310も含まれている。装置ドライバ310は、指令
マルチプレクサ304から指令を受信した旨の指示を受
信し、送信データ端末装置用調整装置306及びデータ
宛先用調整装置308から指定の送信データ端末装置及
びデータ宛先の準備が整っている旨の信号を受信し、制
御を受ける各装置の準備完了状態の表示を受信する。指
定の送信データ端末装置及びデータ宛先の準備が整うと
、装置ドライバ310は、適合する出力書込みまたは読
み取り信号を、それぞれ、適合する送信データ端末装置
またはデータ宛先装置に送る。属性RAM208に対す
る属性値の読み取りまたは書込みが行われると、やはり
、信号が出力されて、アドレスカウンタ210がインク
リメントされ、属性処理が完了すると、属性信号の終り
が、Tバス指令レジスタに対して出力される。
【0092】集信装置用制御器112には、さらに、そ
れぞれ、Iバスを駆動することが可能な、集信装置用バ
ッファ110、属性記憶レジスタ118、または、診断
インタフェース120のいずれかを使用可能にする信号
を送り出すバス制御制御装置312が含まれている。一
方、Tバスに関する使用可能信号は、組合わせ回路10
4による制御を受ける。
【0093】最後に、集信装置用制御器112には、各
クロックサイクル毎に、ハーフサイクルマークによって
刻時され、属性記憶レジスタ118のアドレスカウンタ
210に対してロード属性アドレス及び属性RAMアド
レスを与える働きをするクロックレジスタ314が含ま
れている。 すなわち、属性RAM208に対する書込みまたは読み
取りの開始時に、ロードアドレス信号が加えられ、アド
レスカウンタ210にロードされる。また、新しい属性
データセットが出力FIFO114に書き込まれる際に
は、クロックレジスタ314によって、属性ID検出装
置116のIDレジスタ202に属性RAM208のデ
ータアドレスがロードされる。
【0094】
【発明の効果】従って、本書に記載の集信装置は、時間
ベースの集信装置とは対称的に、供給される指令内の情
報をベースにして複数の入力からデータストリームを組
み合わせる働きをする。組合わせアルゴリズムは、情報
のパケット及びサブパケットを指定の配列にアセンブル
することによって、異なる入力から順次データパケット
及び階層的データパケットを組み合わせることができる
。また、集信装置の属性記憶機構は、単一指令を利用し
、データパケット及び属性データをデータストリームに
挿入できるようにする。この指令は、データパケットを
強制的に挿入する、あるいは、以前の挿入と現在指定さ
れた挿入とが異なる場合に限って挿入する修飾子を備え
ていることが望ましい。結果として、反復データの挿入
が不要になり、親入力は、他の入力と連絡して、現在の
属性を判定する必要がなくなる。さらに、本発明の集信
装置によれば、1つの送信データ端末装置及び1つ以上
のデータ宛先を指定する単一指令によってデータストリ
ームの経路指定を行うことが可能になる。この方法によ
って、1つの送信データ端末装置及びデータ宛先用バス
の両方または一方からもう1つの送信データ端末装置及
びデータ宛先用バスの両方または一方へスイッチするシ
ステムのアーキテクチャが大幅に単純化され、また転送
時間を最小限におさえるため、順次ではなく、同時に、
送信データ端末装置及びデータ宛先の準備完了状態を評
価することが可能になる。従って、本発明の集信装置に
よって、システムの複雑性が減少し、同時に、転送速度
が高まる。最後に、本発明の診断インタフェースによれ
ば、送信データ端末装置を分離することによって、集信
装置の他のコンポーネントに影響を与えないようにして
、各送信データ端末装置毎に別個に入力をスイッチする
ことが可能になる。
【0095】以上で本発明の典型的な実施例に関する説
明を終えたが、当該技術の熟練者にはすぐ明らかになる
ように、本発明の新規の教示及び利点をあまり逸脱する
ことなく、典型的な実施例に多くの修正を追加すること
が可能である。例えば、本発明による教示は、本書に記
載のグラフィックスシステム以外に、かなり異なるタイ
プの指令及び他の処理環境に適用することが可能である
。さらに、集信装置用制御器112及び組合わせ回路1
04の処理機能を共通プロセッサの制御下で組合わせる
ことにより、集信装置の全ての機能を単一のプロセッサ
によって制御することができる。従って、こうした全て
の修正は、特許請求の範囲に規定の本発明の範囲内に含
まれるものとする。
【図面の簡単な説明】
【図1】本発明の好適な実施例に基づく集信装置の概略
図である。
【図2】図1の回路を用いた属性記憶及び属性ID検出
回路の概略図である。
【図3】図1に示される各要素を制御するための集信装
置制御器の概略図である。
【符号の説明】
100…出力FIFO 102…出力FIFO 104…集信装置 106…シーケンスFIFO 108…シーケンスFIFO 110…集信装置バッファ 112…集信装置制御器 114…出力FIFO 116…属性ID検出回路 118…属性記憶回路 120…診断インタフェース

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】パイプライン処理データストリームに対す
    る直接ユーザアクセスを可能にするための装置であって
    :データ処理指令及び関連データのパケットを供給する
    ための少なくとも1つのデータ源と;前記データ処理指
    令及び関連データのパケットを所定の配列で組み合わせ
    て、前記パイプライン処理データストリームを形成する
    ための手段と;さらに、直接ユーザの制御下で、少なく
    とも1つのデータ宛先に前記パイプライン処理データス
    トリームを供給するためのユーザインタフェースと;か
    ら成ることを特徴とする装置。
JP3049834A 1990-03-16 1991-03-14 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置 Pending JPH04222049A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49471690A 1990-03-16 1990-03-16
US494716 1990-03-16

Publications (1)

Publication Number Publication Date
JPH04222049A true JPH04222049A (ja) 1992-08-12

Family

ID=23965677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3049834A Pending JPH04222049A (ja) 1990-03-16 1991-03-14 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置

Country Status (3)

Country Link
US (1) US5337410A (ja)
EP (1) EP0447228A3 (ja)
JP (1) JPH04222049A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009447A (ja) * 2007-06-29 2009-01-15 Nippon Telegr & Teleph Corp <Ntt> データ処理装置
JP2011233155A (ja) * 2011-06-16 2011-11-17 Nippon Telegr & Teleph Corp <Ntt> データ処理装置
CN113949454A (zh) * 2021-09-08 2022-01-18 国网电力科学研究院有限公司 光纤/e1转换设备、安全稳定控制系统站间通信方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513368A (en) * 1993-07-16 1996-04-30 International Business Machines Corporation Computer I/O adapters for programmably varying states of peripheral devices without interfering with central processor operations
US5588000A (en) * 1995-03-27 1996-12-24 Emulex Corporation Apparatus for reordering data frames within an interface device
US5673416A (en) * 1995-06-07 1997-09-30 Seiko Epson Corporation Memory request and control unit including a mechanism for issuing and removing requests for memory access
CA2237406A1 (en) * 1995-11-13 1997-06-05 Wideband Corporation Wide bandwidth network technology
JP3090605B2 (ja) * 1995-12-26 2000-09-25 インターナショナル・ビジネス・マシーンズ・コーポレ−ション マルチプロセッサ装置
US6230245B1 (en) 1997-02-11 2001-05-08 Micron Technology, Inc. Method and apparatus for generating a variable sequence of memory device command signals
US6175894B1 (en) 1997-03-05 2001-01-16 Micron Technology, Inc. Memory device command buffer apparatus and method and memory devices and computer systems using same
US5996043A (en) 1997-06-13 1999-11-30 Micron Technology, Inc. Two step memory device command buffer apparatus and method and memory devices and computer systems using same
US6484244B1 (en) 1997-06-17 2002-11-19 Micron Technology, Inc. Method and system for storing and processing multiple memory commands
JP3548396B2 (ja) * 1997-09-24 2004-07-28 キヤノン株式会社 描画処理装置、描画処理方法、及び記憶媒体
US6202119B1 (en) * 1997-12-19 2001-03-13 Micron Technology, Inc. Method and system for processing pipelined memory commands
US6145033A (en) * 1998-07-17 2000-11-07 Seiko Epson Corporation Management of display FIFO requests for DRAM access wherein low priority requests are initiated when FIFO level is below/equal to high threshold value
US6175905B1 (en) 1998-07-30 2001-01-16 Micron Technology, Inc. Method and system for bypassing pipelines in a pipelined memory command generator
US6268874B1 (en) * 1998-08-04 2001-07-31 S3 Graphics Co., Ltd. State parser for a multi-stage graphics pipeline
US6119207A (en) * 1998-08-20 2000-09-12 Seiko Epson Corporation Low priority FIFO request assignment for DRAM access
US6178488B1 (en) 1998-08-27 2001-01-23 Micron Technology, Inc. Method and apparatus for processing pipelined memory commands
US6753878B1 (en) * 1999-03-08 2004-06-22 Hewlett-Packard Development Company, L.P. Parallel pipelined merge engines
US6516032B1 (en) 1999-03-08 2003-02-04 Compaq Computer Corporation First-order difference compression for interleaved image data in a high-speed image compositor
US6384833B1 (en) * 1999-08-10 2002-05-07 International Business Machines Corporation Method and parallelizing geometric processing in a graphics rendering pipeline
US6466222B1 (en) * 1999-10-08 2002-10-15 Silicon Integrated Systems Corp. Apparatus and method for computing graphics attributes in a graphics display system
DE60141262D1 (de) * 2000-08-31 2010-03-25 Texas Instruments Inc Automatische Farbabstimmung für verteiltes Projektionssystem
US6728790B2 (en) * 2001-10-15 2004-04-27 Advanced Micro Devices, Inc. Tagging and arbitration mechanism in an input/output node of a computer system
JP3853637B2 (ja) * 2001-11-02 2006-12-06 株式会社ソニー・コンピュータエンタテインメント 情報処理システム、方法及びコンピュータプログラム
US6750186B2 (en) * 2002-02-04 2004-06-15 Robert Black Composition and method for cleaning dishwashers
US7505029B2 (en) * 2002-12-31 2009-03-17 Intel Corporation System and method for controlling multiple processing units with a single input device
US7525547B1 (en) * 2003-08-12 2009-04-28 Nvidia Corporation Programming multiple chips from a command buffer to process multiple images
US9363481B2 (en) * 2005-04-22 2016-06-07 Microsoft Technology Licensing, Llc Protected media pipeline
US7965708B2 (en) * 2005-06-07 2011-06-21 Cisco Technology, Inc. Method and apparatus for using meta-packets in a packet processing system
US8074219B2 (en) 2007-06-27 2011-12-06 Microsoft Corporation Order preservation in data parallel operations
US8996556B2 (en) * 2009-06-05 2015-03-31 Microsoft Technology Licensing, Llc Parallel processing of an ordered data stream
US7934045B2 (en) * 2009-06-09 2011-04-26 International Business Machines Corporation Redundant and fault tolerant control of an I/O enclosure by multiple hosts
CN102662642B (zh) * 2012-04-20 2016-05-25 浪潮电子信息产业股份有限公司 一种基于嵌套滑动窗口和遗传算法的并行处理方法
JP5812533B2 (ja) * 2012-05-31 2015-11-17 株式会社日立製作所 通信装置、及び、通信方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847755A (en) * 1985-10-31 1989-07-11 Mcc Development, Ltd. Parallel processing method and apparatus for increasing processing throughout by parallel processing low level instructions having natural concurrencies
US4862392A (en) * 1986-03-07 1989-08-29 Star Technologies, Inc. Geometry processor for graphics display system
US4829520A (en) * 1987-03-16 1989-05-09 American Telephone And Telegraph Company, At&T Bell Laboratories In-place diagnosable electronic circuit board
US5142677A (en) * 1989-05-04 1992-08-25 Texas Instruments Incorporated Context switching devices, systems and methods
US5034946A (en) * 1989-12-18 1991-07-23 Bell Communications Research, Inc. Broadband concentrator for packet switch

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009447A (ja) * 2007-06-29 2009-01-15 Nippon Telegr & Teleph Corp <Ntt> データ処理装置
JP2011233155A (ja) * 2011-06-16 2011-11-17 Nippon Telegr & Teleph Corp <Ntt> データ処理装置
CN113949454A (zh) * 2021-09-08 2022-01-18 国网电力科学研究院有限公司 光纤/e1转换设备、安全稳定控制系统站间通信方法
CN113949454B (zh) * 2021-09-08 2023-02-14 国网电力科学研究院有限公司 光纤/e1转换设备、安全稳定控制系统站间通信方法

Also Published As

Publication number Publication date
EP0447228A2 (en) 1991-09-18
EP0447228A3 (en) 1993-01-07
US5337410A (en) 1994-08-09

Similar Documents

Publication Publication Date Title
JPH04222049A (ja) 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置
US5325493A (en) System for distributing command/data packets tagged by their unit identifier for parallel processing by a ready processing unit and recombination
JP4249397B2 (ja) グラフィックス・パイプラインを同期化する方法および装置
KR0163234B1 (ko) 데이타 스트리밍 메카니즘, 스트리밍 장치 어댑터, 컴퓨터 시스템 및 데이타 처리 시스템
US5659718A (en) Synchronous bus and bus interface device
US6658477B1 (en) Improving the control of streaming data through multiple processing modules
US6996659B2 (en) Generic bridge core
EP1492295A1 (en) Stream data processing device, stream data processing method, program, and medium
US20160344644A1 (en) System and method for ordering of data transferred over multiple channels
JPH06215141A (ja) 2つのグラフィック・データ・ストリームを同時に処理する装置および方法
JPH09223089A (ja) 複数バス・ターゲットへのパケット・データの分割を可能にする方法および装置
JPH05204835A (ja) コンピュータのバスを周辺装置の制御器に接続するための汎用装置
US5594878A (en) Bus interface structure and system for controlling the bus interface structure
JP2845162B2 (ja) データ転送装置
US6795075B1 (en) Graphic processor having multiple geometric operation units and method of processing data thereby
JP3578075B2 (ja) ディスクアレイ制御装置及びディスクアレイ制御方法
US6189075B1 (en) Circuit for the management of memories in a multiple-user environment with access request and priority
CA2175970C (en) Information processing system for performing mutual control of input/output devices among a plurality of clusters
JPH10177541A (ja) データ転送装置及びデータ転送システム
US20030041190A1 (en) System and method for efficiently performing a command swapping procedure
KR101706201B1 (ko) 다이렉트 메모리 액세스 컨트롤러 및 그것의 동작 방법
JP3967792B2 (ja) パケット化されたデータ通信インタフェース機器のpciシリアルバスインタフェース機器回路を自律的に動作させるための方法ならびに自律ブート回路
KR101116613B1 (ko) 메모리 액세스 제어 장치 및 방법
JP2723412B2 (ja) 主記憶プリポート制御方式
US20050165988A1 (en) Bus communication system