JPH04222070A - コンピュータグラフィックスシステム用演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータグラフィッ
クスシステムにおいて図形プリミティブをフレームバッ
ファに描写する方法と装置に関する。特に本発明はコン
ピュータグラフィックスシステムにおいて算術及び理論
演算を実行する方法と装置に関する。

【０００２】

【従来の技術】コンピュータグラフィックスのワークス
テーションは多様な用途で極めて詳細なグラフィックス
シミュレーションを実行することができる。コンピュー
タ援用設計（ＣＡＤ）及びコンピュータ援用製造（ＣＡ
Ｍ）の分野で働く技師及び設計者は一般に、多様な計算
型タスクにグラフィックスシミュレーションを活用する
。従ってコンピュータグラフィックスのワークステーシ
ョン産業は迅速かつ一層細密にグラフィックスシミュレ
ーションを実施できる一層強力なコンピュータグラフィ
ックスのワークステーションを志向してきた。

【０００３】グラフィックス能力を有する新式のワーク
ステーションはグラフィックス処理を組織するため基本
的に「ウィンドウ」システムを利用する。この産業は一
層迅速かつ詳細なグラフィックス能力を得ることを志向
してきているので、コンピュータワークステーションの
技師はグラフィックスワークステーションとユーザとの
高度の対話性を保持する高性能の多重ウィンドウシステ
ムを設計することを試みてきた。

【０００４】このようなグラフィックスシステムのウィ
ンドウシステムの主な機能はユーザにワークステーショ
ンでの多重処理への同時的アクセスを付与することであ
る。これらの処理は各々独自の領域を介してワークステ
ーションの表示装置上でユーザへのインタフェースを提
供する。ユーザはワークステーションでの多重処理を表
示する多重ウィンドウを利用して、同時に一つ以上のタ
スクを管理できるので、ユーザにとって全体的に生産性
が高まる。

【０００５】グラフィックスシステムではシステムの画
面に図形プリミティブを「描写（ｒｅｎｄｅｒ）」すな
わち作図するため幾つかの体系を実行しなければならな
い。 「図形プリミティブ（ｇｒａｐｈｉｃｓ　ｐｒｉｍｉｔ
ｉｖｅｓ）」とは多角形ベクトル又はスプラインのよう
な図形画像の基本要素のことである。図形画像は全てこ
れらの図形プリミティブの組合せから形成される。図形
プリミティブの描写を行うため多くの体系を活用するこ
とができる。

【０００６】図形描写手順は一般に「走査変換器」と呼
ばれる図形描写ハードウェアの素子内で実行される。走
査変換器図形プリミティブを処理し、それらを「フレー
ムバッファ」記憶装置に記憶される画素すなわち「画素
」へと変換する。フレームバッファは基本的に画面上に
トレースされる特定の図形プリミティブに対応する、シ
ステムの表示画面での画素の起動に関する情報を記憶す
る複数個のビデオ直接アクセス記憶装置（ＶＲＡＭ）コ
ンピュータチップから成っている。一般にフレームバッ
ファは画素起動データを全て含み、グラフィックスシス
テムがワークステーションの画面にこの情報をトレース
できるようにこの情報を記憶する。フレームバッファは
一般に動的記憶装置であり、周期的に更新される。

【０００７】このように、コンピュータグラフィックス
システムはコンピュータの記憶装置に記憶された画像表
現を人間が理解し易い画像表現に変換する。画像表現は
一般に一連のカラー光線を発するように励振可能である
画素素子のアレイに区分された陰極線管（ＣＲＴ）素子
上に表示される。画素が発する光線の特定のカラーはそ
の「値」と呼ばれる。ＣＲＴのような表示装置は一般に
例えば左から右、及び上から下のような一定の規則的な
順序で順次画素を励振し、毎秒５０ないし７０回のシー
ケンスを反復して画面の更新を維持する。従って、ディ
スプレイを励振するために画素の値が利用される期間中
、この値を保持するには何らかの機構が必要である。フ
レームバッファはこの「更新」機能を提供するために代
表的に利用される。

【０００８】フレームバッファは通常はＶＲＡＭのアレ
イとして実施されるので、これらの表示装置上の画素位
置にフレームバッファのｘ，ｙ座標が割当てられるよう
に「ビットマップ」される。単一のＶＲＡＭが示装置の
画像全体の画素位置に対応するｘ及びｙ座標を全て完全
に記憶するのに充分な記憶域を備えていることは稀なの
で、一般には複数のＶＲＡＭが使用される。使用される
特定のマッピングアルゴリズムは、どの特定のＶＲＡＭ
が利用可能であるか、画素をいかに迅速に描写可能であ
るかと同時に、ＶＲＡＭをいかに迅速にアクセス可能で
あるか、特定のマッピングを支援するためにどの位のハ
ードウェアを要するか、及びその他の要因のような種々
の要因に左右される。

【０００９】高性能のコンピュータワークステーション
システムでは、一般に実際に可能なできるだけ多くの画
素を同時にアクセスすることが望ましい。しかし、出来
るだけ多くの画素を同時にアクセスすることは各ＶＲＡ
Ｍ周期が全てのＶＲＡＭをアクセスすることを意味する
。一般に全てのＶＲＡＭ用に描写された画素データを供
給することが望ましい。更に、高密度ＶＲＡＭは一般に
画素を描写するハードウェアよりもずっと緩速である。 従ってこの分野では画像を描写するのに必要な程多数の
画素を同時にアクセスでき、それによって画像を完全に
描写するのにフレームバッファに必要なアセクス数を縮
減し、システムの画面に図形プリミティブを最終的に書
き込むのに必要な時間を短縮することとができるコンピ
ュータグラフィックス描写装置とフレームバッファが長
期にわたって待望されてきた。

【００１０】グラフィックスワークステーションで使用
される代表的なＣＲＴ装置は「ラスタ走査」表示装置で
ある。代表的なラスタ走査表示装置は平行線の集合から
成る画素の複数の平行な、非重複帯域である画像を生成
する。このようなシステムの例はロー氏他の米国特許明
細書第４，６９５，７７２号に開示されている。ロー氏
他の特許に開示されているラスタ走査装置はタイルのア
レイとして構成されている。ロー氏他の特許明細書の２
段３６行を参照されたい。ラスタ走査装置は基本的にＣ
ＲＴの赤、緑及び青（ＲＧＢ）チャネル用の複数のビー
ムを利用する。複数のビームは基本的に表示装置のＣＲ
Ｔの左側から表示装置のＣＲＴの右側へと書き込む。

【００１１】一般に、描写アルゴリズムは画素から画素
へとｘ，ｙアドレスを僅かに変化させつつ、連続する画
素用の連続する画素値を計算する。このことは画素アド
レスには大幅な「可干渉性（コヒーレンシ）」があるこ
とを意味している。同時的な画素アドレスのためにＶＲ
ＡＭを構成する場合、アクセスされる画素が高度にコヒ
レントであることが望ましい。

【００１２】画素値を生成するための従来の描写体系は
多角形のようなプリミティブを構成する画素の全てを順
次作成する。画像表現を構成する各プリミティブは順次
画素値を生成するために使用される。従って、フレーム
バッファＶＲＡＭに記憶される画素値の群が生成される
。どの行及び列アドレスをＶＲＡＭに供給すべきかを決
定するため、プリミティブの少なくとも一つの画素のｘ
，ｙアドレスが利用される。しかし、群内の全ての画素
を最初のタイルアクセスでアセクス可能ではなく、従っ
てシステムがＣＲＴにプリミティブを書き込むためには
補足のタイルがフレームバッファからアセクスされなけ
ればならない。

【００１３】ある種の従来のグラフィックスパイプライ
ンシステムはフレームバッファに書き込まれる画素デー
タ用の中間記憶装置として機能する「画素キャッシュ」
を使用することができる。画素キャッシュは一般にフレ
ームバッファをグラフィックスパイプラインシステムの
残りの部分にも接続し、場合によってはデータをフレー
ムバッファに書き込む前にある種の低レベルの描写手順
を提供する。コンピュータグラフィックスシステムにお
ける従来の画素キャッシュは一般に画素データの高レベ
ル処理を行うために利用されず、単にフレームバッファ
ＶＲＡＭから読み出されるデータ用の一時的記憶装置と
して機能する。画素キャッシュを利用したグラフィック
スシステムの例にはコロラド州フォートコリンズのヒュ
ーレットパッカード社のグラフィックステクノロジー部
門から供給されているＴＵＲＢＯ−ＳＲＸグラフィック
スシステムがある。

【００１４】

【発明が解決しようとする課題】図形プリミティブに対
応する画素値データの高レベル処理を行うことができる
中間画素キャッシュ記憶装置がこの分野では長期にわた
って必要とされてきた。このような画素キャッシュはコ
ンピュータグラフィックスの分野ではこれまで提供され
ていなかった。本明細書で特許請求され、開示これた案
件の発明者はフレームバッファへの図形描写が達成され
る速度を大幅に高め、かつ描写効率を大幅に促進する新
規の画素キャッシュ装置と方法を発明したものである。

【００１５】

【課題を解決するための手段】本発明に基づき提供され
る方法と装置はコンピュータグラフィックスシステムで
描写される図形プリミティブの速度と効率を大幅に促進
する前述の長期にわたる課題を達成するものである。本
発明に従って、ラスタ走査データで算術演算を行うため
の回路は図形プリミティブに対応する画素値データを変
換する算術機能を選択する命令コード装置と、命令コー
ド装置とインタフェースされ、グラフィックス演算子を
グラフィックスデータと乗算して変換された画素値デー
タを得るための乗算器と、乗算器とインタフェースされ
、変換された画素値データを既存の画素値データに加算
する組合せ装置と、組合せ装置とインタフェースされ、
変換された画素値データが組合せ装置からあふれた場合
に組合せからのあふれデータを記憶する処理装置、とか
ら構成されている。

【００１６】更に本発明に従って、グラフィックスシス
テムにおいて画素データを処理する方法が提供される。 この方法は画素がキャッシュメモリ内のタイルへと組織
されるキャッシュメモリへと画素データを書き込み、画
素データに一度に１画素つづラスタ算術演算を実行し、
画素データで一度に１タイルつづブール演算を実行し、
画素データを再度キャッシュメモリに書き込み、かつ画
素データをグラフィックスフレームバッファへと描写す
る、各段階から成っている。

【００１７】

【実施例】さて図面を参照すると同一の参照番号は同一
の素子を示しており、図１は１０で概略的に示したフレ
ームバッファグラフィックスシステムを示している。ホ
ストプロセッサ２０は基本的に高性能ＣＰＵと、キャッ
シュメモリとシステムメモリと、母線アダプタとから構
成されている。ホストプロセッサ２０は種々の図形ライ
ブラリを用いてグラフィックスシステムの動作システム
を実行する。

【００１８】ホストプロセッサ２０は指令及びテクスチ
ャを含むデータを変形エンジン４０、又はフレームバッ
ファ８０に直接伝送する。指令がグラフィックスのホス
トプロセッサによって受けられると、これらの指令は変
形エンジン４０にディスパッチされ、この変形エンジン
は一般に変換の観察、ライティング計算、クリッピング
、ラジオシティ及びその他のグラフィックス機能の伝統
的なタスクを実行するためにマイクロコード化されてい
る。変形エンジン４０には好ましくはカラーテクスチャ
補間器（ＣＴＩ）５０と、ＺＩ６０とから成る走査変換
器３０がインタフェースされている。ＣＴＩは同時に多
くの画素パラメタ、例えば赤、緑及び青（ＲＧＢ）、反
射及び拡散パラメタ、アルファ（ｘ，ｙ）パラメタ及び
テクスチャパラメタを解読し、一方、ＺＩはｘ，ｙ及び
ｚ値を補間するだけである。

【００１９】ＣＲＴ５０及びＺＩ６０によってラスタ化
が達成された後、本発明に基づく画素キャッシュ／演算
装置（ＡＬＵ）が例えばガンマ修正、ディザリング、ｚ
比較、ウィンドウクリッピング及び画素カラー値と、フ
レームバッファ８０に以前記憶されたデータとの配合、
等の種々のグラフィックス機能を実行する。好ましい実
施例では、フレームバッファ８０は基本的にデュアルポ
ートビデオ直接アクセス記憶装置（ＶＲＡＭ）チップか
ら成っている。直列ポート９０によりラスタ表示装置１
１０の更新が行われ、ランダムポート１００により新た
な図形プリミティブデータがフレームバッファ８０に供
給される。

【００２０】更に他の好ましい実施例では、フレームバ
ッファ８０は２４面の２０４８×１０２４画素から成っ
ている。各々が赤、緑、青の画素の基本的に８つの面が
ある。テクスチャの記憶、字体の記憶、保持されたラス
タの記憶及び図形パイプライン１０内のウィンドウで使
用される情報にはオフ画面フレームバッファが使用され
る。更に他の好ましい実施例では、グラフィックスシス
テム１０はパイプラインに沿って備えられた種々のハー
ドウェア素子が図形プリミティブの複雑な図形処理を行
うパイプライン形式の体系である。ホストプロセッサ２
０は更に１２０で概略的に示したパイプラインバイパス
に沿った画素キャッシュ／ＡＬＵ７０とインタフェース
されている。フレームバッファ８０内のＶＲＡＭアレイ
の出力はカラーマップを励振し、このカラーマップはラ
スタディスプレイ１１０内のディジタル／アナログ変換
器を励振する。

【００２１】更に他の好ましい実施例では、画素キャッ
シュ／ＡＬＵ７０と、フレームバッファ８０とアドレス
発生器（図示せず）とがテクスチャマッピングに使用さ
れるフレームバッファサブシステムを形成する。多くの
種類のテクスチャがホストプロセッサ２０によって指定
され、記憶されることができる。更に、ホストプロセッ
サ２０によってパイプライングラフィックスシステム１
０に沿って他の多数のグラフィックス指令を特定できる
。

【００２２】画素キャッシュ／ＡＬＵ７０はＣＴＩ５０
によって生成され、ダウンロードされた遠近法修正され
たＲＧＢ拡散及びＲＧＢ反射データを受ける。他の好ま
しい実施例では、画素キャッシュ／ＡＬＵ７０は光源デ
ータを特定のテクスチャカラーと組合せ、画像画素カラ
ー値を形成し、かつ配合、アンチエイリアズ（別名）ベ
クトルアンチエイリアズ多角形、テクスチャマッピング
、ラジオシティ支援、アルファ透過性、画像構成、Ｚバ
ッファリング、ウィンドウクリッピング及び拡散ＲＧＢ
データは反射ＲＧＢデータのデュアル補間を行う。算術
演算及びブール演算、すなわち論理演算の双方から成る
これらのグラフィックス演算は前述の変換がフレームバ
ッファ８０への最終的な書き込みのために実行された後
、全て画素キャッシュに記憶される。

【００２３】図２を参照すると、本発明に基づき備えら
れたＡＬＵが１３０で概略的に示されている。好ましい
実施例では、ＡＬＵ１３０は他の外部記憶装置から成る
こともできる画素キャッシュの一部である。更に他の好
ましい実施例では、本発明に基づき画素キャッシュ／Ａ
ＬＵを用いるグラフィックスシステムの種類と性質に応
じて、複数個のＡＬＵ１３０を一つの画素キャッシュチ
ップに備えてもよい。各々のＡＬＵ１３０は、「スライ
ス」と呼ぶことができ、すなわち複数個のスライスを画
素キャッシュ／ＡＬＵチップに利用することができる。 各々のスライス１３０は好ましくはソースキャッシュ１
４０、パターンキャッシュ１５０及び宛先キャッシュ１
６０と呼ばれる３つの画素タイルキャッシュから成って
いる。好ましい実施例におけるキャッシュ１４０，１５
０及び１６０は３２画素のデータを記憶するようにされ
た直接アクセス記憶装置から成っている。更に他の好ま
しい実施例では、画素はタイル毎に４つの画素を備えた
８つのタイル内のキャッシュ１４０，１５０及び１６０
に組織されている。

【００２４】ソースキャッシュ１４０は画素のフレーム
バッファ上にソース領域と対応する画素値データを記憶
する。同様に、宛先キャッシュ１６０は画素がそこに移
動されるフレームバッファ上のウィンドウ用の宛先デー
タを記憶する。ソース領域と宛先領域は同じウィンドウ
内に配置してもよく、又はソースウィンドウと宛先ウィ
ンドウを実際に分離してもよいことが理解されよう。好
ましい実施例ではパターンキャッシュ１５０はソース又
は宛先キャッシュ内で画素値データと組み合わされ、最
終的にフレームバッファ又は他の画素データ記憶装置に
記憶される特定のパターンを記憶する。

【００２５】更に好ましい実施例では、ラスタ算術演算
装置（ＡＲＯＰ）１７０がスライス１３０内でソースパ
ターン及び宛先キャッシュ１４０，１５０及び１６０に
インタフェースされている。ＡＲＯＰ１７０は本発明に
従ってタイルキャッシュ１４０，１５０及び１６０、又
はそれぞれ１８０及び１９０で示したデータ及びアルフ
ァ入力ポートを含む多くの動作を実行するようにされて
いる。

【００２６】データポート１８０は画素カラーデータを
ＡＲＯＰ１７０に搬送し、一方、好ましい実施例におけ
るアルファポート１９０は配合に必要な補足データを搬
送する。カラーデータポート１８０及びアルファポート
１９０を介して伝送されるデータは、グラフィックス指
令がシステムを介して画素キャッシュ及びスライス１３
０で処理されるために出力される例えばホストプロセッ
サのようなソースから到達する。更に好ましい実施例で
は、ＡＲＯＰ１７０は更にタイルキャッシュ１４０，１
５０及び１６０に記憶された単一の画素で一度に算術演
算だけを実行するようにされている。

【００２７】スライス１３０内にタイルキャッシュには
更にブールラスタ演算（ＢＲＯＰ）装置２００がインタ
フェースされている。ＢＲＯＰ２００は本発明に従って
、タイルキャッシュ１４０，１５０及び１６０内に記憶
されたデータでブール方程式を含む論理演算を行うよう
にされている。更に他の実施例では、ＢＲＯＰ２００は
１つ又は４つの画素、又は画素値データのタイル全体を
表す４つの画素で動作することができる。

【００２８】ＢＲＯＰ２００と指定された入力に応じた
取換え規則を提供する。更に他の好ましい実施例では、
ＢＲＯＰ２００はソースパターン及び宛先キャッシュ１
４０，１５０及び１６０に対応する３つのオペランド、
すなわちソースパターン及び宛先の８つの可能状態にお
ける機能の出力を記述する取換え規則レジスタである。 本発明に従って、ＢＲＯＰ２００の基本的機能は次のと
おりである。

【００２９】

【表１】

【００３０】上記の表でＭＳＢはＢＲＯＰの取換えレジ
スタの最上位ビットであり、ＬＳＢはＢＲＯＰの取換え
レジスタの最下位ビットである。出力は出力母線２１０
に沿ってソース、パターン及び宛先キャッシュに伝送可
能である。

【００３１】ＡＲＯＰ１７０、ＢＲＯＰ２００及びキャ
ッシュ１４０，１５０及び１６０を相互に接続するため
、スライス１３０は複数の母線を備えている。ソース母
線２２０、パターン母線２３０及び宛先き母線２４０は
ＢＲＯＰ２００とＡＲＯＰ１７０をソース、パターン及
び宛先キャッシュに相互接続する。 比較回路２５０は比較出力２６０を供給し、この出力は
画素値の描写中にフレームバッファによってウィンドウ
比較及びｚ比較を達成するために利用されることができ
る。更に、２８０でフレームバッファと、又は２９０で
他のスライスと直接インタフェースされている回転子回
路２７０はフレームバッファ内に回転される画素値デー
タを供給する。

【００３２】ＡＲＯＰ１７０及びＢＲＯＰ２００からの
結果は３つのタイルキャッシュ１４０，１５０及び１６
０のいずれかに再度書き込まれることができる。他の実
施例では、書き込まれる特定のキャッシュはフレームバ
ッファ制御装置によって制御される。一般に、画素キャ
ッシュによって実行される動作には３種類ある。すなわ
ち、描写、ブロック移動及び比較である。描写動作中、
タイルはフレームバッファから宛先キャッシュ１６０へ
と読み込まれ、対応する画素はＣＴＩ５０及びＺＩ６０
から成ることができるグラフィックスシステムの画素プ
ロセッサから受けられる。

【００３３】画素は宛先タイル、パターンデータ及び（
又は）アルファデータと組み合わされ、これはパターン
キャッシュ１５０にロードされ、次にフレームバッファ
に再度書き込まれる宛先キャッシュ１６０へと再度ロー
ドされる。更に別の実施例では、４つの画素が同時に書
き込み、又は書き込まれ、ＡＲＯＰ１７０は一度に１画
素を処理するだけである。この態様では、宛先キャッシ
ュ１６０はステージングバッファとして利用される。好
ましい実施例ではｚ比較及びウィンドウ比較動作で特定
の面を利用できるマスクレジスタがスライスに提供され
る。好ましくは画素と組み合わされるパターンはフレー
ムバッファに記憶されるか、後にパターンキャッシュに
ロードされることができ、又は小さいパターンを画素プ
ロセッサから直接ダウンロードされることができる。

【００３４】ブロック移動動作中、パターンキャッシュ
１５０には先ずスライス毎に３２の画素（タイル毎に８
タイルｘ４画素）がロードされる。同様に、ソースキャ
ッシュ１４０及び宛先キャッシュ１６０がブロック移動
動作で利用される場合はそれらのキャッシュにロードさ
れる。次に処理される各タイルがフレームバッファから
宛先キャッシュ１６０へと書き込まれる。宛先キャッシ
ュ１６０にタイルが充填された後、それらのタイルはタ
イルを正しい走査線及びラスタ走査ディスプレイ上に特
定の画素へと位置合わせする回転回路２８０内の水平及
び垂直位置合わせ回転子を介して再度フレームバッファ
に書き込まれる。基本的にｚ比較動作は描写中にだけ行
うことができる。古いＺ値が宛先キャッシュ１６０へと
読み込まれ、次に画素ポートが比較に利用されるデータ
をＺＩ６０から供給する。次に２つの値が比較器に送ら
れ、その結果、比較されたデータがフレームバッファに
出力される元の値以上、又はこれと等しいかどうかが表
示される。

【００３５】スライス１３０内のウィンドウ動作は描写
中及びブロック移動中の両方で行われることができる。 描写中、書き込まれるウィンドウの識別子が、スライス
１３０内の別個のレジスタである宛先ウィンドウレジス
タ内に記憶される。次に宛先ウィンドウＩＤが宛先キャ
ッシュに書き込まれる画素のウィンドウＩＤと比較され
、その結果がフレームバッファへの線上に出力される。

【００３６】次にブロック移動中、読み出される画素の
ウィンドウＩＤはスライス１３０内の別個のレジスタで
あるソースウィンドウＩＤレジスタ内の数値と比較する
ことができる。ソースレジスタは好適にソースキャッシ
ュ内のソース画素と比較され、宛先レジスタは好適に宛
先キャッシュ内に宛先画素と比較される。双方が等しい
場合は、等値線、すなわち、「ＥＱ」が「真」にセット
される。更に、どのビットがウィンドウＩＤの一部であ
るかを特定し、かつソースと宛先の比較の結果が常に等
しいことを確認するためにマスクレジスタを用いること
ができる。

【００３７】図３を参照すると、ＡＲＯＰ１７０の構成
図が図示されている。好ましい実施例では、ＡＲＯＰ１
７０は各々３００と３１０で示された２つの乗算器から
成っている。好ましい実施例における組み合せ回路３２
０は１０−ビット加算器である。更に、加算によってけ
た上げビットが生じた場合に加算器３２０の結果をあふ
れ値と取換えるあふれ回路３３０がデータ選択レジスタ
３４０とインタフェースされて備えてある。この回路の
出力又はＡＲＯＰ動作の結果は記憶キャッシュの一つに
再度書き込まれる前に更に処理されるため、基本的に３
５０で出力される。

【００３８】更に他の好ましい実施例では、加算器３２
０の各々オペランドは４つの可能な入力の一つから選択
できる。入力として機能する各オペランドはポート３６
０（Ｓ）で乗算器３００へと流れるソースレジスタから
のデータ、又はポート３７０（Ｄ）で乗算器３１０へと
流れる宛先レジスタからのデータである。Ｓ又はＤ入力
はＡレジスタ３８０内に記憶されたアルファデータ、又
は３９０での図形プリミティブのテクスチャ配合に対応
する配合レジスタからのデータ、又は画素プロセッサか
らの画素ポートデータと乗算される。このように、第２
の入力は基本的に４００で概略的に示される配合入力デ
ータ、又はアルファ又はパターン（Ａ／Ｐ）データであ
る。この第２の入力は先ず命令コードレジスタによって
制御されるデータ選択装置４１０を通過する。加算器へ
の第３の可能な入力は単にゼロであり、第４の入力は一
般にテクスチャ及びラジオシティデータを支援する。

【００３９】２つの乗算器３００と３１０はＡ／Ｐポー
ト４００又は配合レジスタ３９０及びＳ又はＤポート３
６０及び３７０のいずれかから入力を受ける。乗算器３
００は配合係数１−Ｍ機能の近似計算を行うために相補
された配合入力を有している。相補及び１−Ｍ関数はそ
れぞれ４２０，及び４３０で概略的に示してある。好ま
しい実施例では、Ｍ配合係数はホストプロセッサからＡ
ＲＯＰ１７０にダウンロードされ、これは画素キャッシ
ュ内の制御レジスタである命令コード（ＯＰＣＯＤＥ）
レジスタによって制御されて乗算器の間でスワップされ
ることができる。命令コードレジスタ（図３には図示せ
ず）は、ＡＲＯＰ１７０を横切るデータ進行を制御する
。

【００４０】画素キャッシュ自体への４つのＡＲＯＰ入
力は１６の可能な演算機能の集合を可能にする。本発明
に基づくＡＲＯＰの更に他の好ましい実施例では、１６
の可能な機能が備えられている。これらの１６の機能に
よってＡＲＯＰの単一のパス（機械サイクル）で最も基
本的な配合及び描写動作を実行することが可能である。 状態間でＡＲＯＰ線を切り換えることによって一つ以上
のパスで更に複雑な機能を実行することができる。好ま
しくは、乗算器へのＡＲＯＰ入力がゼロにセットされる
と、命令コードがＯＰＣＯＤＥレジスタから取り出され
、それによって任意の可能な機能を実行することができ
る。 更に別の好ましい実施例では、乗算器のバイパスによっ
て、それがない場合は２５５／２５６の乗算によって発
生する誤りなしで、フレームバッファの直接的な書き込
みが可能になる。

【００４１】ＡＲＯＰ１７０は本質的に非同期的なデー
タ経路であって、そこでは、ＯＰＣＯＤＥにより選択さ
れた算術関数の結果が選択された入力から発生されて、
クロック周期の終わりにラッチされる。ＡＲＯＰデータ
経路の制御は、アルファ又はパターン（Ａ／Ｐ）バス、
ソースバス（Ｓ）及び宛先バス（Ｄ）に対してデータを
供給する命令コードレジスタ４３０を介して提供される
。

【００４２】ＡＲＯＰ１７０は多面的で有用な装置であ
り、可能な１６の演算機能を簡単に説明することはその
能力を理解する上で有用であろう。これらの１６の動作
の第１は命令コードレジスタ及びデータ経路レジスタか
らＯＰＣＯＤＥ（命令コード）を取り出すことである。 ＡＲＯＰは必ずしも制御装置と配線されていないので、
演算装置に供給される命令コードは命令コードレジスタ
から取り出され、演算装置のＳ及びＡ／Ｐ母線はデータ
経路レジスタで説明したようにソースからデータを取り
出す。それによってＡＲＯＰ１７０の迅速な多重経路機
能が可能になる。

【００４３】第２の演算機能はソースキャッシュ１４０
から１バイトのデータを取り出す機能として説明するこ
とができる。このデータは次に修正されずに、ソースパ
ターン又は宛先キャッシュのような異なるキャッシュの
同じバイトのタイル位置へと移動可能である。それによ
って、最初に画素データを配合せずＡＲＯＰ１７０内に
ガンマ、デガンマ及びダイザーのような修正係数を供給
することができる。この演算機能によって、バイト毎に
並行機能としてウィンドウクリップを実行することがで
きる。

【００４４】本発明に基づき得られる第３の演算機能は
宛先キャッシュ１６０からデータを取り出すことである
。 このデータは次に修正されずに異なるキャッシュの同じ
バイトのタイル位置へと移動可能である。それによって
同様に、最初に画素データを配合せずにＡＲＯＰ１７０
内にガンマ、デガンマ及びダイザーのような別の修正係
数を供給することができる。

【００４５】ＡＲＯＰ１７０によって行われる第４の算
術演算はキャッシュ線でアドレス指定された特定のキャ
ッシュの同じバイトのタイルアドレスに書き込まれた宛
先画素に基準化なしでソース画素を加算することである
。 このラスタ演算機能は中間結果が作成され、ソース及び
宛先キャッシュに一時的に記憶された任意の多重経路機
能に利用することができる。次に中間結果は互いに加算
されることができる。それによってアンチエイリアーズ
（ａｎｔｉａｌｉａｓｅｄ）画像用に、より複雑な構成
機能を実行することができる。

【００４６】第５の算術演算は加算器３２０を８−ビッ
ト加算器に切り換え、けた上げビットをオフチップの他
のスライスにけた上げすることである。けた上げビット
はオフチップから受けられ、それによってユーザは加算
器を互いに連鎖してラジオシティ支援に必要な３２−ビ
ット加算器を構成することができる。この特別のモード
から生ずる３２−ビット加算器は各多角形利用の様式係
数を合計するために使用される。

【００４７】スライス１７０によって利用される第６の
ラスタ演算機能はブロック移動中に画像を配合レジスタ
３９０から誘導された配合係数と配合することである。 ２５６の画像ソースデータで除算された配合レジスタの
内容は、２５５マイナス２５６の画像宛先データで除算
された配合レジスタの内容に加算される。この合成画像
は記憶装置に記憶される。ＡＲＯＰ１７０はこの合成画
像を基本画像配合又は透過性及びアンチエイリアーズ多
角形用に利用する。

【００４８】ＡＲＯＰ１７０によって利用される第７の
算術演算はデータ経路の単一のパス中の合成モードであ
る。このモード中、新たなアルファデータを用いて新た
な画素データが古い画素データと合成され、アンチエイ
リアーズベクトルが生成される。この算術演算によって
良好なアンチエイリアーズベクトルの性能が得られ、ほ
とんどの条件で良好なアンチエイリアーズベクトルが得
られる。

【００４９】ＡＲＯＰ１７０によって利用される第８の
算術演算は画素プロセッサからの画素カラーデータをア
ドレス指定され、修正されないタイルキャッシュの一つ
へと配分する機能である。ＢＲＯＰ２００はＡＲＯＰ１
７０と直列であるので、ラスタブール演算をデータに適
用することができる。この機能は基本的描写用に利用で
きる。

【００５０】第９の算術演算は配合係数がアルファポー
トデータレジスタ３８０から引き出される配合方程式の
修正である、配合動作である。この算術演算は反射ハイ
ライトを有するテクスチャマップされた画像が古い（宛
先）画像へと配合されなければならないテクスチャマッ
ピングの場合に利用される。テクスチャ画像が以前のサ
イクルで生成され、ソースキャッシュに一時的に記憶さ
れると、この演算機能はＡレジスタ３８０に記憶された
アルファ値を使用して画像を宛先と配合する。この機能
は基本的にテクスチャマップサイクルの第２のパス用に
有用である。

【００５１】第１０の算術演算は古い宛先画像に加算さ
れる新たな画素カラーデータを画素ポートから取り出す
ことである。この機能は画素ポートからの画素データが
宛先キャッシュ１６０に記憶された中間結果に加算され
ること以外は前述の第４の演算機能と同一である。好ま
しい実施例では、この機能はテクスチャ画像が宛先画像
と配合された後に反射ハイライトが加算される３−パス
テクスチャマップサイクルの第３のパスに利用される。 次に反射データは宛先キャッシュ１６０に一時的に記憶
されたテクスチャ画像に加算される。

【００５２】第１１の算術演算はＡＲＯＰ１７０が一般
にテクスチャである８−ビットのオペランドをパターン
キャッシュ１５０から送り、８−ビットオペランドを前
述の第８の算術演算機能で決定された新たな画像データ
へと供給する際に実行される。その結果生じたデータに
は次に図に４３０で概略的に示したＳレジスタの内容が
加算される。Ｓレジスタ４３０は画素用の反射データを
含んでいる。第１１の演算機能は反射データが配合前に
加算されるテクスチャマップの第１のパスで用いられる
。

【００５３】ＡＲＯＰ１７０によって実行される第１２
の算術演算は単に、使用可能にされない、又は反射デー
タを配合動作の後に加算しようとする反射ハイライト用
の第１パスの場合である。

【００５４】第１３の演算機能は基準化係数として配合
レジスタ３９０の値を用いてソース画像を基準化された
宛先画像に加算する。この演算機能はフレームバッファ
内の画像が基準化され、新たな画像が基準化された画像
に加算される体積描写用に利用可能である。好ましい実
施例では、この演算機能は更に幾つかの演算パスにおい
て複雑な機能を生成するためにも利用できよう。

【００５５】ＡＲＯＰ１７０によって利用される第１４
の算術演算は、カラー及び基準化係数の双方を備えた新
たなデータがＳキャッシュ１４０及び配合レジスタ３９
０の代わりに画素ポートから取り出されること以外は前
述の第１３の機能の相補的機能である。ホストプロセッ
サはこの機能を利用してフレームバッファ内のデータを
基準化し、それに新たな値を加算することができる。こ
の機能は体積描写用に利用でき、かつ更に幾つかの演算
パスにおいて複雑な機能を生成するためにも利用できよ
う。

【００５６】第１５の演算は暗い背景での光ベクトル用
にアンチエイリアーズを提供し、第１６の演算機能は幾
つかのパスにおいて古いアルファデータを利用して様式
を構成するのに利用できる。

【００５７】本発明に基づいて備えられる画素キャッシ
ュＡＬＵにおいてＡＲＯＰ１７０が利用できる他の多く
の種類の演算機能を加えることができることが当業者に
は理解されよう。ＡＲＯＰ１７０は多くの種類の演算機
能を支援するのに有用であり、簡単な修正を加えること
よってより高位のレジスタ及び命令コードを支援できる
ものと考えられる。

【００５８】ＡＲＯＰ装置の結果値を２つの値に限定す
ることによって最終画像を適正なものにするため、ＡＲ
ＯＰ１７０にはあふれレジスタ３３０が備えられている
。加算器は「アンダフロー（下位けたあふれ）」するこ
とがないので、すなわち常に加算するので、下限値はこ
の体系ではゼロの値にセットされる。上限は加算器のけ
た上げビットの組合せ作用によって作成され、あふれ交
換値があふれレジスタ３３０に書き込まれる。あふれ値
の値は最大値にセットすることが可能であり、それによ
ってＡＲＯＰ１７０は実世界の構造でみられるような実
際の輝度、すなわち白光プラス白光イコール白光のよう
な輝度を生成しよう。あふれ値は更にユーザが選択でき
る幾つかの独特のカラーにセットすることができ、一定
条件を超えるプログラマーへの「誤り」表示として利用
することができる。

【００５９】ＡＲＯＰ１７０は好ましい実施例では追加
の１６の演算機能と混合した２５６までの異なる演算機
能を高性能で利用できるハイブリッドな制御構造を有す
るように設計されている。固定機能は機能性を最大限に
高めるために選択され、一方プログラム可能なＡＲＯＰ
にフレキシビリティを付与することによってユーザの完
全なフレキシビリティが可能になる。ＡＲＯＰ１７０の
４つの入力がゼロにセットされると、画素ポート内の任
意の妥当なサイクルが内部の命令コードレジスタ４３０
内にプログラムされた演算機能を実行する。４つのポー
トがゼロ以外にセットされた場合、妥当なサイクルは他
の１６の機能のいずれかを実行する。好ましい実施例で
は、動作はクロック毎に１６の可能な機能の何れかに切
り換えることができる。

【００６０】

【発明の効果】以上のように、本発明によれば、図形プ
リミティブに対応する画素値データの高レベル処理を行
うことができる中間画素キャッシュ記憶装置が提供され
る。かくして、本発明によれば、フレームバッファへの
図形描写が達成される速度を大幅に高め、かつ描写効率
を大幅に促進する新規の画素キャッシュ装置が提供され
る。

【００６１】本発明に従って実施した演算装置の一定の
好ましい実施例を説明し、開示してきたが、当業者には
本発明の真の精神と範囲内で修正が可能であることが理
解されよう。添付の特許請求の範囲はこのような修正を
全て包括するものである。

【図面の簡単な説明】

【図１】ラスタ型表示装置に図形プリミティブを描写す
るためのパイプライングラフィックスシステムのブロッ
ク図である。

【図２】画素キャッシュ／ＡＬＵ内に本発明に基づいて
提供される算術／論理演算ユニットのブロック図である
。

【図３】画素値データ上で算術演算を実行するべく、本
発明に基づいて提供される算術ラスタ演算プロセッサの
ブロック図である。

【符号の説明】

１０…フレームバッファグラフィックスシステム２０…
ホストプロセッサ ３０…走査変換器 ４０…変形エンジン ５０…ＣＴＩ ６０…ＺＩ ７０…画素キャッシュ演算装置 ８０…フレームバッファ １４０…ソースキャッシュ １５０…パターンキャッシュ １６０…宛先キャッシュ １７０…ＡＲＯＰ ２００…ＢＲＯＰ

Claims (1)

【特許請求の範囲】
1. 【請求項１】ラスタ走査データ上で算術演算を実行する
   ための回路であって：図形プリミティブに対応する画素
   値データを変形する算術関数を選択するための命令コー
   ド手段と；前記命令コード装置とインタフェースされて
   、グラフィックス演算子とグラフィックスデータとを乗
   算して変換画素値データを得るための乗算器手段と；前
   記乗算器手段とインタフェースされて、前記変換画素値
   データを既存の画素値データに加算するための組合わせ
   手段と；前記組合わせ手段とインタフェースされて、加
   算された変換画素値データが前記組合わせ手段からあふ
   れた場合に、前記組合わせ手段からのあふれデータを格
   納するための処理手段と、から成ることを特徴とする方
   法。