JPH0422310Y2 - - Google Patents
Info
- Publication number
- JPH0422310Y2 JPH0422310Y2 JP1985204026U JP20402685U JPH0422310Y2 JP H0422310 Y2 JPH0422310 Y2 JP H0422310Y2 JP 1985204026 U JP1985204026 U JP 1985204026U JP 20402685 U JP20402685 U JP 20402685U JP H0422310 Y2 JPH0422310 Y2 JP H0422310Y2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- detected element
- level
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【考案の詳細な説明】
技術分野
本考案は、コイルおよび抵抗などの断線などを
検知するための断線などの検知回路に関する。
検知するための断線などの検知回路に関する。
背景技術
第３図は、典型的な先行技術の電気回路図であ
る。マイクロコンピユータなどによつて実現され
る処理回路１の出力端子ａ，ｂ，ｃ，……，ｎの
うちの１つからは順次的にローレベルの信号が導
出され、残余の端子からはハイレベルの信号が導
出されたままである。たとえば出力端子ａからロ
ーレベルの信号が導出されたときトランジスタ
Qaは遮断し、残余の出力端子ｂ，ｃ，……，ｎ
からはハイレベルの信号が導出されており、トラ
ンジスタQb，Qc，……，Qnは導通している。ト
ランジスタQaに対応する負荷であるコイルLaが
断線していなくて導通しているときには、トラン
ジスタQaのコレクタはハイレベルであり、した
がつてダイオードＤ１１を介してトランジスタＱ
のベースにはハイレベルの信号が与えられる。こ
れによつてトランジスタＱが導通し、入力端子ｐ
はローレベルとなる。もしも負荷Laが断線して
いるときには、遮断しているトランジスタQaの
コレクタはローレベルであり、トランジスタＱは
遮断し、入力端子ｐはハイレベルとなる。以下同
様にしてコイルLb，Lcおよび負荷である抵抗Ｒ
の断線を検出することができる。
る。マイクロコンピユータなどによつて実現され
る処理回路１の出力端子ａ，ｂ，ｃ，……，ｎの
うちの１つからは順次的にローレベルの信号が導
出され、残余の端子からはハイレベルの信号が導
出されたままである。たとえば出力端子ａからロ
ーレベルの信号が導出されたときトランジスタ
Qaは遮断し、残余の出力端子ｂ，ｃ，……，ｎ
からはハイレベルの信号が導出されており、トラ
ンジスタQb，Qc，……，Qnは導通している。ト
ランジスタQaに対応する負荷であるコイルLaが
断線していなくて導通しているときには、トラン
ジスタQaのコレクタはハイレベルであり、した
がつてダイオードＤ１１を介してトランジスタＱ
のベースにはハイレベルの信号が与えられる。こ
れによつてトランジスタＱが導通し、入力端子ｐ
はローレベルとなる。もしも負荷Laが断線して
いるときには、遮断しているトランジスタQaの
コレクタはローレベルであり、トランジスタＱは
遮断し、入力端子ｐはハイレベルとなる。以下同
様にしてコイルLb，Lcおよび負荷である抵抗Ｒ
の断線を検出することができる。
考案が解決すべき問題点
このような先行技術では、負荷であるコイル
La，Lb，Lcのサージ吸収のためにもう１つのダ
イオードＤ２１，Ｄ２２，Ｄ２３を必要とする。
したがつて部品点数が増加するという問題があ
る。
La，Lb，Lcのサージ吸収のためにもう１つのダ
イオードＤ２１，Ｄ２２，Ｄ２３を必要とする。
したがつて部品点数が増加するという問題があ
る。
本考案の目的は、部品点数を低下することがで
きるようにした断線などの検知回路を提供するこ
とである。
きるようにした断線などの検知回路を提供するこ
とである。
問題点を解決するための手段
本考案は、誘導性の被検出素子の一方端を第１
電源ラインへ共通に接続し、他方端を個別的に設
けられたスイツチング素子を介して第２電源ライ
ンへ接続するとともに、 スイツチング素子の１つを順次的に遮断しかつ
残余のスイツチング素子を導通する制御手段と、
前記被検出素子の他方端のレベルを弁別するレベ
ル弁別回路とを具備し、 前記レベル弁別回路の弁別結果に基づいて前記
被検出素子の断線等を検知する回路において、 前記被検出素子の他方端と第１電源ラインとの
間に、各被検出素子に個別的に配置される第１ダ
イオードと各被検出素子に共通に設けられる第２
ダイオードとを、前記被検出素子から発生するサ
ージ電流に対して順方向になるように直列接続す
るとともに、 前記レベル弁別回路は前記第１ダイオードを介
して前記被検出素子の他方端のレベルを弁別する
ようにしてなることを特徴とする断線等の検知回
路である。
電源ラインへ共通に接続し、他方端を個別的に設
けられたスイツチング素子を介して第２電源ライ
ンへ接続するとともに、 スイツチング素子の１つを順次的に遮断しかつ
残余のスイツチング素子を導通する制御手段と、
前記被検出素子の他方端のレベルを弁別するレベ
ル弁別回路とを具備し、 前記レベル弁別回路の弁別結果に基づいて前記
被検出素子の断線等を検知する回路において、 前記被検出素子の他方端と第１電源ラインとの
間に、各被検出素子に個別的に配置される第１ダ
イオードと各被検出素子に共通に設けられる第２
ダイオードとを、前記被検出素子から発生するサ
ージ電流に対して順方向になるように直列接続す
るとともに、 前記レベル弁別回路は前記第１ダイオードを介
して前記被検出素子の他方端のレベルを弁別する
ようにしてなることを特徴とする断線等の検知回
路である。
作 用
本考案に従えば、複数のコイルなどの誘導性の
被検出素子は、その一方端が第１電源ラインへ共
通に接続されており、また他方端が個別的に設け
られたスイツチング素子を介して第２電源ライン
へ接続されている。前記スイツチング素子は、制
御手段によつて個別的に導通／遮断制御される。
したがつて、制御手段がスイツチング素子を導通
すると、そのスイツチング素子に対応する被検出
素子へは駆動電流が流れて、該被検出素子は負荷
として作用する。
被検出素子は、その一方端が第１電源ラインへ共
通に接続されており、また他方端が個別的に設け
られたスイツチング素子を介して第２電源ライン
へ接続されている。前記スイツチング素子は、制
御手段によつて個別的に導通／遮断制御される。
したがつて、制御手段がスイツチング素子を導通
すると、そのスイツチング素子に対応する被検出
素子へは駆動電流が流れて、該被検出素子は負荷
として作用する。
前記被検出素子の他方端すなわちスイツチング
素子との接続点は、それぞれ第１ダイオードを介
してレベル弁別回路に接続されている。前記制御
手段は前記スイツチング素子の１つを順次的に遮
断し、かつ残余のスイツチング素子を導通してゆ
き、各スイツチング状態におけるレベル弁別回路
の弁別結果に基づいて、被検出素子の断線や短絡
などが検出される。
素子との接続点は、それぞれ第１ダイオードを介
してレベル弁別回路に接続されている。前記制御
手段は前記スイツチング素子の１つを順次的に遮
断し、かつ残余のスイツチング素子を導通してゆ
き、各スイツチング状態におけるレベル弁別回路
の弁別結果に基づいて、被検出素子の断線や短絡
などが検出される。
また、前記被検出素子の他方端と第１電源ライ
ンとの間には、前記第１ダイオードに共通に第２
ダイオードが設けられており、この第２ダイオー
ドは被検出素子の電流遮断時に発生するサージ電
流と順方向になるように各第１ダイオードと前記
第１電源ラインとの間に介在されている。したが
つて、サージ吸収用の第２ダイオードを各被検出
素子に共用して、部品点数を削減することができ
る。
ンとの間には、前記第１ダイオードに共通に第２
ダイオードが設けられており、この第２ダイオー
ドは被検出素子の電流遮断時に発生するサージ電
流と順方向になるように各第１ダイオードと前記
第１電源ラインとの間に介在されている。したが
つて、サージ吸収用の第２ダイオードを各被検出
素子に共用して、部品点数を削減することができ
る。
実施例
第１図は、本考案の一実施例の電気回路図であ
る。負荷である被検出素子は参照符La，Lb，Lc
で表されるようにコイルである。このコイルLa，
Lb，Lcおよびさらに他の負荷である抵抗Ｒの一
方端は、ライン２に共通に接続される。コイル
La，Lb，Lcおよび抵抗Ｒの他方端はラインla，
lb，lc，……，lnを個別的に介してスイツチング
素子であるトランジスタQa，Qb，Qc，……，
Qnのコレクタにそれぞれ接続される。これらの
トランジスタQa，Qb，Qc，……，Qnのベース
には、マイクロコンピユータなどによつて実現さ
れる処理回路１の出力端子ａ，ｂ，ｃ，……，ｎ
から制御信号が与えられる。コイルLa，Lb，Lc
および抵抗Ｒの前記他方端には、順方向にダイオ
ードＤ３１，Ｄ３２，Ｄ３３，……，Ｄ３ｎの一
方端であるアノードが接続される。これらの第１
ダイオードＤ３１，Ｄ３２，Ｄ３３，……，Ｄ３
ｎの他方端であるカソードは、ライン３に共通に
接続される。このライン３は抵抗Ｒ１，Ｒ２に接
続される。抵抗Ｒ１，Ｒ２の接続点４はレベル弁
別のためのトランジスタＱのベースに接続され
る。トランジスタＱのコレクタは抵抗Ｒ３によつ
てプルアツプされ、その出力は処理回路１の入力
端子ｐに与えられる。第１ダイオードＤ３１，Ｄ
３２，Ｄ３３，……，Ｄ３ｎが共通に接続されて
いるライン３と、コイルLa，Lb，Lc、および抵
抗Ｒが共通に接続されているライン２には、サー
ジ吸収のために第２ダイオードＤ３０が接続され
る。
る。負荷である被検出素子は参照符La，Lb，Lc
で表されるようにコイルである。このコイルLa，
Lb，Lcおよびさらに他の負荷である抵抗Ｒの一
方端は、ライン２に共通に接続される。コイル
La，Lb，Lcおよび抵抗Ｒの他方端はラインla，
lb，lc，……，lnを個別的に介してスイツチング
素子であるトランジスタQa，Qb，Qc，……，
Qnのコレクタにそれぞれ接続される。これらの
トランジスタQa，Qb，Qc，……，Qnのベース
には、マイクロコンピユータなどによつて実現さ
れる処理回路１の出力端子ａ，ｂ，ｃ，……，ｎ
から制御信号が与えられる。コイルLa，Lb，Lc
および抵抗Ｒの前記他方端には、順方向にダイオ
ードＤ３１，Ｄ３２，Ｄ３３，……，Ｄ３ｎの一
方端であるアノードが接続される。これらの第１
ダイオードＤ３１，Ｄ３２，Ｄ３３，……，Ｄ３
ｎの他方端であるカソードは、ライン３に共通に
接続される。このライン３は抵抗Ｒ１，Ｒ２に接
続される。抵抗Ｒ１，Ｒ２の接続点４はレベル弁
別のためのトランジスタＱのベースに接続され
る。トランジスタＱのコレクタは抵抗Ｒ３によつ
てプルアツプされ、その出力は処理回路１の入力
端子ｐに与えられる。第１ダイオードＤ３１，Ｄ
３２，Ｄ３３，……，Ｄ３ｎが共通に接続されて
いるライン３と、コイルLa，Lb，Lc、および抵
抗Ｒが共通に接続されているライン２には、サー
ジ吸収のために第２ダイオードＤ３０が接続され
る。
処理回路１は、出力端子ａ，ｂ，ｃ，ｎに第２
図１〜第２図４で示される制御信号を与える。た
とえば出力端子ａにローレベルの信号が与えられ
ているとき、残余の出力端子ｂ，ｃ，……，ｎに
はハイレベルの信号が与えられる。このようにし
てローレベルの信号は、出力端子ａ〜ｎに順次的
に与えられ、残余の出力端子はハイレベルに保た
れる。たとえば出力端子ａからローレベルの信号
が与えられているときトランジスタQaは遮断し
ており、残余のトランジスタQb，Qc，……，Qn
は導通している。コイルLaが断線しておらず導
通しているときには、第１ダイオードＤ３１を介
してライン３１にはハイレベルの信号が与えられ
る。なお残余のトランジスタQb，Qc，……，Qn
は導通しており、このとき残余の第１ダイオード
Ｄ３２，Ｄ３３，……，Ｄ３ｎがオフ状態になる
ので、ライン３は前述のように第１ダイオードＤ
３１の働きによつてハイレベルのままである。し
たがつてトランジスタＱは導通し、出力端子ｐは
抵抗Ｒ３の働きに拘わらずローレベルとなる。コ
イルLa，Lb，Lcおよび抵抗Ｒが断線していない
状態では入力端子ｐへは第２図５で示される信号
が入力される。このようにして処理回路１はコイ
ルLa，Lb，Lcおよび抵抗Ｒが断線していないこ
とを検出することができる。
図１〜第２図４で示される制御信号を与える。た
とえば出力端子ａにローレベルの信号が与えられ
ているとき、残余の出力端子ｂ，ｃ，……，ｎに
はハイレベルの信号が与えられる。このようにし
てローレベルの信号は、出力端子ａ〜ｎに順次的
に与えられ、残余の出力端子はハイレベルに保た
れる。たとえば出力端子ａからローレベルの信号
が与えられているときトランジスタQaは遮断し
ており、残余のトランジスタQb，Qc，……，Qn
は導通している。コイルLaが断線しておらず導
通しているときには、第１ダイオードＤ３１を介
してライン３１にはハイレベルの信号が与えられ
る。なお残余のトランジスタQb，Qc，……，Qn
は導通しており、このとき残余の第１ダイオード
Ｄ３２，Ｄ３３，……，Ｄ３ｎがオフ状態になる
ので、ライン３は前述のように第１ダイオードＤ
３１の働きによつてハイレベルのままである。し
たがつてトランジスタＱは導通し、出力端子ｐは
抵抗Ｒ３の働きに拘わらずローレベルとなる。コ
イルLa，Lb，Lcおよび抵抗Ｒが断線していない
状態では入力端子ｐへは第２図５で示される信号
が入力される。このようにして処理回路１はコイ
ルLa，Lb，Lcおよび抵抗Ｒが断線していないこ
とを検出することができる。
コイルLaが断線しているときを想定する。こ
のときには出力端子ａのみがローレベルであつて
も、ライン３はハイレベルとならず、したがつて
トランジスタＱは遮断する。これによつて入力端
子ｐは抵抗Ｒ３の働きによつてハイレベルに保た
れる。残余のコイルLb，Lcおよび抵抗Ｒが断線
していないとき、入力端子ｐには第２図６で示さ
れる信号が与えられる。このようにしてコイル
Laが断線していることを検出することができる。
のときには出力端子ａのみがローレベルであつて
も、ライン３はハイレベルとならず、したがつて
トランジスタＱは遮断する。これによつて入力端
子ｐは抵抗Ｒ３の働きによつてハイレベルに保た
れる。残余のコイルLb，Lcおよび抵抗Ｒが断線
していないとき、入力端子ｐには第２図６で示さ
れる信号が与えられる。このようにしてコイル
Laが断線していることを検出することができる。
ラインlaが接地していることもまた検出するこ
とができる。たとえば出力端子ａがローレベルで
あり、このときラインlaが接地しているときに
は、ライン３はハイレベルとならず、トランジス
タＱが遮断したままであり、入力端子ｐはハイレ
ベルである。したがつて出力端子ａがローレベル
である期間中において、入力端子ｐがハイレベル
であることによつて、コイルLaの断線またはラ
インlaの接地を検出することが可能となる。
とができる。たとえば出力端子ａがローレベルで
あり、このときラインlaが接地しているときに
は、ライン３はハイレベルとならず、トランジス
タＱが遮断したままであり、入力端子ｐはハイレ
ベルである。したがつて出力端子ａがローレベル
である期間中において、入力端子ｐがハイレベル
であることによつて、コイルLaの断線またはラ
インlaの接地を検出することが可能となる。
コイルLa，Lb，Lcに代えて抵抗であつてもよ
い。また抵抗Ｒに代えてコイルであつてもよい。
抵抗Ｒ１，Ｒ２およびトランジスタＱによつて構
成されるレベル弁別手段に代えて、他の構成を有
するレベル弁別手段が設けられてもよい。
い。また抵抗Ｒに代えてコイルであつてもよい。
抵抗Ｒ１，Ｒ２およびトランジスタＱによつて構
成されるレベル弁別手段に代えて、他の構成を有
するレベル弁別手段が設けられてもよい。
効 果
以上のように本考案によれば、可及的に部品点
数を低減して被検出素子の断線さらには接地など
を検出することが可能となる。
数を低減して被検出素子の断線さらには接地など
を検出することが可能となる。
第１図は本考案の一実施例の電気回路図、第２
図は第１図に示された実施例の動作を説明するた
めの波形図、第３図は先行技術の電気回路図であ
る。 １……処理回路、La，Lb，Lc……コイル、Ｒ
……抵抗、Qa，Qb，Qc，……，Qn……スイツ
チングトランジスタ、Ｑ……レベル弁別用トラン
ジスタ、Ｄ３１，Ｄ３２，Ｄ３３，……，Ｄ３ｎ
……第１ダイオード、Ｄ３０……第２ダイオー
ド。
図は第１図に示された実施例の動作を説明するた
めの波形図、第３図は先行技術の電気回路図であ
る。 １……処理回路、La，Lb，Lc……コイル、Ｒ
……抵抗、Qa，Qb，Qc，……，Qn……スイツ
チングトランジスタ、Ｑ……レベル弁別用トラン
ジスタ、Ｄ３１，Ｄ３２，Ｄ３３，……，Ｄ３ｎ
……第１ダイオード、Ｄ３０……第２ダイオー
ド。
Claims (1)
- 【実用新案登録請求の範囲】 誘導性の被検出素子の一方端を第１電源ライン
へ共通に接続し、他方端を個別的に設けられたス
イツチング素子を介して第２電源ラインへ接続す
るとともに、 スイツチング素子の１つを順次的に遮断しかつ
残余のスイツチング素子を導通する制御手段と、
前記被検出素子の他方端のレベルを弁別するレベ
ル弁別回路とを具備し、 前記レベル弁別回路の弁別結果に基づいて前記
被検出素子の断線等を検知する回路において、 前記被検出素子の他方端と第１電源ラインとの
間に、各被検出素子に個別的に配置される第１ダ
イオードと各被検出素子に共通に設けられる第２
ダイオードとを、前記被検出素子から発生するサ
ージ電流に対して順方向になるように直列接続す
るとともに、 前記レベル弁別回路は前記第１ダイオードを介
して前記被検出素子の他方端のレベルを弁別する
ようにしてなることを特徴とする断線等の検知回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985204026U JPH0422310Y2 (ja) | 1985-12-31 | 1985-12-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985204026U JPH0422310Y2 (ja) | 1985-12-31 | 1985-12-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62111668U JPS62111668U (ja) | 1987-07-16 |
| JPH0422310Y2 true JPH0422310Y2 (ja) | 1992-05-21 |
Family
ID=31169901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985204026U Expired JPH0422310Y2 (ja) | 1985-12-31 | 1985-12-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0422310Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4284229B2 (ja) * | 2004-04-21 | 2009-06-24 | シャープ株式会社 | 接続状態監視装置及びこれを備えた電子機器 |
| JP5068287B2 (ja) * | 2009-08-07 | 2012-11-07 | リンナイ株式会社 | スイッチ入力装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5716391Y2 (ja) * | 1976-08-26 | 1982-04-06 |
-
1985
- 1985-12-31 JP JP1985204026U patent/JPH0422310Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62111668U (ja) | 1987-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4295177A (en) | Control circuits for solenoids | |
| US4194147A (en) | Parallel connected switching regulator system | |
| EP0525522B1 (en) | Drive circuit fault detection device | |
| US4306183A (en) | Voltage regulation circuit for a solar cell charging system | |
| US12301104B2 (en) | ORing FET control circuit and method | |
| JPH0422310Y2 (ja) | ||
| US20010015638A1 (en) | Current control circuit | |
| US4982107A (en) | Sourcing or sinking output circuit | |
| JP2001100694A (ja) | プラズマ表示パネルの過電流検出装置 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| US5130636A (en) | Protective circuit for providing a reference voltage at a backplane | |
| JPH09321598A (ja) | 検出スイッチ | |
| JP3656911B2 (ja) | 電源回路 | |
| KR100354726B1 (ko) | 집적형 전력 증폭단을 제어하기 위한 방법 및 장치 | |
| CN223348543U (zh) | 电压筛选装置及基于功率开关管的设备 | |
| JP3401827B2 (ja) | ２極性出力回路 | |
| CN220234190U (zh) | 一种汽车空调控制系统步进电机过流保护电路 | |
| EP0079128B1 (en) | Regulator for a dynamo | |
| JP2025085141A (ja) | 漏電検出装置 | |
| EP3972126B1 (en) | Bidirectional switch for power control in a daisy chain | |
| US5006791A (en) | Electrostatic detector and method for detecting conductors | |
| JPH02303398A (ja) | ステッピングモータの断線検出回路 | |
| US6459249B2 (en) | Reset circuit | |
| JPH0559680B2 (ja) | ||
| JP3094653B2 (ja) | 過電流防止回路 |