JPH04223610A - 中間値フィルタ - Google Patents
中間値フィルタInfo
- Publication number
- JPH04223610A JPH04223610A JP9181148A JP8114891A JPH04223610A JP H04223610 A JPH04223610 A JP H04223610A JP 9181148 A JP9181148 A JP 9181148A JP 8114891 A JP8114891 A JP 8114891A JP H04223610 A JPH04223610 A JP H04223610A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- intermediate value
- difference
- sign
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 108010076504 Protein Sorting Signals Proteins 0.000 claims abstract description 10
- 238000001914 filtration Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0261—Non linear filters
- H03H17/0263—Rank order filters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Picture Signal Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般にＮをフィルタの
程度を限定する偶数の整数として、直前に生じたＮ／２
信号および直後に生じるＮ／２信号と、置換されるべき
信号とによって形成される信号グループにおける中間値
を表す信号により信号シーケンスにおける信号が置換さ
れ、入力で受信された信号は入力で信号を受信したとき
にＮ個の先行した信号が遅延素子の出力に現われるよう
に中間値フィルタの程度に等しい数を持つ縦続接続の遅
延素子に供給され、信号グループの中間値は選択ユニッ
トにおいて決定され、中間値フィルタの出力にスイッチ
される中間値フィルタに関する。
程度を限定する偶数の整数として、直前に生じたＮ／２
信号および直後に生じるＮ／２信号と、置換されるべき
信号とによって形成される信号グループにおける中間値
を表す信号により信号シーケンスにおける信号が置換さ
れ、入力で受信された信号は入力で信号を受信したとき
にＮ個の先行した信号が遅延素子の出力に現われるよう
に中間値フィルタの程度に等しい数を持つ縦続接続の遅
延素子に供給され、信号グループの中間値は選択ユニッ
トにおいて決定され、中間値フィルタの出力にスイッチ
される中間値フィルタに関する。
【０００２】
【従来の技術】このような中間値フィルタは振幅の順序
で多数の信号を分類し、分類された信号シーケンスの中
間値により現在の値を置換する。中間値フィルタは時間
ディスクリートな非直線フィルタである。それらは幾度
もテレビジョン信号による使用に関して提案されている
。Ｐ．Ｍａｒａｇｏｓ，Ｒ．Ｗ．Ｓｃｈａｆｅｒ氏によ
る文献（“ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ａｃｏ
ｕｓｔｉｃｓ，Ｓｐｅｅｃｈ ，ａｎｄ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｉｎｇ ”，Ｖｏｌ．ＡシーケンスＰ
−３５，Ｎｏ．８ ，１９８７年８月，１１７０乃至１
１８３頁）、Ａ．Ｒｏｓｅｎｆｅｌｄ／Ａ．Ｃ．Ｋａｋ
氏による文献（“Ｄｉｇｉｔａｌ Ｐｉｃｔｕｒｅ
Ｐｒｏｃｅｓｓｉｎｇ ”，２ｎｄ，Ｖｏｌ．１，１
９８２年，２６１ 乃至２６５ 頁）並びにＳｃｈｏｎ
ｆｅｌｄｅｒ氏による文献（“Ｄｉｇｉｔａｌ Ｆｉ
ｌｔｅｒ ｉｎ ｄｅｒ Ｖｉｄｅｏｔｅｃｈｎｉｋ
”，１９８８年、 １２５および１２６ 頁並びに２
２４ 乃至２２６ 頁）を参照されたい。 それらは短い期間の信号変化すなわち原理的には雑音を
制限し、一方で歪みを伴わずにステップおよびランプエ
ッジのような長い期間の信号のレベル変化を送信する。
で多数の信号を分類し、分類された信号シーケンスの中
間値により現在の値を置換する。中間値フィルタは時間
ディスクリートな非直線フィルタである。それらは幾度
もテレビジョン信号による使用に関して提案されている
。Ｐ．Ｍａｒａｇｏｓ，Ｒ．Ｗ．Ｓｃｈａｆｅｒ氏によ
る文献（“ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ａｃｏ
ｕｓｔｉｃｓ，Ｓｐｅｅｃｈ ，ａｎｄ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｉｎｇ ”，Ｖｏｌ．ＡシーケンスＰ
−３５，Ｎｏ．８ ，１９８７年８月，１１７０乃至１
１８３頁）、Ａ．Ｒｏｓｅｎｆｅｌｄ／Ａ．Ｃ．Ｋａｋ
氏による文献（“Ｄｉｇｉｔａｌ Ｐｉｃｔｕｒｅ
Ｐｒｏｃｅｓｓｉｎｇ ”，２ｎｄ，Ｖｏｌ．１，１
９８２年，２６１ 乃至２６５ 頁）並びにＳｃｈｏｎ
ｆｅｌｄｅｒ氏による文献（“Ｄｉｇｉｔａｌ Ｆｉ
ｌｔｅｒ ｉｎ ｄｅｒ Ｖｉｄｅｏｔｅｃｈｎｉｋ
”，１９８８年、 １２５および１２６ 頁並びに２
２４ 乃至２２６ 頁）を参照されたい。 それらは短い期間の信号変化すなわち原理的には雑音を
制限し、一方で歪みを伴わずにステップおよびランプエ
ッジのような長い期間の信号のレベル変化を送信する。
【０００３】
【発明が解決しようとする課題】信号シーケンスの中間
値を決定するために、信号グループの各値は信号グルー
プのその他全てと比較され、これらの比較の結果は論理
回路網によって処理されなければならない。これは非常
に複雑で費用がかかる。
値を決定するために、信号グループの各値は信号グルー
プのその他全てと比較され、これらの比較の結果は論理
回路網によって処理されなければならない。これは非常
に複雑で費用がかかる。
【０００４】本発明の目的は上記の種類の中間値フィル
タ用の簡単な回路を提供することである。
タ用の簡単な回路を提供することである。
【０００５】
【課題を解決するための手段】本発明の中間値フィルタ
は、入力で受信された信号が先行された遅延素子の出力
に現れるＮ個の信号は入力における信号とＮ個の先行す
る信号との間の差を形成するＮ個の減算器に供給され、
その差の符号はシフトレジスタが選択ユニットにおいて
信号グループの中間値を決定するために必要である限り
Ｎ個の先行した信号の瞬間における差の符号を保持する
ようにそれらが入力において新しい信号を受信したとき
に１位置だけシフトされるシフトレジスタに伝送され、
メモリ位置の数は蓄積されるべき符号数によって決定さ
れ、中間値を決定するために必要とされる差の符号は入
力で受信された信号および遅延素子の出力からのＮ個の
先行した信号を供給されるマルチプレクサが後続する選
択ユニットにシフトレジスタのメモリ位置から伝送され
、選択ユニットはＮ／２の差が負の符号を有し、またＮ
／２の差が正の符号を有する信号の中間値として差の符
号から決定され、その後出力に中間値をスイッチする対
応した制御信号をマルチプレクサに供給することを特徴
とする。
は、入力で受信された信号が先行された遅延素子の出力
に現れるＮ個の信号は入力における信号とＮ個の先行す
る信号との間の差を形成するＮ個の減算器に供給され、
その差の符号はシフトレジスタが選択ユニットにおいて
信号グループの中間値を決定するために必要である限り
Ｎ個の先行した信号の瞬間における差の符号を保持する
ようにそれらが入力において新しい信号を受信したとき
に１位置だけシフトされるシフトレジスタに伝送され、
メモリ位置の数は蓄積されるべき符号数によって決定さ
れ、中間値を決定するために必要とされる差の符号は入
力で受信された信号および遅延素子の出力からのＮ個の
先行した信号を供給されるマルチプレクサが後続する選
択ユニットにシフトレジスタのメモリ位置から伝送され
、選択ユニットはＮ／２の差が負の符号を有し、またＮ
／２の差が正の符号を有する信号の中間値として差の符
号から決定され、その後出力に中間値をスイッチする対
応した制御信号をマルチプレクサに供給することを特徴
とする。
【０００６】別の解決方法は、信号が中間フィルタの入
力で現れる周波数のＮ倍の周波数であるシステムクロッ
ク周波数で処理され、入力において各信号が受信された
ときに入力は１システムクロック期間中にスイッチによ
ってＮ個の縦続接続の遅延素子に接続され、残りのシス
テムクロック期間中にスイッチは最後から２番目の遅延
素子の出力に第１の遅延素子の入力を接続し、最後の遅
延素子の出力は入力における信号の受信間のＮシステム
クロック期間中に減算器が入力における信号とＮ個の先
行した信号との間に差を形成するように中間値フィルタ
の入力に接続された被減数入力を有する減算器の減数入
力に一定して接続され、差の符号は［Ｎ−（Ｎ＋１）］
／２の位置を有するシフトレジスタ中に蓄積され、各シ
ステムクロックパルスで１位置づつシフトされ、シフト
レジスタのメモリ位置に蓄積された符号は、中間値がＮ
／２の差が負の符号を有し、またＮ／２の差が正の符号
を有する信号として決定される選択ユニットに伝送され
、選択ユニットは入力で受信された信号および遅延素子
の出力からのＮ個の先行した信号を供給されるマルチプ
レクサによって後続され、前記信号の１つは選択ユニッ
トで行われた決定にしたがって出力にスイッチされるこ
とを特徴とする。
力で現れる周波数のＮ倍の周波数であるシステムクロッ
ク周波数で処理され、入力において各信号が受信された
ときに入力は１システムクロック期間中にスイッチによ
ってＮ個の縦続接続の遅延素子に接続され、残りのシス
テムクロック期間中にスイッチは最後から２番目の遅延
素子の出力に第１の遅延素子の入力を接続し、最後の遅
延素子の出力は入力における信号の受信間のＮシステム
クロック期間中に減算器が入力における信号とＮ個の先
行した信号との間に差を形成するように中間値フィルタ
の入力に接続された被減数入力を有する減算器の減数入
力に一定して接続され、差の符号は［Ｎ−（Ｎ＋１）］
／２の位置を有するシフトレジスタ中に蓄積され、各シ
ステムクロックパルスで１位置づつシフトされ、シフト
レジスタのメモリ位置に蓄積された符号は、中間値がＮ
／２の差が負の符号を有し、またＮ／２の差が正の符号
を有する信号として決定される選択ユニットに伝送され
、選択ユニットは入力で受信された信号および遅延素子
の出力からのＮ個の先行した信号を供給されるマルチプ
レクサによって後続され、前記信号の１つは選択ユニッ
トで行われた決定にしたがって出力にスイッチされるこ
とを特徴とする。
【０００７】したがって、本発明は比較的少数の減算器
しか必要としない。それは中間値を決定するために信号
シーケンスの各信号に対して行われる減算の一部がすで
に先行する信号の間に実行された、或は後続する信号の
間に中間値を決定したときに再度実行されなければなら
ないという認識を使用する。したがって、シフトレジス
タを使用するため、回路はこれらの減算が再度実行され
る必要はなく、前に行われた比較から得られることがで
きるように設計されている。中間値を決定するのに必要
な減算結果すなわち比較の結果の符号およびそれらの一
時的な割当ては減算器に後続するシフトレジスタによっ
て利用される。
しか必要としない。それは中間値を決定するために信号
シーケンスの各信号に対して行われる減算の一部がすで
に先行する信号の間に実行された、或は後続する信号の
間に中間値を決定したときに再度実行されなければなら
ないという認識を使用する。したがって、シフトレジス
タを使用するため、回路はこれらの減算が再度実行され
る必要はなく、前に行われた比較から得られることがで
きるように設計されている。中間値を決定するのに必要
な減算結果すなわち比較の結果の符号およびそれらの一
時的な割当ては減算器に後続するシフトレジスタによっ
て利用される。
【０００８】以下、添付された図面を参照して本発明の
態様および別の有効な特徴を説明する。
態様および別の有効な特徴を説明する。
【０００９】
【実施例】図１（Ａ）は程度Ｎの従来の中間値フィルタ
の基本構造を示す。入力Ｅで受信された信号ＩＮ＋１
はＮ個の遅延素子ＶＮ ，ＶＮ−１ ，…，Ｖ１ の縦
続接続を通過し、ＩＮ＋１ の受信時にＮ個の先行した
信号ＩＮ ，ＩＮ−１ ，…，Ｉ３ ，Ｉ２ ，Ｉ１
がこれらの遅延素子の出力で利用できる。これらの信号
は、“中間値”を決定する選択ユニットＡＥに供給され
る。この中間値は、信号ＩＮ＋１ ，ＩＮ ，…，Ｉ１
（信号グループ）が大きさ（振幅）の順序で分類され
た場合、これらの信号の中間値である。それは別の信号
のＮ／２が中間値より大きい値を有し、Ｎ／２が中間値
より小さい値を有する場合である。この中間値は、選択
ユニットＡＥの出力に出力信号として伝送される。した
がって、選択ユニットＡＥにおいて、値ＩＮ＋１ ，Ｉ
Ｎ ，…，Ｉ１ は大きさの順序で分類されなければな
らず、中間値値は出力信号として切替えられる。
の基本構造を示す。入力Ｅで受信された信号ＩＮ＋１
はＮ個の遅延素子ＶＮ ，ＶＮ−１ ，…，Ｖ１ の縦
続接続を通過し、ＩＮ＋１ の受信時にＮ個の先行した
信号ＩＮ ，ＩＮ−１ ，…，Ｉ３ ，Ｉ２ ，Ｉ１
がこれらの遅延素子の出力で利用できる。これらの信号
は、“中間値”を決定する選択ユニットＡＥに供給され
る。この中間値は、信号ＩＮ＋１ ，ＩＮ ，…，Ｉ１
（信号グループ）が大きさ（振幅）の順序で分類され
た場合、これらの信号の中間値である。それは別の信号
のＮ／２が中間値より大きい値を有し、Ｎ／２が中間値
より小さい値を有する場合である。この中間値は、選択
ユニットＡＥの出力に出力信号として伝送される。した
がって、選択ユニットＡＥにおいて、値ＩＮ＋１ ，Ｉ
Ｎ ，…，Ｉ１ は大きさの順序で分類されなければな
らず、中間値値は出力信号として切替えられる。
【００１０】以下の例により程度２（Ｎ＝２）の中間値
フィルタを説明する： （ａ）入力：０，０，１，０，０における信号シーケン
ス したがって、各値はそれ自身の信号グループおよびその
２つの隣接したものの中間値により置換されなければな
らない。第１の値（“０”）の場合、これは左側に隣接
するものがないため依然として不可能である。第２の“
０”の場合、３つの値“０，０，１”の中間値はまた“
０”である。次の値“１”に対して、“０，１，０”の
中間値が形成されなければならない。それも“０”であ
る。第５の値も“１，０，０”の中間値すなわち“０”
である。出力における信号シーケンスは０，０，０，０
，０，…である。したがって、スパイクは消去される。
フィルタを説明する： （ａ）入力：０，０，１，０，０における信号シーケン
ス したがって、各値はそれ自身の信号グループおよびその
２つの隣接したものの中間値により置換されなければな
らない。第１の値（“０”）の場合、これは左側に隣接
するものがないため依然として不可能である。第２の“
０”の場合、３つの値“０，０，１”の中間値はまた“
０”である。次の値“１”に対して、“０，１，０”の
中間値が形成されなければならない。それも“０”であ
る。第５の値も“１，０，０”の中間値すなわち“０”
である。出力における信号シーケンスは０，０，０，０
，０，…である。したがって、スパイクは消去される。
【００１１】
したがってシーケンスは不変である。したがって、方形
波パルス（階段）は不変のまま伝送される。
波パルス（階段）は不変のまま伝送される。
【００１２】
このシーケンス“ランプ”も不変のまま伝送される。
【００１３】したがって、中間値フィルタは雑音スパイ
クを抑制し、一方長い期間の階段または傾斜エッジを防
止する。したがって、フィルタは傾斜エッジをほんの少
しスムースにするだけで雑音を抑制する。
クを抑制し、一方長い期間の階段または傾斜エッジを防
止する。したがって、フィルタは傾斜エッジをほんの少
しスムースにするだけで雑音を抑制する。
【００１４】したがって、程度４（Ｎ＝４）の中間値フ
ィルタの場合には５つの隣接した信号のグループの中間
値が決定されなければならない。グループは１つの信号
と、この信号に時間的に先行する２つの信号と、この信
号に時間的に続く２つの信号とから構成される。したが
って、それは５つの信号Ｉ５ ，Ｉ４ ，…，Ｉ１ の
合計から成る。他の全ての信号と各信号を比較してそれ
から中間値を決定するために、以下の比較が必要である
。
ィルタの場合には５つの隣接した信号のグループの中間
値が決定されなければならない。グループは１つの信号
と、この信号に時間的に先行する２つの信号と、この信
号に時間的に続く２つの信号とから構成される。したが
って、それは５つの信号Ｉ５ ，Ｉ４ ，…，Ｉ１ の
合計から成る。他の全ての信号と各信号を比較してそれ
から中間値を決定するために、以下の比較が必要である
。
【００１５】
Ｉ１ −Ｉ２ ，Ｉ２ −Ｉ３ ，Ｉ３ −Ｉ４
，Ｉ４ −Ｉ５ ４つの比較 Ｉ１ −Ｉ３
，Ｉ２ −Ｉ４ ，Ｉ３ −Ｉ５
３つの比較 Ｉ１ −Ｉ４ ，Ｉ２
−Ｉ５
２つの比較 Ｉ１ −Ｉ５
１つの比較１０個の比較 比較されるべき５つの値Ｉｉの任意の１つに対して残り
の４つの値のうちの２つが小さく、２つが大きいことが
認められた場合、この値は中間値を表わす。
，Ｉ４ −Ｉ５ ４つの比較 Ｉ１ −Ｉ３
，Ｉ２ −Ｉ４ ，Ｉ３ −Ｉ５
３つの比較 Ｉ１ −Ｉ４ ，Ｉ２
−Ｉ５
２つの比較 Ｉ１ −Ｉ５
１つの比較１０個の比較 比較されるべき５つの値Ｉｉの任意の１つに対して残り
の４つの値のうちの２つが小さく、２つが大きいことが
認められた場合、この値は中間値を表わす。
【００１６】図２はＮ＝４に対して実施例を示す。この
回路は第５の信号Ｉ５ が入力Ｅに現れた瞬間に考慮さ
れる（並列のＭビット）。それは直接減算器Ｓｔ ４
，Ｓｔ ３ ，Ｓｔ ２ およびＳｔ １ すなわち各
被減数入力に供給される。これらの減算器の各減数入力
は、２つの連続する信号Ｉｉの対応したパルス時間の間
の時間間隔すなわちクロック期間に等しい遅延を与える
遅延回路Ｖ４ ，Ｖ３ ，Ｖ２ およびＶ１ をそれぞ
れ介して入力Ｅから信号を受信する。これは減算器Ｓｔ
４ ，Ｓｔ ３ ，Ｓｔ ２ およびＳｔ １ の各
減数入力が信号にＩ５ でなく、対応したクロック期間
数だけ早く入力Ｅに供給された信号を供給されることを
意味する。したがって、比較のためにＩ５ およびＩ４
はＳｔ ４ に、Ｉ５ およびＩ３ はＳｔ ３ に
、Ｉ５ およびＩ２ はＳｔ ２ に、およびＩ５ お
よびＩ４ はＳｔ １ に供給される。減算器は減算を
行い、後続したシフトレジスタＲ４ ，Ｒ３ ，Ｒ２へ
の出力ライン上に分類する（大きい、小さい）のに十分
な比較結果の符号を伝送する。シフトレジスタの内容は
各クロックパルスの印加時に１メモリ位置だけシフトさ
れる。したがって、Ｉ５ が入力Ｅに適用された瞬間に
、Ｎ＝４ならば４つのメモリ位置を有するシフトレジス
タＲ４ は以下の比較結果の符号を含む。
回路は第５の信号Ｉ５ が入力Ｅに現れた瞬間に考慮さ
れる（並列のＭビット）。それは直接減算器Ｓｔ ４
，Ｓｔ ３ ，Ｓｔ ２ およびＳｔ １ すなわち各
被減数入力に供給される。これらの減算器の各減数入力
は、２つの連続する信号Ｉｉの対応したパルス時間の間
の時間間隔すなわちクロック期間に等しい遅延を与える
遅延回路Ｖ４ ，Ｖ３ ，Ｖ２ およびＶ１ をそれぞ
れ介して入力Ｅから信号を受信する。これは減算器Ｓｔ
４ ，Ｓｔ ３ ，Ｓｔ ２ およびＳｔ １ の各
減数入力が信号にＩ５ でなく、対応したクロック期間
数だけ早く入力Ｅに供給された信号を供給されることを
意味する。したがって、比較のためにＩ５ およびＩ４
はＳｔ ４ に、Ｉ５ およびＩ３ はＳｔ ３ に
、Ｉ５ およびＩ２ はＳｔ ２ に、およびＩ５ お
よびＩ４ はＳｔ １ に供給される。減算器は減算を
行い、後続したシフトレジスタＲ４ ，Ｒ３ ，Ｒ２へ
の出力ライン上に分類する（大きい、小さい）のに十分
な比較結果の符号を伝送する。シフトレジスタの内容は
各クロックパルスの印加時に１メモリ位置だけシフトさ
れる。したがって、Ｉ５ が入力Ｅに適用された瞬間に
、Ｎ＝４ならば４つのメモリ位置を有するシフトレジス
タＲ４ は以下の比較結果の符号を含む。
【００１７】
同様に、シフトレジスタＲ３ のＮ−１＝３のメモリ位
置は以下の比較結果の符号を含む。
置は以下の比較結果の符号を含む。
【００１８】
シフトレジスタＲ２ のＮ−２＝２のメモリ位置は
比較Ｉ５ −Ｉ２ およびＩ４ −Ｉ１ の結果の符号
を含む。
比較Ｉ５ −Ｉ２ およびＩ４ −Ｉ１ の結果の符号
を含む。
【００１９】Ｓｔ １ の出力における比較Ｉ５ −Ｉ
１の結果の符号は、シフトレジスタなしに直接処理され
る。ここでＩ５ ，…，Ｉ１ の中間値に対して初期の
比較は不要なので、シフトレジスタも必要ない。
１の結果の符号は、シフトレジスタなしに直接処理され
る。ここでＩ５ ，…，Ｉ１ の中間値に対して初期の
比較は不要なので、シフトレジスタも必要ない。
【００２０】したがって、４つの遅延素子を使用し、そ
れらを直列に接続し、回路の入力Ｅに与えられる信号Ｉ
５ が１，２，３および４信号クロック期間だけそれぞ
れ遅延されるようにそれらを分枝して取出し、４，３お
よび２のメモリ位置を持つシフトレジスタ中に比較の結
果を蓄積することによって、４つの減算器だけが必要で
ある。しかしながら、中間値を決定するために必要な１
０の全ての減算の結果は常に利用可能である。これは、
先行する信号クロック期間中にも行われた減算が各信号
クロック期間中に実行される認識に基づいている。例え
ば、Ｉ５ の発生した瞬間に減算Ｉ４ −Ｉ３ の結果
は先行した信号クロック期間の減算Ｉ３ −Ｉ２ の結
果に等しい等である。これらの結果はシフトレジスタに
蓄積され、各信号クロックパルスにより１位置づつシフ
トされるため、１信号クロックパルス当りに必要とされ
る減算数は減少される。
れらを直列に接続し、回路の入力Ｅに与えられる信号Ｉ
５ が１，２，３および４信号クロック期間だけそれぞ
れ遅延されるようにそれらを分枝して取出し、４，３お
よび２のメモリ位置を持つシフトレジスタ中に比較の結
果を蓄積することによって、４つの減算器だけが必要で
ある。しかしながら、中間値を決定するために必要な１
０の全ての減算の結果は常に利用可能である。これは、
先行する信号クロック期間中にも行われた減算が各信号
クロック期間中に実行される認識に基づいている。例え
ば、Ｉ５ の発生した瞬間に減算Ｉ４ −Ｉ３ の結果
は先行した信号クロック期間の減算Ｉ３ −Ｉ２ の結
果に等しい等である。これらの結果はシフトレジスタに
蓄積され、各信号クロックパルスにより１位置づつシフ
トされるため、１信号クロックパルス当りに必要とされ
る減算数は減少される。
【００２１】シフトレジスタＲ４ の４つのメモリ位置
の４つの並列出力、シフトレジスタＲ３ の３つの並列
出力、シフトレジスタＲ２の２つの並列出力およびＳｔ
１ の出力で利用可能なこれら１０個の比較結果は、
中間値を決定し、その決定にしたがって５つのラインＬ
（Ｉ１ ），…，Ｌ（Ｉ５ ）の１つを介してマルチプ
レクサＭに信号を送る選択ユニットＡＥに供給される。 それに供給されるこのような付勢信号を有するこれらの
ラインにしたがって、マルチプレクサＭに直接供給され
る信号Ｉ５ ，Ｉ４ ，Ｉ３ ，Ｉ２ ，Ｉ１ の１つ
は出力Ａにスイッチされる。
の４つの並列出力、シフトレジスタＲ３ の３つの並列
出力、シフトレジスタＲ２の２つの並列出力およびＳｔ
１ の出力で利用可能なこれら１０個の比較結果は、
中間値を決定し、その決定にしたがって５つのラインＬ
（Ｉ１ ），…，Ｌ（Ｉ５ ）の１つを介してマルチプ
レクサＭに信号を送る選択ユニットＡＥに供給される。 それに供給されるこのような付勢信号を有するこれらの
ラインにしたがって、マルチプレクサＭに直接供給され
る信号Ｉ５ ，Ｉ４ ，Ｉ３ ，Ｉ２ ，Ｉ１ の１つ
は出力Ａにスイッチされる。
【００２２】信号値Ｉ５ ，…，Ｉ１ を分類して中間
値を決定するために、差の符号だけが必要である。した
がって、シフトレジスタＲ４ ，Ｒ３ ，Ｒ２ の各メ
モリ位置に１つの符号ビットを蓄積するだけで十分であ
る。
値を決定するために、差の符号だけが必要である。した
がって、シフトレジスタＲ４ ，Ｒ３ ，Ｒ２ の各メ
モリ位置に１つの符号ビットを蓄積するだけで十分であ
る。
【００２３】選択ユニットＡＥは、信号Ｉｉ が信号シ
ーケンスＩ１ ，Ｉ２ ，…，Ｉ５ の中間値である１
０個の減算（Ｉｊ −Ｉｉ ）の結果の符号から決定す
るために論理回路を具備している。これは次のような簡
単な論理回路またはＰＡＬ（プログラム可能な論理回路
アレイ）により構成されている。
ーケンスＩ１ ，Ｉ２ ，…，Ｉ５ の中間値である１
０個の減算（Ｉｊ −Ｉｉ ）の結果の符号から決定す
るために論理回路を具備している。これは次のような簡
単な論理回路またはＰＡＬ（プログラム可能な論理回路
アレイ）により構成されている。
【００２４】選択ユニットＡＥは４つのサブ回路ＡＥ２
，ＡＥ３，ＡＥ４ およびＡＥ５ に分割される。こ
れらはそれぞれ信号Ｉ２ ，Ｉ３ ，Ｉ４ およびＩ５
および対応したラインＬ（Ｉ２ ），Ｌ（Ｉ３ ），
…，Ｌ（Ｉ５ ）に割当てられる。Ｉ１ に対応したサ
ブ回路は原理的には存在しているが図２には示されてい
ない。それは、付勢されれる他のラインＬ（Ｉ２ ），
…，Ｌ（Ｉ５ ）がないときに常にラインＬ（Ｉ１ ）
を付勢する簡単な回路（示されていない）により構成さ
れている。簡単化のために、選択ユニットＡＥ内におい
てサブ回路ＡＥ２ に接続されているラインａ，ｂ，ｃ
，ｄだけが図２に示されている。
，ＡＥ３，ＡＥ４ およびＡＥ５ に分割される。こ
れらはそれぞれ信号Ｉ２ ，Ｉ３ ，Ｉ４ およびＩ５
および対応したラインＬ（Ｉ２ ），Ｌ（Ｉ３ ），
…，Ｌ（Ｉ５ ）に割当てられる。Ｉ１ に対応したサ
ブ回路は原理的には存在しているが図２には示されてい
ない。それは、付勢されれる他のラインＬ（Ｉ２ ），
…，Ｌ（Ｉ５ ）がないときに常にラインＬ（Ｉ１ ）
を付勢する簡単な回路（示されていない）により構成さ
れている。簡単化のために、選択ユニットＡＥ内におい
てサブ回路ＡＥ２ に接続されているラインａ，ｂ，ｃ
，ｄだけが図２に示されている。
【００２５】以下、例として図１の（Ｂ）によりライン
Ｌ（Ｉ２ ）を介してＩ２ の付勢を制御する選択ユニ
ットＡＥのサブ回路ＡＥ２を説明する。
Ｌ（Ｉ２ ）を介してＩ２ の付勢を制御する選択ユニ
ットＡＥのサブ回路ＡＥ２を説明する。
【００２６】図２から明らかなように、Ｉ２ が関与す
る比較はラインａ，ｂ，ｃ，ｄ上に現れる。これら比較
の内の２つの結果の符号が負であり（Ｉ２ が比較相手
より大きい）、２つの別の比較の結果の符号が正である
（Ｉ２ が比較相手より小さい）場合、Ｉ２ は中間値
である。 対応した回路装置は図１の（Ｂ）に示されている。ライ
ンｄ上の信号は最初に比較（Ｉ２ −Ｉ１ ）の結果の
符号から比較（Ｉ１ −Ｉ２ ）の結果の符号を得るた
めに反転される。次に、４つの入力が全て“１”ならば
、各ナンドゲート１，２，３，４，５，６におけるナン
ド機能の条件が満足される。２つの入力が反転されるた
め、入来したラインのうちの２つが“１”にあり（比較
の結果が正）、２つの反転された入力が“０”にある（
比較の結果が負）ならば、ナンド機能の条件はナンドゲ
ート１乃至６の任意の１つで満足される。したがって、
ナンドゲートの１つの出力は“０”である。ナンドゲー
トの任意の１つにおいてそうならば、ナンドゲート１０
の出力は“１”であるため、Ｉ２ を付勢するラインＬ
（Ｉ２ ）は“１”にある。
る比較はラインａ，ｂ，ｃ，ｄ上に現れる。これら比較
の内の２つの結果の符号が負であり（Ｉ２ が比較相手
より大きい）、２つの別の比較の結果の符号が正である
（Ｉ２ が比較相手より小さい）場合、Ｉ２ は中間値
である。 対応した回路装置は図１の（Ｂ）に示されている。ライ
ンｄ上の信号は最初に比較（Ｉ２ −Ｉ１ ）の結果の
符号から比較（Ｉ１ −Ｉ２ ）の結果の符号を得るた
めに反転される。次に、４つの入力が全て“１”ならば
、各ナンドゲート１，２，３，４，５，６におけるナン
ド機能の条件が満足される。２つの入力が反転されるた
め、入来したラインのうちの２つが“１”にあり（比較
の結果が正）、２つの反転された入力が“０”にある（
比較の結果が負）ならば、ナンド機能の条件はナンドゲ
ート１乃至６の任意の１つで満足される。したがって、
ナンドゲートの１つの出力は“０”である。ナンドゲー
トの任意の１つにおいてそうならば、ナンドゲート１０
の出力は“１”であるため、Ｉ２ を付勢するラインＬ
（Ｉ２ ）は“１”にある。
【００２７】選択ユニットＡＥの別のサブ回路ＡＥ３
，ＡＥ４ およびＡＥ５ は対応的に構成される。
，ＡＥ４ およびＡＥ５ は対応的に構成される。
【００２８】簡単な場合において、回路ＡＥはまた簡単
なＲＯＭ（読取り専用メモリ）により構成される。
なＲＯＭ（読取り専用メモリ）により構成される。
【００２９】図３は一般化された図２の回路を示す。Ｎ
個の減算器Ｓｔ Ｎ，…Ｓｔ １ 、Ｎ個の遅延素子Ｖ
Ｎ ，…Ｖ１ およびＮ−１個のシフトレジスタＲＮ
，…Ｒ２ が設けられる。
個の減算器Ｓｔ Ｎ，…Ｓｔ １ 、Ｎ個の遅延素子Ｖ
Ｎ ，…Ｖ１ およびＮ−１個のシフトレジスタＲＮ
，…Ｒ２ が設けられる。
【００３０】データはシフトレジスタに書込まれる。シ
フトレジスタの各位置の内容は並列に読取られる。図３
において、ラインを通った短い斜線の数字または文字が
いくつの並列ラインが存在するかを示す。他の設計は図
２に示されたものと同じである。
フトレジスタの各位置の内容は並列に読取られる。図３
において、ラインを通った短い斜線の数字または文字が
いくつの並列ラインが存在するかを示す。他の設計は図
２に示されたものと同じである。
【００３１】図４の（Ａ）は直列処理による程度Ｎ＝４
の中間値フィルタの実施例を示す。システムクロック周
波数ｆｃ は、入力Ｅにおける信号のサンプリング周波
数ｆｓａｍｐｌｅのＮ倍（すなわちこの実施例において
４倍）である。
の中間値フィルタの実施例を示す。システムクロック周
波数ｆｃ は、入力Ｅにおける信号のサンプリング周波
数ｆｓａｍｐｌｅのＮ倍（すなわちこの実施例において
４倍）である。
【００３２】信号クロック期間は、Ｓ１ ，Ｓ２ ，…
，Ｓ５ で示されている。それらは、入力Ｅでそれらが
生じた瞬間にＩ５により示された入力で受信された信号
のサンプリング期間である。１つの信号クック期間Ｓｉ
（周波数＝ｆｓａｍｐｌｅ）は、４つのシステムクロ
ック期間（周波数＝ｆｃ ）をカバーする。
，Ｓ５ で示されている。それらは、入力Ｅでそれらが
生じた瞬間にＩ５により示された入力で受信された信号
のサンプリング期間である。１つの信号クック期間Ｓｉ
（周波数＝ｆｓａｍｐｌｅ）は、４つのシステムクロ
ック期間（周波数＝ｆｃ ）をカバーする。
【００３３】Ｓ１ に属した最後のシステムクロック期
間中、スイッチＳａ は低い位置（＝位置１）にある。 Ｓ１ はＶ４ に与えられる。Ｖ４ は、それぞれ１シ
ステムクロック期間に等しい遅延を導く４つの直列接続
された遅延素子Ｖ４ ，…，Ｖ１ （またはＶ）の１つ
である。
間中、スイッチＳａ は低い位置（＝位置１）にある。 Ｓ１ はＶ４ に与えられる。Ｖ４ は、それぞれ１シ
ステムクロック期間に等しい遅延を導く４つの直列接続
された遅延素子Ｖ４ ，…，Ｖ１ （またはＶ）の１つ
である。
【００３４】スイッチＳａ は上側（＝位置２）に位置
される。すなわちＶ４ の入力はＶ２ の出力に接続さ
れる。 ４つのシステムクロック期間（ｆｃ ）の後、Ｓ１ は
減算器Ｓｔ の減数入力に供給される。しかしながら、
これら４つのシステムクロック期間の後、Ｓａ は１つ
のシステムクロック期間中に低い位置に復帰する。Ｓ２
は３つのシステムクロック期間中にすでに入力Ｅに存
在している。したがって、Ｓ２ −Ｓ１ は減算器Ｓｔ
において形成される。別の４つ全てのシステムクロッ
ク期間の後、Ｓ３ −Ｓ２ 、Ｓ４ −Ｓ３ 、Ｓ５
−Ｓ４ は同じ方法で形成される。
される。すなわちＶ４ の入力はＶ２ の出力に接続さ
れる。 ４つのシステムクロック期間（ｆｃ ）の後、Ｓ１ は
減算器Ｓｔ の減数入力に供給される。しかしながら、
これら４つのシステムクロック期間の後、Ｓａ は１つ
のシステムクロック期間中に低い位置に復帰する。Ｓ２
は３つのシステムクロック期間中にすでに入力Ｅに存
在している。したがって、Ｓ２ −Ｓ１ は減算器Ｓｔ
において形成される。別の４つ全てのシステムクロッ
ク期間の後、Ｓ３ −Ｓ２ 、Ｓ４ −Ｓ３ 、Ｓ５
−Ｓ４ は同じ方法で形成される。
【００３５】Ｓａ が上部位置にあるとき、すなわち４
つのシステムクロック期間中の３つの期間において存在
するが、ループ中で循環されたデータはＶ４ ，Ｖ３
およびＶ２ によって形成された。すなわち、それは、
３つのシステムクロック期間（Ｎ−１）だけ遅延された
。したがって、（Ｓ２ −Ｓ１ ）の形成に続いて３つ
のシステムクロック期間が経過した後、Ｓ１ は再びＳ
ｔ に供給される。しかしながら、Ｓｔ の別の入力に
おいてＳ２ はすでに存在している。すなわち、他方の
差が同様にして形成される。個々の動作シーケンスは図
４の（Ｂ）の表に示されている。
つのシステムクロック期間中の３つの期間において存在
するが、ループ中で循環されたデータはＶ４ ，Ｖ３
およびＶ２ によって形成された。すなわち、それは、
３つのシステムクロック期間（Ｎ−１）だけ遅延された
。したがって、（Ｓ２ −Ｓ１ ）の形成に続いて３つ
のシステムクロック期間が経過した後、Ｓ１ は再びＳ
ｔ に供給される。しかしながら、Ｓｔ の別の入力に
おいてＳ２ はすでに存在している。すなわち、他方の
差が同様にして形成される。個々の動作シーケンスは図
４の（Ｂ）の表に示されている。
【００３６】第５の信号クロック期間Ｓ５ が４つのシ
ステムクロック期間の間に入力Ｅに存在するならば、図
４の（Ｂ）の右側の列から明らかなようにＮ＝４に必要
な全ての減算が実行された。その瞬間に、これらの差は
前の実施例の差Ｉｊ −Ｉｉ に対応する。これらの差
の符号はシフトレジスタＲに直列に伝送される。
ステムクロック期間の間に入力Ｅに存在するならば、図
４の（Ｂ）の右側の列から明らかなようにＮ＝４に必要
な全ての減算が実行された。その瞬間に、これらの差は
前の実施例の差Ｉｊ −Ｉｉ に対応する。これらの差
の符号はシフトレジスタＲに直列に伝送される。
【００３７】シフトクロックが図４の（Ａ）に示された
ようにシステムクロックｆｃ にロックされた場合、Ｎ
（Ｎ＋１）メモリ位置は、各中間値を決定するデータサ
イクル全体が同じ数を含んでいるためシフトレジスタＲ
において必要である。図４の（Ｂ）の表は中間値を決定
する瞬間的な条件を示す。位置ｘは重要ではないが、そ
れらの各状態または符号の値は後続する中間値の１つを
決定するために重要である。
ようにシステムクロックｆｃ にロックされた場合、Ｎ
（Ｎ＋１）メモリ位置は、各中間値を決定するデータサ
イクル全体が同じ数を含んでいるためシフトレジスタＲ
において必要である。図４の（Ｂ）の表は中間値を決定
する瞬間的な条件を示す。位置ｘは重要ではないが、そ
れらの各状態または符号の値は後続する中間値の１つを
決定するために重要である。
【００３８】図４の（Ａ）の選択ユニットＡＥおよびマ
ルチプレクサＭは図２および図３に示されたものと同様
にして動作する。
ルチプレクサＭは図２および図３に示されたものと同様
にして動作する。
【図１】従来技術の中間値フィルタおよび本発明の１実
施例の中間値フィルタの選択ユニットＡＥの部分ＡＥ２
の概略図。
施例の中間値フィルタの選択ユニットＡＥの部分ＡＥ２
の概略図。
【図２】程度４の中間値フィルタに対する本発明の実施
例の図。
例の図。
【図３】図２の実施例の一般化された概略図。
【図４】第２の実施例の図およびその時間的に連続した
信号の表。
信号の表。
Claims (3)
- 【請求項１】 Ｎをフィルタの程度を限定する偶数の
整数として、直前に生じたＮ／２信号および直後に生じ
るＮ／２信号と、置換されるべき信号とによって形成さ
れる信号グループにおける中間値を表す信号により信号
シーケンスにおける信号が置換され、入力で受信された
信号は入力で信号を受信したときにＮ個の先行した信号
が遅延素子の出力に現われるように中間値フィルタの程
度に等しい数を持つ縦続接続の遅延素子に供給され、信
号グループの中間値は選択ユニットにおいて決定され、
中間値フィルタの出力にスイッチされる中間値フィルタ
において、入力で受信された信号が先行された遅延素子
の出力に現れるＮ個の信号は入力における信号とＮ個の
先行する信号との間の差を形成するＮ個の減算器に供給
され、その差の符号はシフトレジスタが選択ユニットに
おいて信号グループの中間値を決定するために必要であ
る限りＮ個の先行した信号の瞬間における差の符号を保
持するようにそれらが入力において新しい信号を受信し
たときに１位置だけシフトされるシフトレジスタに伝送
され、メモリ位置の数は蓄積されるべき符号数によって
決定され、中間値を決定するために必要とされる差の符
号は入力で受信された信号および遅延素子の出力からの
Ｎ個の先行した信号を供給されるマルチプレクサが後続
する選択ユニットにシフトレジスタのメモリ位置から伝
送され、選択ユニットはＮ／２の差が負の符号を有し、
またＮ／２の差が正の符号を有する信号の中間値として
差の符号から決定され、その後出力に中間値をスイッチ
する対応した制御信号をマルチプレクサに供給すること
を特徴とする中間値フィルタ。 - 【請求項２】 選択ユニットは部分回路に分割され、
各部分回路において論理回路網はＮ／２の差が正の符号
を有し、またＮ／２の差が負の符号を有するか否かを信
号グループの信号の１つに対して決定し、この条件が満
足された場合には、前記信号に割当てられマルチプレク
サに接続されたラインが付勢されることを特徴とする請
求項１記載の中間値フィルタ。 - 【請求項３】 Ｎをフィルタの程度を限定する偶数の
整数として、直前に生じたＮ／２信号および直後に生じ
るＮ／２信号と、置換されるべき信号とによって形成さ
れる信号グループにおける中間値を表す信号により信号
シーケンスにおける信号が置換され、入力で受信された
信号は入力で信号を受信したときにＮ個の先行した信号
が遅延素子の出力に現われるように中間値フィルタの程
度に等しい数を持つ縦続接続の遅延素子に供給され、信
号グループの中間値は選択ユニットにおいて決定され、
中間値フィルタの出力にスイッチされる中間値フィルタ
において、信号が中間フィルタの入力で現れる周波数の
Ｎ倍の周波数であるシステムクロック周波数で処理され
、入力において各信号が受信されたときに入力は１シス
テムクロック期間中にスイッチによってＮ個の縦続接続
の遅延素子の陰極に接続され、残りのシステムクロック
期間中にスイッチは最後から２番目の遅延素子の出力に
第１の遅延素子の入力を接続し、最後の遅延素子の出力
は入力における信号の受信間のＮシステムクロック期間
中に減算器が入力における信号とＮ個の先行した信号と
の間に差を形成するように中間値フィルタの入力に接続
された被減数入力を有する減算器の減数入力に一定して
接続され、差の符号は［Ｎ−（Ｎ＋１）］／２の位置を
有するシフトレジスタ中に蓄積され、各システムクロッ
クパルスで１位置づつシフトされ、シフトレジスタのメ
モリ位置に蓄積された符号は、中間値がＮ／２の差が負
の符号を有し、またＮ／２の差が正の符号を有する信号
として決定される選択ユニットに伝送され、選択ユニッ
トは入力で受信された信号および遅延素子の出力からの
Ｎ個の先行した信号を供給されるマルチプレクサによっ
て後続され、前記信号の１つは選択ユニットで行われた
決定にしたがって出力にスイッチされることを特徴とす
る中間値フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE90105499:9 | 1990-03-23 | ||
| EP90105499A EP0453582B1 (de) | 1990-03-23 | 1990-03-23 | Medianfilter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04223610A true JPH04223610A (ja) | 1992-08-13 |
Family
ID=8203796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9181148A Pending JPH04223610A (ja) | 1990-03-23 | 1991-03-22 | 中間値フィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5138567A (ja) |
| EP (1) | EP0453582B1 (ja) |
| JP (1) | JPH04223610A (ja) |
| DE (1) | DE59008261D1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5206601A (en) * | 1992-04-29 | 1993-04-27 | Elanix Inc. | Order statistic signal processor for estimating values of signal parameters and demodulating amplitude-, phase-, and frequency-modulated signals |
| US5265042A (en) * | 1992-08-20 | 1993-11-23 | The United States Of America Government As Represented By The Director, National Security Agency | Device and method for a nonlinear comb filter |
| EP0592219B1 (en) * | 1992-10-09 | 2001-07-25 | Canon Kabushiki Kaisha | Magnetic head for magneto-optical recording, and magneto-optical recording apparatus |
| US5442664A (en) * | 1993-12-20 | 1995-08-15 | Hewlett-Packard Company | Digitally phase modulated clock inhibiting reduced RF emissions |
| US5708595A (en) * | 1995-03-03 | 1998-01-13 | Motorola Inc. | Efficient median filter and method therefor |
| US6018750A (en) * | 1995-08-07 | 2000-01-25 | Motorola Inc. | Fast and efficient median search method and filter |
| US5724269A (en) * | 1995-08-14 | 1998-03-03 | California Institute Of Technology | Single clock cycle two-dimensional median filter |
| US5648660A (en) * | 1996-01-05 | 1997-07-15 | Sterling Diagnostic Imaging, Inc. | Method and apparatus for reducing noise in a radiation capture device |
| KR100221248B1 (ko) * | 1996-07-08 | 1999-09-15 | 이민화 | 차수확장이 용이한 미디언필터 |
| US5900006A (en) * | 1996-12-23 | 1999-05-04 | Daewoo Electronics Co., Ltd. | Median filtering method and apparatus using a plurality of processing elements |
| KR100252728B1 (ko) * | 1997-02-04 | 2000-04-15 | 이민화 | 순환미디언필터 |
| US5864493A (en) * | 1997-06-12 | 1999-01-26 | Ford Global Technologies, Inc. | Self-adapting interval mean value filter |
| US5871509A (en) * | 1998-04-02 | 1999-02-16 | Pacesetter Ab | Method and apparatus to remove data outliers, produced by external disturbance, in internally measured signals in an implantable cardiac stimulator |
| CA2278908A1 (en) * | 1998-09-03 | 2000-03-03 | Lucent Technologies, Inc. | Digital glitch filter |
| US20030018672A1 (en) * | 2001-07-18 | 2003-01-23 | Koninklijke Philips Electronics N.V. | System and method for fast median filters, with a predetermined number of elements, in processors |
| EP1415239B1 (en) * | 2001-08-07 | 2019-06-19 | Honeywell International Inc. | Methods for efficient filtering of data |
| DE10392628D2 (de) * | 2002-06-18 | 2005-02-03 | Adc Automotive Dist Control | Verfahren zur Unterdrückung von Störungen in Systemen zur Objekterfassung |
| US7444365B2 (en) * | 2002-06-18 | 2008-10-28 | A.D.C. Automotive Distance Control Systems Gmbh | Non-linear digital rank filtering of input signal values |
| JP2004164565A (ja) * | 2002-09-26 | 2004-06-10 | Yokogawa Electric Corp | 数値検索装置および数値検索方法 |
| US8005881B1 (en) * | 2007-03-02 | 2011-08-23 | Xilinx, Inc. | Scalable architecture for rank order filtering |
| US7612707B2 (en) * | 2007-09-28 | 2009-11-03 | Banner Engineering Corporation | Configurable radar sensor |
| US8171069B2 (en) * | 2008-04-10 | 2012-05-01 | International Business Machines Corporation | Streaming digital data filter |
| US8051120B2 (en) * | 2008-04-10 | 2011-11-01 | International Business Machines Corporation | Circuit and design structure for a streaming digital data filter |
| CN115079996B (zh) * | 2022-06-16 | 2026-05-05 | 杭州电子科技大学 | 基于全并行硬件逻辑的超高速流水线式五点中值滤波方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2194364B (en) * | 1986-08-20 | 1990-06-06 | Gec Avionics | A median filter |
| US4928258A (en) * | 1989-05-08 | 1990-05-22 | The United States Of America As Represented By The Secretary Of The Air Force | Recursive median filtering |
-
1990
- 1990-03-23 EP EP90105499A patent/EP0453582B1/de not_active Expired - Lifetime
- 1990-03-23 DE DE59008261T patent/DE59008261D1/de not_active Expired - Fee Related
-
1991
- 1991-03-11 US US07/667,800 patent/US5138567A/en not_active Expired - Fee Related
- 1991-03-22 JP JP9181148A patent/JPH04223610A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0453582B1 (de) | 1995-01-11 |
| DE59008261D1 (de) | 1995-02-23 |
| US5138567A (en) | 1992-08-11 |
| EP0453582A1 (de) | 1991-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138567A (en) | Median filter | |
| US5737251A (en) | Rank order filter | |
| US4933759A (en) | Method of and arrangement for motion detection in an interlaced television picture obtained after film-to-television conversion | |
| US8321490B2 (en) | Instruction-based parallel median filtering | |
| US20070027944A1 (en) | Instruction based parallel median filtering processor and method | |
| EP0643354A1 (en) | Signal processor | |
| JPS61244186A (ja) | カラー信号変化部の縁部を急峻にする回路装置 | |
| JPH10200378A (ja) | メディアンフィルタリング方法及び装置 | |
| JPS61144989A (ja) | テレビジョン信号の高能率符号化装置及び符号化方法 | |
| US4482970A (en) | Boolean filtering method and apparatus | |
| US5055920A (en) | Still picture decoder for color television signals having a phase changing color carrier | |
| JP3285996B2 (ja) | 信号遷移強調装置 | |
| US4951242A (en) | Median filters having modules for receiving the current value of an incoming digital signal | |
| Swenson et al. | A hardware FPGA implementation of a 2D median filter using a novel rank adjustment technique | |
| US4825288A (en) | Method and apparatus for processing video signals | |
| EP0674391B1 (en) | Counter circuit | |
| GB2085261A (en) | Method for time-correction of digital switching signals | |
| US4492976A (en) | Line standard conversion circuit for a television signal | |
| US4858007A (en) | Digital data slicer circuit for digital teletext signals | |
| US4891698A (en) | Arrangement for DPCM-coding of video signals | |
| JPS62102686A (ja) | デイジタルの閾値検出回路 | |
| JPS6373787A (ja) | 差分パルス符号変調装置 | |
| JP3533697B2 (ja) | 適応フィルタ装置及び適応フィルタ処理方法 | |
| JP3352558B2 (ja) | 信号処理装置 | |
| KR100218465B1 (ko) | 영상신호의 순위값 필터링 회로 |