JPH04223613A - 電圧比較器 - Google Patents
電圧比較器Info
- Publication number
- JPH04223613A JPH04223613A JP40635990A JP40635990A JPH04223613A JP H04223613 A JPH04223613 A JP H04223613A JP 40635990 A JP40635990 A JP 40635990A JP 40635990 A JP40635990 A JP 40635990A JP H04223613 A JPH04223613 A JP H04223613A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- inverting amplifier
- clock signal
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、Ａ／Ｄコンバータ等
に用いられる電圧比較器に関するものである。
に用いられる電圧比較器に関するものである。
【０００２】
【従来の技術】図５は、例えば”Ａｎ ８ＭＨｚ
８ｂ ＣＭＯＳ Ｓｕｂｒａｎｇｉｎｇ ＡＤＣ
”（Ａ．Ｇ．Ｆ．Ｄｉｎｇｗａｌｌｅｔ． ａｌ．
，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐ
ａｐｅｒ，ｐ７２，１９８５．） に示された従来の電
圧比較器ＶＣ１の回路図である。
８ｂ ＣＭＯＳ Ｓｕｂｒａｎｇｉｎｇ ＡＤＣ
”（Ａ．Ｇ．Ｆ．Ｄｉｎｇｗａｌｌｅｔ． ａｌ．
，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐ
ａｐｅｒ，ｐ７２，１９８５．） に示された従来の電
圧比較器ＶＣ１の回路図である。
【０００３】図において、第１のアナログ電圧Ｖ１（基
準電圧，一定値でも良い）が印加される第１の入力端子
１には、例えばＭＯＳトランジスタで構成される第１の
スイッチ３の一端３１（電極）が接続されており、第１
のスイッチ３は第１のクロック信号Φ１によりそのオン
・オフ状態が制御される。また、第２のアナログ電圧Ｖ
２（比較電圧）が印加される第２の入力端子２には、例
えばＭＯＳトランジスタで構成される第２のスイッチ４
の一端４１（電極）が接続されており、第２のスイッチ
４は第２のクロック信号Φ２によりそのオン・オフ状態
が制御される。
準電圧，一定値でも良い）が印加される第１の入力端子
１には、例えばＭＯＳトランジスタで構成される第１の
スイッチ３の一端３１（電極）が接続されており、第１
のスイッチ３は第１のクロック信号Φ１によりそのオン
・オフ状態が制御される。また、第２のアナログ電圧Ｖ
２（比較電圧）が印加される第２の入力端子２には、例
えばＭＯＳトランジスタで構成される第２のスイッチ４
の一端４１（電極）が接続されており、第２のスイッチ
４は第２のクロック信号Φ２によりそのオン・オフ状態
が制御される。
【０００４】ここで、第１のクロック信号Φ１及び第２
のクロック信号Φ２は互いに相補的な関係にある信号で
、例えば第１のクロック信号Φ１が論理値“Ｈ”となる
時間内では、第２のクロック信号Φ２は論理値“Ｌ”に
なり、第１のクロック信号Φ１が論理値“Ｌ”となる時
間内では第２のクロック信号Φ２は論理値“Ｈ”となる
。
のクロック信号Φ２は互いに相補的な関係にある信号で
、例えば第１のクロック信号Φ１が論理値“Ｈ”となる
時間内では、第２のクロック信号Φ２は論理値“Ｌ”に
なり、第１のクロック信号Φ１が論理値“Ｌ”となる時
間内では第２のクロック信号Φ２は論理値“Ｈ”となる
。
【０００５】又、第１及び第２のスイッチ３，４の他端
３２及び４２（電極）には容量値Ｃの容量５（例えば，
コンデンサ等）の一端５１（電極）が接続されており、
容量５の他端５２（電極）には反転増幅器６の入力端６
１が接続され、反転増幅器６の出力端６２には出力端子
８が接続されている。
３２及び４２（電極）には容量値Ｃの容量５（例えば，
コンデンサ等）の一端５１（電極）が接続されており、
容量５の他端５２（電極）には反転増幅器６の入力端６
１が接続され、反転増幅器６の出力端６２には出力端子
８が接続されている。
【０００６】更に、第１のクロック信号Φ１によりその
オン・オフ状態が制御される、例えばＭＯＳトランジス
タで構成された第３のスイッチ７の一端７１（電極）が
容量５の他端５２に接続されるとともに、第３のスイッ
チ７の他端７２（電極）が反転増幅器６の出力端６２に
接続されている。即ち、反転増幅器６の出力は第３のス
イッチ７を介して反転増幅器６の入力端６１にフィード
バックされる。
オン・オフ状態が制御される、例えばＭＯＳトランジス
タで構成された第３のスイッチ７の一端７１（電極）が
容量５の他端５２に接続されるとともに、第３のスイッ
チ７の他端７２（電極）が反転増幅器６の出力端６２に
接続されている。即ち、反転増幅器６の出力は第３のス
イッチ７を介して反転増幅器６の入力端６１にフィード
バックされる。
【０００７】次に、上述した電圧比較器ＶＣ１の動作に
ついて説明する。
ついて説明する。
【０００８】今、第１のクロック信号Φ１が論理値“Ｈ
”にある期間（この期間をオートゼロ期間と以後呼ぶ。 ）においては、第１のスイッチ３及び第３のスイッチ７
はオン状態にある。一方、第２のクロック信号Φ２はオ
ートゼロ期間においては論理値“Ｌ”となっているので
、第２のスイッチ４はオフ状態にある。従って、オート
ゼロ期間においては、反転増幅器６の入力端６１と出力
端６２は短絡されることとなり、反転増幅器６の入力電
圧Ｖｉｎと出力電圧Ｖｏｕｔは等しくなる。即ち、反転
増幅器６はバランス状態にある。そこで、バランス状態
にある反転増幅器６の入力電圧Ｖｉｎ及び出力電圧Ｖｏ
ｕｔがどの様にして決定されるかを、図６に基づいて説
明する。
”にある期間（この期間をオートゼロ期間と以後呼ぶ。 ）においては、第１のスイッチ３及び第３のスイッチ７
はオン状態にある。一方、第２のクロック信号Φ２はオ
ートゼロ期間においては論理値“Ｌ”となっているので
、第２のスイッチ４はオフ状態にある。従って、オート
ゼロ期間においては、反転増幅器６の入力端６１と出力
端６２は短絡されることとなり、反転増幅器６の入力電
圧Ｖｉｎと出力電圧Ｖｏｕｔは等しくなる。即ち、反転
増幅器６はバランス状態にある。そこで、バランス状態
にある反転増幅器６の入力電圧Ｖｉｎ及び出力電圧Ｖｏ
ｕｔがどの様にして決定されるかを、図６に基づいて説
明する。
【０００９】図６は反転増幅器６の伝達特性曲線を示す
グラフであり、横軸は入力電圧Ｖｉｎを、縦軸は出力電
圧Ｖｏｕｔを示す。
グラフであり、横軸は入力電圧Ｖｉｎを、縦軸は出力電
圧Ｖｏｕｔを示す。
【００１０】今、電源電圧（図１においては図示せず。
）が理想値Ｖｄｄにあるときには、反転増幅器６の伝達
特性曲線が図６に示す曲線ｍとなる様に反転増幅器６が
設計されているものとする。このとき、反転増幅器６の
入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが等しくなる状態は
、曲線ｍと恒等関数である直線ｌとの交点Ｍにより決定
される。そこで、交点Ｍにおける入力電圧を電圧値Ｖｂ
（バランス電圧と呼ぶ。）とすれば、オートゼロ期間に
おける反転増幅器６の入力電圧Ｖｉｎ及び出力電圧Ｖｏ
ｕｔは数１となる。
特性曲線が図６に示す曲線ｍとなる様に反転増幅器６が
設計されているものとする。このとき、反転増幅器６の
入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが等しくなる状態は
、曲線ｍと恒等関数である直線ｌとの交点Ｍにより決定
される。そこで、交点Ｍにおける入力電圧を電圧値Ｖｂ
（バランス電圧と呼ぶ。）とすれば、オートゼロ期間に
おける反転増幅器６の入力電圧Ｖｉｎ及び出力電圧Ｖｏ
ｕｔは数１となる。
【００１１】
【数１】
従って、容量５はオートゼロ期間内においては、第１の
スイッチ３を介して印加される第１のアナログ電圧Ｖ１
とバランス電圧Ｖｂにより充電されることとなるので、
このとき容量５の他端５２に蓄えられる電荷Ｑは数２に
より与えられる。
スイッチ３を介して印加される第１のアナログ電圧Ｖ１
とバランス電圧Ｖｂにより充電されることとなるので、
このとき容量５の他端５２に蓄えられる電荷Ｑは数２に
より与えられる。
【００１２】
【数２】
次に、第１のクロック信号Φ１が論理値“Ｌ”にある期
間（この期間を比較期間と呼ぶ。）においては、第１の
スイッチ３はオフ状態に、第１のスイッチ４はオン状態
となり、第２のアナログ電圧Ｖ２が第２のスイッチ４を
介して容量５の一端５１に印加される。又、第３のスイ
ッチ７もオフ状態となるので、反転増幅器６の入力側イ
ンピーダンスは無限大となる結果、オートゼロ期間に容
量５の他端５２に蓄えられた電荷Ｑは比較期間において
も保持される。従って比較期間における容量５の他端５
２の電圧を電圧値Ｖｘとすれば、容量５の他端５２の電
圧値Ｖｘは数３の関係より数４により与えられる。
間（この期間を比較期間と呼ぶ。）においては、第１の
スイッチ３はオフ状態に、第１のスイッチ４はオン状態
となり、第２のアナログ電圧Ｖ２が第２のスイッチ４を
介して容量５の一端５１に印加される。又、第３のスイ
ッチ７もオフ状態となるので、反転増幅器６の入力側イ
ンピーダンスは無限大となる結果、オートゼロ期間に容
量５の他端５２に蓄えられた電荷Ｑは比較期間において
も保持される。従って比較期間における容量５の他端５
２の電圧を電圧値Ｖｘとすれば、容量５の他端５２の電
圧値Ｖｘは数３の関係より数４により与えられる。
【００１３】
【数３】
【数４】
よって、バランス電圧Ｖｂからの電圧偏差（Ｖ２−Ｖ１
）が比較結果として反転増幅器６によって増幅され、第
１のアナログ電圧Ｖ１と第２のアナログ電圧Ｖ２の大小
関係に対応した論理信号が出力端子８に出力される。 即ち、電圧比較器ＶＣ１の出力はＶ１＞Ｖ２ならば論理
値“Ｈ”、Ｖ１＜Ｖ２ならば論理値“Ｌ”となる。この
様に電圧比較器ＶＣ１では、第１及び第２の入力端子１
及び２に印加される第１及び第２のアナログ電圧Ｖ１及
びＶ２の大小が比較され、論理値として出力される。
）が比較結果として反転増幅器６によって増幅され、第
１のアナログ電圧Ｖ１と第２のアナログ電圧Ｖ２の大小
関係に対応した論理信号が出力端子８に出力される。 即ち、電圧比較器ＶＣ１の出力はＶ１＞Ｖ２ならば論理
値“Ｈ”、Ｖ１＜Ｖ２ならば論理値“Ｌ”となる。この
様に電圧比較器ＶＣ１では、第１及び第２の入力端子１
及び２に印加される第１及び第２のアナログ電圧Ｖ１及
びＶ２の大小が比較され、論理値として出力される。
【００１４】
【発明が解決しようとする課題】従来の電圧比較器ＶＣ
１は以上のように構成されているので、以下に示す様な
問題点があった。
１は以上のように構成されているので、以下に示す様な
問題点があった。
【００１５】即ち、電源電圧がオートゼロ期間及び比較
期間の両方において常に一定の場合には問題とはならな
いが、実際にはオートゼロ期間と比較期間では電源電圧
が異なる場合があり、それが電圧比較器ＶＣ１の誤動作
を引き起こすことになる。
期間の両方において常に一定の場合には問題とはならな
いが、実際にはオートゼロ期間と比較期間では電源電圧
が異なる場合があり、それが電圧比較器ＶＣ１の誤動作
を引き起こすことになる。
【００１６】今、オートゼロ期間において電源電圧値Ｖ
ｄｄであった電源電圧が比較期間に電源電圧値（Ｖｄｄ
−ΔＶ）に変動し、これにより反転増幅器６の伝達特性
曲線が図６に示す曲線ｎになったものとする。その結果
、バランス電圧は電圧値Ｖｂから電圧値（Ｖｂ−αΔＶ
）にシフトする。このときも比較期間における容量５の
他端５２の電圧Ｖｘは数４と同様となるが、バランス電
圧が既に電圧値（Ｖｂ−αΔＶ）にシフトしているため
誤動作を起こす。
ｄｄであった電源電圧が比較期間に電源電圧値（Ｖｄｄ
−ΔＶ）に変動し、これにより反転増幅器６の伝達特性
曲線が図６に示す曲線ｎになったものとする。その結果
、バランス電圧は電圧値Ｖｂから電圧値（Ｖｂ−αΔＶ
）にシフトする。このときも比較期間における容量５の
他端５２の電圧Ｖｘは数４と同様となるが、バランス電
圧が既に電圧値（Ｖｂ−αΔＶ）にシフトしているため
誤動作を起こす。
【００１７】即ち、容量５の他端５２の電圧Ｖｘは数５
により与えられ、
により与えられ、
【数５】
バランス電圧（Ｖｂ−αΔＶ）からの電圧偏差が第１の
アナログ電圧Ｖ１と第２のアナログ電圧Ｖ２の電圧偏差
（Ｖ２−Ｖ１）とオフセット電圧αΔＶとの和となり、
後者がオフセットエラーとなる。
アナログ電圧Ｖ１と第２のアナログ電圧Ｖ２の電圧偏差
（Ｖ２−Ｖ１）とオフセット電圧αΔＶとの和となり、
後者がオフセットエラーとなる。
【００１８】この発明は上記の様な問題点を解消すべく
なされたものであり、電源電圧が変動しても誤動作を起
こさない電圧比較器を得ることを目的とする。
なされたものであり、電源電圧が変動しても誤動作を起
こさない電圧比較器を得ることを目的とする。
【００１９】
【課題を解決するための手段】この発明に係る電圧比較
器は、第１の入力端子にその一端が接続され、第１のク
ロック信号により制御される第１のスイッチ手段と、第
２の入力端子にその一端が接続され、第１のクロック信
号に対して相補的関係にある第２のクロック信号により
制御される第２のスイッチ手段と、第１及び第２のスイ
ッチ手段の他端にその一端が接続された第１の容量素子
と、その入力端が第１の容量素子の他端に接続され、そ
の出力端が出力端子に接続された第１の反転増幅器と、
第１の反転増幅器の入力端と出力端との間に接続され、
第１のクロック信号により制御される第３のスイッチ手
段とを備えた電圧比較器において、第１の容量素子の容
量値の１／ａに等しい容量値を有する第２の容量素子の
一端を第１の反転増幅器の入力端に接続し、第２の容量
素子の他端にゲイン（ａ＋１）の増幅器の一端を接続す
るとともに、その入力端と出力端が短絡された第２の反
転増幅器の出力端を増幅器の他端に接続するようにした
ものである。
器は、第１の入力端子にその一端が接続され、第１のク
ロック信号により制御される第１のスイッチ手段と、第
２の入力端子にその一端が接続され、第１のクロック信
号に対して相補的関係にある第２のクロック信号により
制御される第２のスイッチ手段と、第１及び第２のスイ
ッチ手段の他端にその一端が接続された第１の容量素子
と、その入力端が第１の容量素子の他端に接続され、そ
の出力端が出力端子に接続された第１の反転増幅器と、
第１の反転増幅器の入力端と出力端との間に接続され、
第１のクロック信号により制御される第３のスイッチ手
段とを備えた電圧比較器において、第１の容量素子の容
量値の１／ａに等しい容量値を有する第２の容量素子の
一端を第１の反転増幅器の入力端に接続し、第２の容量
素子の他端にゲイン（ａ＋１）の増幅器の一端を接続す
るとともに、その入力端と出力端が短絡された第２の反
転増幅器の出力端を増幅器の他端に接続するようにした
ものである。
【００２０】
【作用】この発明における第２の反転増幅器の出力端は
入力端に短絡されているので、その出力電圧は常にバラ
ンス電圧に保たれている。従って、電源電圧が変動した
場合には、第２の反転増幅器の出力電圧の変動量は電源
電圧の変動量に比例した値となる。そして、この出力電
圧の変動量はゲイン（ａ＋１）の増幅器によって（ａ＋
１）倍に増幅された後、第１の容量素子の容量値の１／
ａに等しい容量値を有する第２の容量素子の他端に印加
される。
入力端に短絡されているので、その出力電圧は常にバラ
ンス電圧に保たれている。従って、電源電圧が変動した
場合には、第２の反転増幅器の出力電圧の変動量は電源
電圧の変動量に比例した値となる。そして、この出力電
圧の変動量はゲイン（ａ＋１）の増幅器によって（ａ＋
１）倍に増幅された後、第１の容量素子の容量値の１／
ａに等しい容量値を有する第２の容量素子の他端に印加
される。
【００２１】
【実施例】図１は、この発明の一実施例である電圧比較
器ＶＣの回路図である。
器ＶＣの回路図である。
【００２２】図において、電圧比較器ＶＣの構成は電圧
比較部２０とオフセット誤差補償回路部３０に大別され
る。
比較部２０とオフセット誤差補償回路部３０に大別され
る。
【００２３】電圧比較部２０の構成要素は全て従来例と
同様である。従って、第１の容量５及び第１の反転増幅
器６はそれぞれ従来例でいう容量５及び反転増幅器６に
相当する。
同様である。従って、第１の容量５及び第１の反転増幅
器６はそれぞれ従来例でいう容量５及び反転増幅器６に
相当する。
【００２４】一方オフセット誤差補償回路部３０は、第
１の反転増幅器６の入力端６１にその一端９１（電極）
が接続された容量値Ｃ／ａの第２の容量９と、第２の容
量９の他端９２（電極）にその出力端１２が接続された
ゲイン（ａ＋１）の増幅器１０と、増幅器１０の入力端
１１にその出力端１０１が接続された第２の反転増幅器
１００より構成されており、第２の反転増幅器１００の
入力端は出力端１０１に短絡されている。
１の反転増幅器６の入力端６１にその一端９１（電極）
が接続された容量値Ｃ／ａの第２の容量９と、第２の容
量９の他端９２（電極）にその出力端１２が接続された
ゲイン（ａ＋１）の増幅器１０と、増幅器１０の入力端
１１にその出力端１０１が接続された第２の反転増幅器
１００より構成されており、第２の反転増幅器１００の
入力端は出力端１０１に短絡されている。
【００２５】又、図２は図１の増幅器１０の一構成例を
示す回路図であり、増幅器１０はゲインＧ１の反転増幅
器１０ＡとゲインＧ２の反転増幅器１０Ｂにより構成さ
れている。この場合には、ゲインＧ１及びＧ２の値がＧ
１・Ｇ２＝ａ＋１の関係を満足する様に、反転増幅器１
０Ａ，１０Ｂを設計する必要がある。例えばａ＝１のと
きには、（Ｇ１，Ｇ２）＝（１，２）又は（２，１）と
なる様に、ゲインＧ１及びＧ２の値を設定することがで
きる。
示す回路図であり、増幅器１０はゲインＧ１の反転増幅
器１０ＡとゲインＧ２の反転増幅器１０Ｂにより構成さ
れている。この場合には、ゲインＧ１及びＧ２の値がＧ
１・Ｇ２＝ａ＋１の関係を満足する様に、反転増幅器１
０Ａ，１０Ｂを設計する必要がある。例えばａ＝１のと
きには、（Ｇ１，Ｇ２）＝（１，２）又は（２，１）と
なる様に、ゲインＧ１及びＧ２の値を設定することがで
きる。
【００２６】ここで反転増幅器１０Ａ，１０Ｂの回路構
成例としては、例えば図３で示される様な反転増幅器１
０Ａ１を用いることができる。
成例としては、例えば図３で示される様な反転増幅器１
０Ａ１を用いることができる。
【００２７】同図において、反転増幅器１０Ａ１は、ダ
イオード接続されたＰチャネルＭＯＳトランジスタ１０
Ａ１１とＮチャネルＭＯＳトランジスタ１０Ａ１２とか
ら構成されており、ＰチャネルＭＯＳトランジスタ１０
Ａ１１のソースは電圧源Ｖｄｄに、ＮチャネルＭＯＳト
ランジスタ１０Ａ１２のソースはアースに接続されてい
る。
イオード接続されたＰチャネルＭＯＳトランジスタ１０
Ａ１１とＮチャネルＭＯＳトランジスタ１０Ａ１２とか
ら構成されており、ＰチャネルＭＯＳトランジスタ１０
Ａ１１のソースは電圧源Ｖｄｄに、ＮチャネルＭＯＳト
ランジスタ１０Ａ１２のソースはアースに接続されてい
る。
【００２８】そこで、ＰチャネルＭＯＳトランジスタ１
０Ａ１１及びＮチャネルＭＯＳトランジスタ１０Ａ１２
のＭＯＳトランジスタゲイン定数βをそれぞれ記号β１
，β２として表せば、反転増幅器１０Ａ１の入力電圧Ｖ
ｉの変動量ΔＶｉと出力電圧Ｖｏの変動量ΔＶｏの比は
、
０Ａ１１及びＮチャネルＭＯＳトランジスタ１０Ａ１２
のＭＯＳトランジスタゲイン定数βをそれぞれ記号β１
，β２として表せば、反転増幅器１０Ａ１の入力電圧Ｖ
ｉの変動量ΔＶｉと出力電圧Ｖｏの変動量ΔＶｏの比は
、
【数６】
により表される。尚、ＭＯＳトランジスタゲイン定数β
とは、（移動度μ・誘電率ε・チャネル幅Ｗ）／（酸化
膜の膜厚Ｔ・チャネル長Ｌ）により表される量である。 従って、
とは、（移動度μ・誘電率ε・チャネル幅Ｗ）／（酸化
膜の膜厚Ｔ・チャネル長Ｌ）により表される量である。 従って、
【数７】
を満足するように、ＰチャネルＭＯＳトランジスタ１０
Ａ１１及びＮチャネルＭＯＳトランジスタ１０Ａ１２の
ＭＯＳトランジスタゲイン定数β１，β２の比β２／β
１を設定すればよいことになる。
Ａ１１及びＮチャネルＭＯＳトランジスタ１０Ａ１２の
ＭＯＳトランジスタゲイン定数β１，β２の比β２／β
１を設定すればよいことになる。
【００２９】次に、電圧比較器ＶＣの動作について説明
する。ここで、電圧比較器ＶＣのオートゼロ期間におけ
る電源電圧を電圧Ｖｄｄとし、比較期間においては電源
電圧は電圧（Ｖｄｄ−ΔＶ）に変動するものとする。
する。ここで、電圧比較器ＶＣのオートゼロ期間におけ
る電源電圧を電圧Ｖｄｄとし、比較期間においては電源
電圧は電圧（Ｖｄｄ−ΔＶ）に変動するものとする。
【００３０】まずオートゼロ期間においては、第１およ
び第２の反転増幅器６，１００は共にバランス状態とな
っており、それぞれのバランス電圧を各々バランス電圧
Ｖｂ１，Ｖｂ２であるとする。この時、第１の容量５の
一端５１には第１のアナログ電圧Ｖ１が、他端５２には
バランス電圧Ｖｂ１が印加されている。
び第２の反転増幅器６，１００は共にバランス状態とな
っており、それぞれのバランス電圧を各々バランス電圧
Ｖｂ１，Ｖｂ２であるとする。この時、第１の容量５の
一端５１には第１のアナログ電圧Ｖ１が、他端５２には
バランス電圧Ｖｂ１が印加されている。
【００３１】一方、第２の容量９の一端９１にはバラン
ス電圧Ｖｂ１が，他端９２には増幅器１０によってバラ
ンス電圧Ｖｂ２の（ａ＋１）倍の電圧が印加される。従
って、第１の容量５の他端５２に蓄えられている電荷と
第２の容量９の一端９１に蓄えられている電荷との総量
Ｑ１は、
ス電圧Ｖｂ１が，他端９２には増幅器１０によってバラ
ンス電圧Ｖｂ２の（ａ＋１）倍の電圧が印加される。従
って、第１の容量５の他端５２に蓄えられている電荷と
第２の容量９の一端９１に蓄えられている電荷との総量
Ｑ１は、
【数８】
によって表される。
【００３２】次に比較期間においては、第２のアナログ
電圧Ｖ２が第１の容量５の一端５１に印加される。又、
第２の反転増幅器１００は、その入出力端が短絡されて
いるためバランス状態にある。しかし、電源電圧は既に
電圧Ｖｄｄより電圧（Ｖｄｄ−ΔＶ）に変動しているの
で、第２の反転増幅器１００のバランス電圧もまた、図
６で示した様にオートゼロ期間におけるバランス電圧Ｖ
ｂ２よりシフトする。
電圧Ｖ２が第１の容量５の一端５１に印加される。又、
第２の反転増幅器１００は、その入出力端が短絡されて
いるためバランス状態にある。しかし、電源電圧は既に
電圧Ｖｄｄより電圧（Ｖｄｄ−ΔＶ）に変動しているの
で、第２の反転増幅器１００のバランス電圧もまた、図
６で示した様にオートゼロ期間におけるバランス電圧Ｖ
ｂ２よりシフトする。
【００３３】そこで、第２の反転増幅器１００のバラン
ス電圧のシフト量をαΔＶとすれば、第２の反転増幅器
１００のバランス電圧は電圧（Ｖｄｄ−αΔＶ）となる
。従って、第２の容量９の他端９２には、バランス電圧
（Ｖｄｄ−αΔＶ）の（ａ＋１）倍の電圧が印加される
。
ス電圧のシフト量をαΔＶとすれば、第２の反転増幅器
１００のバランス電圧は電圧（Ｖｄｄ−αΔＶ）となる
。従って、第２の容量９の他端９２には、バランス電圧
（Ｖｄｄ−αΔＶ）の（ａ＋１）倍の電圧が印加される
。
【００３４】このとき第１の反転増幅器６の入力端６１
における電圧を電圧ＶＸとすれば、第１の容量５の他端
５２に蓄えられている電荷と第２の容量９の一端９１に
蓄えられている電荷との総量Ｑ２は、
における電圧を電圧ＶＸとすれば、第１の容量５の他端
５２に蓄えられている電荷と第２の容量９の一端９１に
蓄えられている電荷との総量Ｑ２は、
【数９】
によって表される。
【００３５】また、電荷総量Ｑ２は電荷保存則より数８
により表される電荷総量Ｑ１に等しいので、
により表される電荷総量Ｑ１に等しいので、
【数１０】
の関係が成立する。そして数１０を整理すれば、第１の
反転増幅器６の入力端６１における電圧ＶＸは、
反転増幅器６の入力端６１における電圧ＶＸは、
【数１
１】 により与えられることになる。数１１により明らかな通
り、第１の反転増幅器６の入力端６１における電圧ＶＸ
は比較期間における第１の反転増幅器６のバランス電圧
に相当する電圧（Ｖｂ１−αΔＶ）と比較電圧（Ｖ２−
Ｖ１）のａ／（ａ＋１）倍の電圧との和で与えられるこ
とになり、従来の電圧比較器ＶＣ１において生じたオフ
セット誤差電圧は発生しえないことがわかる。その結果
、出力端子８には比較電圧（Ｖ２−Ｖ１）に正確に対応
した論理信号が出力される。
１】 により与えられることになる。数１１により明らかな通
り、第１の反転増幅器６の入力端６１における電圧ＶＸ
は比較期間における第１の反転増幅器６のバランス電圧
に相当する電圧（Ｖｂ１−αΔＶ）と比較電圧（Ｖ２−
Ｖ１）のａ／（ａ＋１）倍の電圧との和で与えられるこ
とになり、従来の電圧比較器ＶＣ１において生じたオフ
セット誤差電圧は発生しえないことがわかる。その結果
、出力端子８には比較電圧（Ｖ２−Ｖ１）に正確に対応
した論理信号が出力される。
【００３６】なお、上記実施例では反転増幅器１０の電
源変動を考慮に入れていないが、反転増幅器１０専用の
電源，接地ラインを独立に設けることにより、電源変動
の影響を少なくすることができる。
源変動を考慮に入れていないが、反転増幅器１０専用の
電源，接地ラインを独立に設けることにより、電源変動
の影響を少なくすることができる。
【００３７】また、上記実施例では１つの電圧比較部２
０に対して１つのオフセット誤差補償回路部３０を用い
た場合について述べたが、これに限るものではなく、１
つのオフセット誤差補償回路部３０を複数の電圧比較部
２０に接続しても良い。図４はその一実施例を示す電気
的構成図である。即ち、Ｎ個の電圧比較部２０１〜２０
Ｎに対して１つのオフセット誤差補償回路部３０を接続
する事によって、Ａ／Ｄ変換器のように多くの電圧比較
器を必要とする回路においても、素子数を増大させるこ
となくオフセット誤差の補償が可能となる。
０に対して１つのオフセット誤差補償回路部３０を用い
た場合について述べたが、これに限るものではなく、１
つのオフセット誤差補償回路部３０を複数の電圧比較部
２０に接続しても良い。図４はその一実施例を示す電気
的構成図である。即ち、Ｎ個の電圧比較部２０１〜２０
Ｎに対して１つのオフセット誤差補償回路部３０を接続
する事によって、Ａ／Ｄ変換器のように多くの電圧比較
器を必要とする回路においても、素子数を増大させるこ
となくオフセット誤差の補償が可能となる。
【００３８】
【発明の効果】以上のようにこの発明によれば、電源電
圧変動に起因したオフセット誤差を打ち消すことができ
、誤動作しにくい高性能な電圧比較器を提供できる効果
がある。
圧変動に起因したオフセット誤差を打ち消すことができ
、誤動作しにくい高性能な電圧比較器を提供できる効果
がある。
【００３９】又、この発明をＡ／Ｄ変換器のように多く
の電圧比較器を必要とする回路にオフセット誤差補償回
路部を共通として適用することにより、素子数を増加さ
せることなく回路の電源電圧変動に起因する誤動作を解
消することもできる。
の電圧比較器を必要とする回路にオフセット誤差補償回
路部を共通として適用することにより、素子数を増加さ
せることなく回路の電源電圧変動に起因する誤動作を解
消することもできる。
【図１】この発明の一実施例である電圧比較器の回路図
である。
である。
【図２】図１におけるゲイン（ａ＋１）の増幅器の一構
成例を示す回路図である。
成例を示す回路図である。
【図３】図２における反転増幅器の一構成例を示す回路
図である。
図である。
【図４】この発明の他の実施例である電圧比較器の電気
的構成図である。
的構成図である。
【図５】従来の電圧比較器の回路図である。
【図６】反転増幅器の伝達特性曲線を示すグラフである
。
。
１ 第１の入力端子
２ 第２の入力端子
３ 第１のスイッチ
４ 第２のスイッチ
５ 第１の容量
６ 第１の反転増幅器
７ 第３のスイッチ
８ 出力端子
９ 第２の容量
１０ 増幅器
１００ 第２の反転増幅器
Φ１ 第１のクロック信号
Φ２ 第２のクロック信号
Claims (1)
- 【請求項１】 第１の入力端子にその一端が接続され
、第１のクロック信号により制御される第１のスイッチ
手段と、第２の入力端子にその一端が接続され、前記第
１のクロック信号に対して相補的関係にある第２のクロ
ック信号により制御される第２のスイッチ手段と、前記
第１及び第２のスイッチ手段の他端にその一端が接続さ
れた第１の容量素子と、その入力端が前記第１の容量素
子の他端に接続され、その出力端が出力端子に接続され
た第１の反転増幅器と、前記第１の反転増幅器の入力端
と出力端との間に接続され、前記第１のクロック信号に
より制御される第３のスイッチ手段と、前記第１の反転
増幅器の入力端にその一端が接続され、前記第１の容量
素子の容量値の１／ａに等しい容量値を有する第２の容
量素子と、前記第２の容量素子の他端にその一端が接続
されたゲイン（ａ＋１）の増幅器と、前記増幅器の他端
にその出力端が接続され、且つその入力端と出力端が短
絡された第２の反転増幅器とを備えた電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40635990A JPH04223613A (ja) | 1990-12-26 | 1990-12-26 | 電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40635990A JPH04223613A (ja) | 1990-12-26 | 1990-12-26 | 電圧比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04223613A true JPH04223613A (ja) | 1992-08-13 |
Family
ID=18515970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40635990A Pending JPH04223613A (ja) | 1990-12-26 | 1990-12-26 | 電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04223613A (ja) |
-
1990
- 1990-12-26 JP JP40635990A patent/JPH04223613A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7738463B2 (ja) | 積分回路 | |
| US5963156A (en) | Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals | |
| US4697152A (en) | Fully differential switched capacitor amplifier having autozeroed common-mode feedback | |
| US5359294A (en) | Charge-balanced switched-capacitor circuit and amplifier circuit using same | |
| EP0591868B1 (en) | Analog-to-digital converter | |
| US7525383B2 (en) | Differential amplifier | |
| JPS6355108B2 (ja) | ||
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| KR20050101201A (ko) | 연속 애플리케이션용 장치, 집적 회로 및 셀프 제로잉 처리수행 방법 | |
| US6940348B2 (en) | Differential amplifier circuit with common mode output voltage regulation | |
| JPH0322103B2 (ja) | ||
| US11855651B2 (en) | Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (ADC) | |
| WO2012035882A1 (ja) | コンパレータ及びそれを備えるａｄ変換器 | |
| JPS59132231A (ja) | アナログ−デイジタル変換器 | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| JPS62258521A (ja) | Ａ−ｄ変換器 | |
| US4647865A (en) | Parasitic insensitive switched capacitor input structure for a fully differential operational amplifier | |
| JPS6365172B2 (ja) | ||
| US7019679B2 (en) | Multiplexer with low parasitic capacitance effects | |
| JPH04223613A (ja) | 電圧比較器 | |
| JPH043520A (ja) | 比較回路 | |
| JP2710715B2 (ja) | コンパレータ | |
| US12470135B2 (en) | Comparator-based switched-capacitor circuit | |
| JP7671201B2 (ja) | スイッチトキャパシタ回路 | |
| JP7832454B2 (ja) | スイッチトキャパシタ型増幅器およびａｄコンバータ |