JPH04226017A - 低欠陥ポリシリコン集積回路の製造方法 - Google Patents

低欠陥ポリシリコン集積回路の製造方法

Info

Publication number
JPH04226017A
JPH04226017A JP3105144A JP10514491A JPH04226017A JP H04226017 A JPH04226017 A JP H04226017A JP 3105144 A JP3105144 A JP 3105144A JP 10514491 A JP10514491 A JP 10514491A JP H04226017 A JPH04226017 A JP H04226017A
Authority
JP
Japan
Prior art keywords
polysilicon
wafer
silicon
anhydrous
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3105144A
Other languages
English (en)
Other versions
JP2520990B2 (ja
Inventor
Anatoly Feygenson
アナトリー　フェイゲンソン
Chang-Kuei Huang
チャン−クェイ　フアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Inc
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04226017A publication Critical patent/JPH04226017A/ja
Application granted granted Critical
Publication of JP2520990B2 publication Critical patent/JP2520990B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に、集積回路の
製造に関するものであり、特に、シリコン集積回路上の
ポリシリコンの製造に関する。
【０００２】
【従来の技術】一般にポリシリコンとして知られている
多結晶シリコンは、集積回路の製作において広く使用さ
れている。ポリシリコンは、導体として、および、集積
回路のシリコン基板への接点として、また、高性能バイ
ポーラ集積回路のエミッタとして使用される。例えば、
ＭＯＳ集積回路技術においては、ポリシリコンは、ＭＯ
Ｓトランジスタのシリコン基板のソースおよびドレイン
拡散質への接点として使用されることが可能である。バ
イポーラ集積回路技術においては、エミッタにポリシリ
コンを使用することにより、現在の高性能シリコン・バ
イポーラ・トランジスタが実現される。
【０００３】線幅が縮小するにつれて、接点に使用可能
な面積が小さくなるため、ポリシリコンとシリコン基板
の間の（またはポリシリコン導体間の）接点の抵抗はま
すます重大になる。同様に、バイポーラ・トランジスタ
の性能をさらに高めるために、エミッタのサイズは縮小
される。ＭＯＳデバイスの場合のように、エミッタが小
さくなればなるほど、ポリシリコンとシリコン基板の間
の界面（接点）の抵抗は重大になる。
【０００４】
【発明が解決しようとする課題】従来の集積回路製造工
程では、装置内でのポリシリコンの堆積は、他の装置で
のシリコン・ウェハーを洗浄した後に行われる。一般的
なウェハー洗浄は、ウェハーをフッ化水素の希薄溶液中
に浸した後に脱イオン水でフッ化水素をすすぎ落とすこ
とによって、作業者によるシリコン上の汚染物質のほと
んどを除去する。この洗浄は、室温で、通常の大気圧で
行われる。
【０００５】しかし、シリコンの表面は、形成されるべ
き低抵抗ポリシリコンからシリコンへの接点にとっては
十分清浄できない可能性がある。ウェハーの洗浄後、ま
たは、ウェハーがポリシリコン堆積反応容器内に入れら
れる前に、空気に露出されるとほとんど瞬間的に自然酸
化物が露出されたシリコン表面上に形成される。さらに
、他の汚染物質が、露出されたシリコンに付着し、シリ
コン・ポリシリコン界面において欠陥を形成することが
ある。
【０００６】洗浄が不完全なシリコン（またはポリシリ
コン）上にポリシリコンが堆積され、ポリシリコンとシ
リコンの間の界面の面積が十分小さい場合、形成される
接点は、集積回路が動作可能なほど十分に低い抵抗をも
たないことがある。回路が動作可能なほど十分に接点抵
抗が低いとしても、自然酸化物「欠陥」が接点抵抗を変
化および増大させるため、回路の信頼性は悪化する。
【０００７】同様に、バイポーラ・トランジスタにおけ
るポリシリコン・エミッタとシリコン基板の間の接合は
、自然酸化物によって形成された欠陥を有することがあ
る。これらの欠陥領域は再結合帯を形成することがあり
、再結合帯は接合の漏洩および直列抵抗を増大させ、エ
ミッタ効率を減少させることによって、トランジスタ全
体の性能を劣化する。
【０００８】
【課題を解決するための手段】従って、本発明の１つの
目的は、シリコン（またはポリシリコン）表面を洗浄し
、その上にポリシリコンを堆積する方法を提供すること
である。このとき、シリコンとポリシリコンの間の界面
には自然酸化物やその他の不純物はほとんど存在しない
。
【０００９】本発明のもう１つの目的は、本発明で説明
される工程を使用することに得られる改良された集積回
路である。
【００１０】本発明のこの目的およびその他の目的は、
基本的に、無水腐食液で少なくとも１つのシリコン・ウ
ェハーを選択的にエッチングし、エッチングされたシリ
コン・ウェハー上にポリシリコンを堆積することによっ
て実現される。エッチングおよび堆積ステップは同一の
反応容器内で（インシトゥで）行われる。基底シリコン
と堆積ポリシリコンの間に、自然酸化物およびその他の
汚染物質をほとんど含まない界面を実現するために、選
択的エッチング・ステップの最後の部分は、堆積ステッ
プの最初の部分と重複する。
【００１１】
【実施例】ポリシリコンが堆積されることになるシリコ
ン（またはポリシリコン）の露出領域の表面上の自然酸
化物またはその他の汚染物質をエッチングで除去するこ
とによって、形成されたポリシリコン−シリコン界面は
ほとんど欠陥を含まず、低抵抗接点が実現される。ポリ
シリコン堆積とともにインシトゥでエッチングを実行し
、エッチングおよび堆積ステップを重複させることによ
り、形成される界面はほとんど欠陥を含まない。
【００１２】この界面は図１（縮尺不定）に例示されて
おり、ここでシリコン・ウェハー１上にはポリシリコン
層２が堆積されている。ポリシリコン層２は、マスキン
グ層３（一般的に二酸化ケイ素）の開口部が基底シリコ
ンを露出しているところで基底シリコンと接する。通常
のプロセス技術では、マスキング層３をエッチング・マ
シンで開削し、続いてマスキング層３のエッチングによ
って生じた残留損傷をシリコン・ウェハー１の表面から
除去する装置内でウェハー１は洗浄される。
【００１３】次に、ウェハー１は、ポリシリコンが堆積
される装置内に入れられる。しかし、露出シリコンを酸
素に暴露することによってほとんど瞬間的にウェハー上
に自然酸化物が形成され、これが図１の層４によって表
されている。さらに、ポンプ油のようなその他の汚染物
質が、露出シリコン表面上に付着することもある。自然
酸化物およびその他の汚染物質の層４は、ポリシリコン
が良好な接点を形成するためには、ポリシリコン堆積の
前に除去されなければならない。
【００１４】ポリシリコン堆積ステップの前およびそれ
に重複して、無水腐食液で露出シリコン１のインシトゥ
・エッチングを実行することにより、層４はほぼ完全に
除去されることが分かった。この発見は、シリコン上に
ポリシリコンを成長させるのと同様に、ポリシリコン上
にポリシリコンを成長させる場合にも適用可能である。
【００１５】具体例。図２には、インシトゥ・エッチン
グおよびポリシリコン堆積装置１０が、単純化された模
式的な形で示されている。装置１０は一般的には改良さ
れた低圧化学堆積（ＬＰＣＶＤ）装置であって、例えば
、ＢＴＵエンジニアリング・コーポレーション、ブルー
ス・システムズ・ディヴィジョン（ＢＴＵ　Ｅｎｇｉｎ
ｅｅｒｉｎｇ　Ｃｏｒｐｏｒａｔｉｏｎ，　Ｂｒｕｃｅ
　Ｓｙｓｔｅｍｓ　Ｄｉｖｉｓｉｏｎ）（ノース・ビレ
リカ、マサチューセッツ（Ｎｏｒｔｈ　Ｂｉｌｌｅｒｉ
ｃａ，　Ｍａｓｓａｃｈｕｓｅｔｔｓ））によって製造
されたブルースＬＰＣＶＤシステムである。
【００１６】飽和（湿性）および乾燥窒素（Ｎ２）、シ
ラン（ＳｉＨ４）、および無水フッ化水素酸（ＨＦ）の
４つのガス源が、シリコン・ウェハー１４が入れられた
反応容器１１に導入される。すべてのガス源のガスはバ
ルブ１５を通って反応容器１１に入る。反応容器１１の
出口は、ゲート・バルブ１６に、続いてスロットル・バ
ルブ１７に結合される。スロットル・バルブ１７は真空
ポンプ１８に結合され、スロットル・バルブ１７は反応
容器１１内の真空圧力を制御する。加熱要素１９は、一
般的にＲＦエネルギーを運搬するコイルであるが、反応
容器１１内のウェハー１４およびガスの温度を制御する
。
【００１７】反応容器１１内のＮ２、ＳｉＨ４、および
ＨＦの混合物は、対応する流量制御装置２０、２１、２
２、２３ならびにバルブ２５、２６、２７、２８によっ
て制御される。流量制御装置２０、２１、２２、２３は
、一般的に、工程制御コンピュータ（図示せず）の制御
下にある。乾燥高圧Ｎ２は、流量制御装置２０およびバ
ルブ２５を通って、反応容器１１のパージ・ガスとして
使用される。
【００１８】以下でさらに詳細に説明されるように、無
水腐食液を使用したエッチング工程は、無水ＨＦの場合
のように、エッチングを促進するための水蒸気圧を必要
とすることがある。反応容器１１内に必要量の水蒸気を
導入するため、制御された量の乾燥低圧Ｎ２がバブラ２
９を通され、そこでＮ２を水蒸気で飽和し、続いて流量
制御装置２１およびバルブ２６、１５を通って反応容器
１１に導入される。バブラ内には、一般的に、水蒸気源
として脱イオン水（ＤＩ）がある。
【００１９】図２の装置例の動作が図３に「プログラム
」として示されている。このプログラムは、自然酸化物
層の除去および後続のポリシリコン堆積を実現するため
に、反応容器１１内に導入されるガスの順序および反応
容器１１の温度を詳細に説明したものである。ここでは
、シリコン・ウェハー上の露出領域から自然酸化物およ
びその他の汚染物質をほとんど除去し、ポリシリコンを
その上に堆積するステップの順序の例が与えられている
。
【００２０】ウェハー１４（図２）が反応容器１１内に
入れられると、反応容器１１は窒素でパージされる。次
に、真空ポンプ１８が始動し、反応容器１１内の圧力は
第１の所望される圧力まで減少（廃棄）され、リークが
チェックされる。本実施例では加熱要素１９は常に作動
している。第１の所望圧力に達すると、無水ＨＦが導入
され、必要なら、水蒸気飽和Ｎ２が加えられる。
【００２１】反応容器１１内へのガスの導入によって反
応容器１１内の圧力が上昇するため、スロットル・バル
ブ１７で、圧力を第２の所望圧力に維持するように調節
する。所定時間後、ＳｉＨ４ガスが導入され、その間Ｈ
Ｆガスは維持される。この重複期間は、ポリシリコン成
長が開始されるときのウェハー１４上の露出領域の清浄
さを保証する。重複期間の最後に、ＨＦガスの導入が停
止され、スロットル・バルブ１７は反応容器１１内の第
３の所望される圧力を維持するように調節され、ポリシ
リコン成長が所望厚さに達するまで継続される。その後
、ＳｉＨ４の導入が停止され、反応容器１１内の圧力が
再び減少（排気）され、反応容器は再び乾燥Ｎ２でパー
ジされて、ポリシリコン成長工程ステップが完了する。
【００２２】上述のように、本実施例では、加熱要素１
９は常時作動している。しかし、反応容器１１内のウェ
ハー１４およびガスの温度は、例えばウェハー１４が最
初に反応容器１１内に入れられるときのように、常時所
望温度にあるとは限らない。しかし、この所望温度は、
反応容器１１内へのＳｉＨ４の導入前に達成されるべき
である。
【００２３】ポリシリコンが堆積されると、ウェハー１
４は反応容器１１から取り出され、ポリシリコンにドー
パントを導入するための注入を受ける。続いてウェハー
１４は、ドーパントを活性化し、ポリシリコン堆積およ
び注入によるウェハー内のストレスを解放するために、
急速熱アニーラ（図示せず）でアニールされる。一般的
に、急速熱アニールは、乾燥窒素雰囲気中で１０００℃
以上の温度で実行される。
【００２４】次の表１は、反応容器１１内のさまざまな
ガスの温度、圧力、流量速度の許容および所望される範
囲を示す。
【００２５】［表１］
【００２６】上記の所望される値を使用してウェハー上
に堆積されたポリシリコンは厚さ２０ナノメートルのポ
リシリコンとなり、ポリシリコンとシリコンウェハーの
界面は酸化物をほとんど含まず、ポリシリコンの少なく
とも８０％は、急速熱アニール後にはシリコン基板の原
子構造とエピタキシャルにそろって配列した原子構造を
有する。
【００２７】本実施例におけるエッチング・ステップに
対して使用されたガスは無水ＨＦであるが、例えばさら
に高い反応容器温度での乾燥水素のように、他の無水腐
食液も使用可能である。水蒸気飽和Ｎ２の付加は、反応
容器の排気後に十分な水蒸気が反応容器内に存在する場
合は不要である。
【００２８】同様に、本実施例におけるポリシリコン成
長のためのシリコン源ガスはシラン（ＳｉＨ４）である
。ジクロロシランのような、他のシリコン源ガスもまた
使用可能である。
【００２９】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
【００３０】なお、特許請求の範囲に記載した参照番号
は発明の容易なる理解のためで、その技術的範囲を制限
するよう解釈されるべきではない。
【００３１】
【発明の効果】以上述べたごとく、本発明によれば、無
水腐食液でシリコン・ウェハーを選択的にエッチングし
、エッチングされたシリコン・ウェハー上にポリシリコ
ンを堆積することによって集積回路を製造する際に、エ
ッチングおよび堆積ステップを同一の反応容器内で行い
、選択的エッチング・ステップの最後の部分を蒸着ステ
ップの最初の部分と重複させることにより、自然酸化物
およびその他の汚染物質をほとんど含まない界面が実現
される。
【図面の簡単な説明】
【図１】シリコン基板の断面図（縮尺不定）である。シ
リコン基板上にはマスキング層に開口部を有し、その中
にポリシリコンの層がインシトゥ洗浄後に堆積される。
【図２】インシトゥ洗浄を実行するように改良されたポ
リシリコン堆積反応容器の例の単純化されたブロック図
である。
【図３】図２の反応容器を使用した、インシトゥ洗浄ス
テップおよびポリシリコン堆積ステップのプログラムの
例である。
【符号の説明】
１　　シリコン・ウェハー ２　　ポリシリコン層 ３　　マスキング層 ４　　自然酸化物およびその他の汚染物質の層１０　　
インシトゥ・エッチングおよびポリシリコン蒸着装置 １１　　反応容器 １４　　シリコン・ウェハー １５　　バルブ １６　　ゲート・バルブ １７　　スロットル・バルブ １８　　真空ポンプ １９　　加熱要素 ２０　　流量制御装置 ２１　　流量制御装置 ２２　　流量制御装置 ２３　　流量制御装置 ２５　　バルブ ２６　　バルブ ２７　　バルブ ２８　　バルブ ２９　　バブラ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】　　集積回路の製造方法が、少なくとも１
    つのシリコン・ウェハー（１４）を無水腐食液で選択的
    にエッチングするステップと、前記シリコン・ウェハー
    上のエッチングされた部分にポリシリコンを堆積するス
    テップからなり、前記選択的エッチング・ステップの最
    後の部分が前記堆積ステップの最初の部分と重複するこ
    とを特徴とする低欠陥ポリシリコン集積回路の製造方法
    。
  2. 【請求項２】　　前記製造方法が、前記シリコン・ウェ
    ハーを反応容器（１１）内に入れるステップと、前記容
    器内に真空を形成するステップと、前記ウェハーの温度
    を所定温度まで上昇させるステップからなり、前記無水
    腐食液が、前記真空形成ステップの前に前記容器内に導
    入されることを特徴とする請求項１の方法。
  3. 【請求項３】　　前記無水腐食液が、無水フッ化水素で
    あることを特徴とする請求項２の方法。
  4. 【請求項４】　　前記ポリシリコンがシランをガス源と
    して使用して形成されることを特徴とする請求項２の方
    法。
  5. 【請求項５】　　前記所定温度が４００゜Ｃより高く、
    前記容器内の圧力が１トルよりも低いことを特徴とする
    請求項４の方法。
  6. 【請求項６】　　集積回路の製造方法が、反応容器（１
    １）内に複数のシリコン・ウェハー（１４）を入れるス
    テップと、前記反応容器内に無水腐食液を導入するステ
    ップと、前記反応容器内に不完全真空を形成するステッ
    プと、前記ウェハーを所定温度まで加熱するステップと
    、前記ウェハー上に前記無水腐食液を流すステップと、
    前記ウェハー上にシリコン源ガスを流してポリシリコン
    を生成するステップと、前記無水腐食液の流れを停止す
    るステップと、前記シリコン源ガスの流れを停止するス
    テップからなり、前記無水腐食液を流すステップの最後
    と前記シリコン源ガスを流すステップの最初が重複する
    ことを特徴とする低欠陥ポリシリコン集積回路の製造方
    法。
  7. 【請求項７】　　前記のように形成されたポリシリコン
    内にドーパントを注入するステップと、前記ウェハーを
    アニールするステップからなることを特徴とする請求項
    ６の方法。
  8. 【請求項８】　　前記無水腐食液が無水フッ化水素であ
    り、前記シリコン源ガスがシランであることを特徴とす
    る請求項７の方法。
  9. 【請求項９】　　前記不完全真空が１トルより小さく、
    前記所定温度が６００゜Ｃより高いことを特徴とする請
    求項８の方法。
  10. 【請求項１０】　　前記アニール・ステップが、１００
    ０゜Ｃよりも高温の窒素雰囲気中での急速熱アニールで
    あることを特徴とする請求項９の方法。
JP3105144A 1990-04-12 1991-04-11 低欠陥ポリシリコン集積回路の製造方法 Expired - Lifetime JP2520990B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US508210 1983-06-27
US07/508,210 US4981811A (en) 1990-04-12 1990-04-12 Process for fabricating low defect polysilicon

Publications (2)

Publication Number Publication Date
JPH04226017A true JPH04226017A (ja) 1992-08-14
JP2520990B2 JP2520990B2 (ja) 1996-07-31

Family

ID=24021813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3105144A Expired - Lifetime JP2520990B2 (ja) 1990-04-12 1991-04-11 低欠陥ポリシリコン集積回路の製造方法

Country Status (4)

Country Link
US (1) US4981811A (ja)
EP (1) EP0454308B1 (ja)
JP (1) JP2520990B2 (ja)
DE (1) DE69126637T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009549B1 (ko) * 1990-11-28 1993-10-06 현대전자산업 주식회사 고저항용 다결정 실리콘의 저항치 유지방법
JPH0697140A (ja) * 1992-09-14 1994-04-08 Toshiba Corp 半導体基板処理方法
US5346581A (en) * 1993-04-01 1994-09-13 At&T Bell Laboratories Method of making a compound semiconductor device
US5413671A (en) * 1993-08-09 1995-05-09 Advanced Micro Devices, Inc. Apparatus and method for removing deposits from an APCVD system
JPH10340857A (ja) 1997-06-10 1998-12-22 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体製造装置
TW449832B (en) * 1999-01-04 2001-08-11 United Microelectronics Corp Removing method of polysilicon defect
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US20050048742A1 (en) * 2003-08-26 2005-03-03 Tokyo Electron Limited Multiple grow-etch cyclic surface treatment for substrate preparation
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20090028491A1 (en) * 2007-07-26 2009-01-29 General Electric Company Interconnect structure
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243865A (en) * 1976-05-14 1981-01-06 Data General Corporation Process for treating material in plasma environment
US4056642A (en) * 1976-05-14 1977-11-01 Data General Corporation Method of fabricating metal-semiconductor interfaces
US4361461A (en) * 1981-03-13 1982-11-30 Bell Telephone Laboratories, Incorporated Hydrogen etching of semiconductors and oxides
US4549926A (en) * 1982-01-12 1985-10-29 Rca Corporation Method for growing monocrystalline silicon on a mask layer
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US4778776A (en) * 1985-06-27 1988-10-18 General Electric Company Passivation with a low oxygen interface
US4749440A (en) * 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
WO1987001508A1 (en) * 1985-08-28 1987-03-12 Fsi Corporation Gaseous process and apparatus for removing films from substrates
JPH0282575A (ja) * 1988-09-19 1990-03-23 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0454308B1 (en) 1997-06-25
EP0454308A2 (en) 1991-10-30
JP2520990B2 (ja) 1996-07-31
US4981811A (en) 1991-01-01
DE69126637T2 (de) 1998-01-15
EP0454308A3 (en) 1992-10-28
DE69126637D1 (de) 1997-07-31

Similar Documents

Publication Publication Date Title
JP2520990B2 (ja) 低欠陥ポリシリコン集積回路の製造方法
US5194397A (en) Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface
JP4009243B2 (ja) 半導体プロセス
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
US5968279A (en) Method of cleaning wafer substrates
CN100533683C (zh) 硅氧化膜的去除方法
JP2001244214A (ja) シリサイド膜を備えた半導体素子の製造方法
CN113506720B (zh) 一种晶圆背面平整度改善的方法
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
WO2010117703A2 (en) Method of selective nitridation
KR100482372B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
KR100390919B1 (ko) 반도체소자의 제조방법
JPH07153769A (ja) 半導体集積回路装置の製造方法および製造装置
US20070287291A1 (en) Post Ion Implant Photoresist Strip using a Pattern Fill and Method
US6214736B1 (en) Silicon processing method
US5023206A (en) Semiconductor device with adjacent non-oxide layers and the fabrication thereof
JP2006196910A (ja) 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
JPS59165434A (ja) 半導体装置の製造方法
JPH0629235A (ja) 半導体装置の製造方法
EP0767487A1 (en) Improvements in or relating to semiconductor device fabrication
JPH07297151A (ja) 半導体装置の製造方法
JP3033518B2 (ja) 半導体装置の製造方法
KR100358572B1 (ko) 반도체소자의 산화막 형성방법
CN109300781A (zh) Ono膜层的制造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 15

EXPY Cancellation because of completion of term