JPH04226041A - パッシベーションドナー層を備えたｈｅｍｔ構造 - Google Patents

パッシベーションドナー層を備えたｈｅｍｔ構造

Info

Publication number
JPH04226041A
JPH04226041A JP3103866A JP10386691A JPH04226041A JP H04226041 A JPH04226041 A JP H04226041A JP 3103866 A JP3103866 A JP 3103866A JP 10386691 A JP10386691 A JP 10386691A JP H04226041 A JPH04226041 A JP H04226041A
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
gate
bandgap semiconductor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3103866A
Other languages
English (en)
Other versions
JP2609004B2 (ja
Inventor
Loi D Nguyen
ロイ・ディー・ニューエン
Michael J Delaney
マイケル・ジェイ・デラネイ
Lawrence E Larson
ローレンス・イー・ラルソン
Umesh K Mishra
ウメシュ・ケー・ミシュラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH04226041A publication Critical patent/JPH04226041A/ja
Application granted granted Critical
Publication of JP2609004B2 publication Critical patent/JP2609004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子トランジスタに関
するものであり、特にパッシベーションドナー層を備え
た高電子移動度電界効果トランジスタ（ＨＥＭＴ）構造
に関するものである。
【０００２】
【従来の技術】高電子移動度電界効果トランジスタ（Ｈ
ＥＭＴ）として知られている変調ドープ電界効果トラン
ジスタ（ＭＯＤＦＥＴ）は非常に高速の３端子電子トラ
ンジスタ装置であり、ミリメートル波システム、衛星通
信用の受信機および送信機、新型のレーダおよび光ファ
イバシステム等において広く利用されている。しかしな
がら装置のパッシベーションに関する問題はＨＥＭＴの
信頼性に影響し、広く実際の装置において可能ではなか
った。
【０００３】図１に示されている通常のＨＥＭＴ構造１
０は基体１２およびその基体１２上に形成されているチ
ャンネル層１４、スペーサ層１６、ドナー層１８、ショ
ッツキ層２０およびキャップ層２２を具備している。ソ
ース２４およびドレイン２６はキャップ層２２上に形成
されている。ゲート２８は、キャップ層２２を貫通して
少なくともショッツキ層２０に部分的に侵入している凹
部３０の底部に形成されている。スペーサ層１６、ドナ
ー層１８、ショッツキ層２０はそれぞれ砒化アルミニウ
ムインジュウム（ＡｌＩｎＡｓ）或いは砒化アルミニウ
ムガリウム（ＡｌＧａＡｓ）のような広バンドギャップ
半導体材料で形成されている。チャンネル層１４および
キャップ層２２は広バンドギャップ半導体材料と格子整
合された砒化ガリウム（ＧａＡｓ）または砒化ガリウム
インジュウム（ＧａＩｎＡｓ）のような狭バンドギャッ
プ半導体材料で形成されている。このような通常の構造
における主要な問題はドナー層１８およびショッツキ層
２０を形成する広バンドギャップ半導体材料が低温度で
酸化する傾向のある成分（上記の例においてはアルミニ
ウム）を含んでいることである。図１に符号３２で示さ
れた区域は大気に露出されて酸化されるショッツキ層２
０の部分である。酸化はショッツキ層２０を通ってドナ
ー層１８に拡がりチャンネル電流の実質上の減少を生じ
させる。
【０００４】
【発明が解決しようとする課題】酸化は文献に記載され
ているように装置の全表面を誘電体の窒化シリコンまた
は酸化シリコンのパッシベーション層で被覆することに
よって阻止することができる（Ｆｒｉｃｋｅ他，ＩＥＥ
Ｅ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ
，Ｖｏｌ．１０，ｎｏ．１２，５７７　〜５７９　頁１
９８９年１２月参照）。パッシベーション層は構造を密
封してショッツキ層およびドナー層の酸化を阻止する。 しかしながら、誘電体パッシベーション層により余分の
キャパシタンスが生じるために装置の特性が犠牲にされ
る。さらにそのようなパッシベーション層は比較的高温
度で付着されなければならないからそれも装置の特性を
劣化させる可能性がある。
【０００５】本発明は、ドナー層の酸化を阻止し、それ
により特性の低下や装置の信頼性の低下を阻止する少な
くとも１つのパッシベーションまたは阻止層をトランジ
スタ中に設けた改善された電界効果トランジスタ構造を
提供するものである。本発明は装置の全表面にパッシベ
ーション層を形成する必要をなくし、高温度の処理工程
を必要としない。
【０００６】
【課題を解決するための手段】本発明によるトランジス
タ構造においては、ドナー層、ショッツキ層およびキャ
ップ層が基体上に形成される。次にソースおよびドレイ
ンがキャップ層上に形成され、ゲートがキャップ層上、
或いはキャップ層を貫通して少なくともショッツキ層に
部分的に侵入して形成されている凹部の底部に形成され
る。ドナー層とショッツキ層はアルミニウムのような酸
化しやすい成分を含む半導体材料から構成されている。 格子整合した酸化しにくい材料のパッシベーション層ま
たは阻止層がソース、ドレイン、ゲートの下にドナー層
を覆ってそれを密封するように形成される。阻止層はシ
ョッツキ層とドナー層との間に形成され、或いは交互に
配置された複数の阻止部分層とショッツキ部分層とから
構成されたショッツキ層と組合わせて超格子を構成して
いる。その代りに阻止層はショッツキ層を密封するよう
に覆い、さらにキャップ層を構成してもよい。
【０００７】本発明のその他の特徴および利点は添付図
面を参照にした以下の詳細な説明から当業者には明白で
あろう。
【０００８】
【実施例】図２を参照すると、本発明のＨＥＭＴ構造は
全体を４０で示され、ＧａＡｓ，ＧａＩｎＡｓ，または
ＩｎＰのような適当な材料から形成された基体４２を備
えており、それはその上に形成された例えばＡｌＩｎＡ
ｓのバッファ層（図示せず）を有することもできる。チ
ャンネル層４４、スペーサ層４６、ドナー層４８、ショ
ッツキ層５０、パッシベーション層または阻止層５２、
ショッツキ層５４、およびキャップ層５６がそれぞれ前
の層を覆うように連続した層として基体４２上に形成さ
れている。凹部５８はキャップ層５６を貫通して少なく
とも部分的にショッツキ層５４中まで延在するように形
成される。ソース６０およびドレイン６２はキャップ層
５６上の凹部５８の両側に形成され、ゲート６４は凹部
５８の底部に形成される。
【０００９】ＨＥＭＴ構造４０は通常のように動作し、
供給される電圧に応じて電子がソース６０とドレイン６
２の間でチャンネル層４４を通って伝播する。電子流の
大きさはゲート６４に供給される電圧によって決定され
る。ドナー層４８とチャンネル層４４はヘテロ接合構造
を形成し、ドナー層４８からの電子はドナー層４８とチ
ャンネル層４４の間の空間電荷効果（それはスペーサ層
４６を横切っている）によりチャンネル層４４中に誘起
される。チャンネル層４４中にドナー原子が存在しない
ためにそこにおける電子の移動度は著しく増加される。
【００１０】スペーサ層４６、ドナー層４８、およびシ
ョッツキ層５０および５４は酸化され易い成分、この例
ではアルミニウムを含むＡｌＩｎＡｓまたはＡｌＧａＡ
ｓのような広バンドギャップ半導体材料から構成される
。チャンネル層４４とキャップ層５６とはこのような広
バンドギャップ材料に格子整合された酸化され易い成分
を含まないＧａＩｎＡｓまたはＧａＡｓのような狭バン
ドギャップ半導体材料から構成される。本発明によれば
パッシベーション層または阻止層５２は酸化され易い成
分を含まない、格子整合された、または仮晶の、チャン
ネル層４４およびキャップ層５６を構成する材料と同じ
狭バンドギャップ材料で構成されることが好ましい。
【００１１】図２に６６で示すように凹部５８のゲート
６４の両側のショッツキ層５４の部分は大気に露出され
、酸化される可能性がある。しかしながらその酸化は非
酸化性材料で形成された阻止層５２によってドナー層４
８へ拡がることが阻止される。阻止層５２の付加は装置
のショッツキバリアの高さを少し低下させるが、阻止層
５２が充分に薄く形成されれば大きな問題ではない。
【００１２】ショッツキ層５０を設けることは任意であ
り、用途によっては省略することができる。図２の実施
例は、ゲート６４とチャンネル層４４との間の間隔がウ
エハ上の全装置について同じであり、共通エッチング処
理工程によって決定されるので、ＧａＩｎＡｓのディス
クリートな装置を形成するときには特に有利である。
【００１３】ＨＥＭＴ構造４０の各層の厚さの典型的な
値は次のとおりである。しかしこれらの値は単なる例示
であり、本発明の技術的範囲を限定するものではない。
【００１４】チャンネル層４４…４００オングストロー
ム、スペーサ層４６…１５オングストローム、ドナー層
４８（シリコンでドープ）…５０乃至８０オングストロ
ーム、ショッツキ層５０…２０乃至４０オングストロー
ム、阻止層５２…（できるだけ薄く）典型的には５乃至
１５オングストローム、ショッツキ層５４…１５０乃至
２００オングストローム、キャップ層５６…５０乃至７
５オングストロームである。凹部５８中のゲート６４の
下のショッツキ層５４の厚さは約２０乃至６０オングス
トロームである。
【００１５】図３および図４は本発明の別の実施例を示
し、同様の部分には図２と同じ符号が付けられている。 トランジスタ構造７０において、層５０，５２，５４は
図４で拡大して示している超格子７２によって置換され
ている。さらに説明すると、超格子７２はショッツキ部
分層７２ａ　および阻止部分層７２ｂ　交互の層から構
成され、その数は特定の用途にしたがって選択されてい
る。超格子７２は図２のショッツキ層４８および５４な
らびに阻止層５２の組合わせたものと等価である。凹部
７４は所望のゲート・チャンネル間隔とショッツキバリ
ア高を与える深さまで超格子７２中にエッチングされる
。ショッツキ部分層７２ａ　のエッジは凹部７４のエッ
チングにより露出されるが、エッチングは少なくとも１
つの阻止部分層７２ｂ　がドナー層を覆って密封するた
めにエッチングされないで残されるように制御される。
【００１６】典型的な超格子７２の厚さは２００乃至２
５０オングストロームである。ショッツキ部分層７２ａ
　は３０オングストローム程度の厚さであり、阻止部分
層７２ｂ　は１０オングストローム程度の厚さである。 超格子周期（交互の部分層の数）は５乃至６である。
【００１７】図３および図４の実施例は、個々の装置単
位でゲート・チャンネル間隔の調整を可能にする利点が
ある。それはまたゲート領域のエッチングの正確な制御
の必要性をなくすので、そのような正確な制御が要求さ
れることが望ましくない場合に有効である。図２の実施
例においては、エッチングは阻止層５２に達する前に停
止されなければならない。もしも停止されないならば、
酸化が下のショッツキ層５０（もしも設けられていれば
）及びドナー層４８を通って進行する。図３および図４
の実施例ではエッチングに対して大きな許容範囲を可能
にする。それは少し過剰にエッチングしてもゲートの下
には少なくとも１つの阻止部分層７２ｂ　が存在するか
らである。図３および図４の実施例はゲート・チャンネ
ル間隔が異なっている異なる装置を形成するのに特に適
している。ＡｌＧａＡｓのような材料で形成されたその
ような装置はＧａＩｎＡｓに比較して高いショッツキバ
リア高と低いゲート漏洩電流を有する。
【００１８】図５は本発明の別の実施例を示し、同様の
部分には同じ符号が付けられている。トランジスタ構造
８０はさらに阻止層を構成する一体のキャップ層８２を
備えている。ソース８４、ドレイン８６、およびゲート
８８はこのキャップ層８２上に形成される。このトラン
ジスタ構造８０はゲートが内部に形成される凹部を有し
ていおらず、したがってゲートのための凹部形成に必要
なエッチング工程が省略される。キャップ層８２はショ
ッツキ層５４及びドナー層４８を覆って密封し、それら
が酸化性雰囲気にさらされることを阻止する。図５の実
施例は、キャップ層８２がゲート８８に対して適切なシ
ョッツキバリア高を維持するように充分に薄く形成され
、装置のピンチオフ電圧のようなパラメータの選択にお
けるフレキシビリティの制限が問題にされない適用に適
している。
【００１９】以上本発明の例示的な実施例について図示
し、説明したが種々の変形変更および別の実施例が本発
明の技術的範囲を逸脱することなく当業者によって可能
であることは明白である。したがって本発明はここに説
明された特定の実施例に限定されるものではなく、本発
明の技術的範囲は特許請求の範囲によってのみ限定され
るべきものである。
【図面の簡単な説明】
【図１】ドナー層とショッツキ層の酸化を示している従
来のＨＥＭＴ構造の簡単化した断面図。
【図２】本発明によるパッシベーショントランジスタ構
造の第１の実施例の簡単化した断面図。
【図３】図２に類似している本発明の第２の実施例の断
面図。
【図４】図３の実施例の超格子構造を示す拡大された断
面図。
【図５】図２に類似している第３の実施例の断面図。
【符号の説明】
１２，４２…基体、１４，４４…チャンネル層、１６，
４６…スペーサ層、１８，４８…ドナー層、２０，５０
，５４…ショッツキ層、２２，５６…キャップ層、５２
…阻止層。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】　　基体と、この基体上の狭バンドギャッ
    プ半導体材料で形成されたチャンネル層と、このチャン
    ネル層上にそれとヘテロ接合を形成して設けられた酸化
    しやすい広バンドギャップ半導体材料で形成されたドナ
    ー層と、このドナー層上に設けられたソース、ドレイン
    、およびゲートとを具備している電界効果トランジスタ
    構造において、前記ソース、ドレイン、およびゲートの
    下に配置され、前記ドナー層を覆ってそれを密封するよ
    うに延在する非酸化性の狭バンドギャップ半導体材料で
    形成された単一の均一な酸化阻止層を具備していること
    を特徴とする電界効果トランジスタ構造。
  2. 【請求項２】　　前記ソース、ドレイン、およびゲート
    と前記阻止層との間の広バンドギャップ半導体材料で形
    成されたショッツキ層を具備している請求項１記載の電
    界効果トランジスタ構造。
  3. 【請求項３】　　前記ショッツキ層が部分的にその内部
    まで延在する凹部を形成され、前記ゲートがこの凹部の
    底部に形成されている請求項２記載の電界効果トランジ
    スタ構造。
  4. 【請求項４】　　前記ソースおよびドレインと前記凹部
    の横方向外側の前記ショッツキ層との間の狭バンドギャ
    ップ半導体材料で形成されたキャップ層を具備している
    請求項３記載の電界効果トランジスタ構造。
  5. 【請求項５】　　前記阻止層と前記ドナー層との間の広
    バンドギャップ半導体材料で形成された第２のショッツ
    キ層を具備している請求項２記載の電界効果トランジス
    タ構造。
  6. 【請求項６】　　前記ソース、ドレイン、およびゲート
    と前記ドナー層との間の広バンドギャップ半導体材料で
    形成されたショッツキ層を具備している請求項１記載の
    電界効果トランジスタ構造。
  7. 【請求項７】　　前記ソース、ドレイン、およびゲート
    と前記ショッツキ層との間の狭バンドギャップ半導体材
    料で形成されたキャップ層を具備している請求項６記載
    の電界効果トランジスタ構造。
  8. 【請求項８】　　前記広バンドギャップ半導体材料がＡ
    ｌＩｎＡｓであり、前記狭バンドギャップ半導体材料が
    ＧａＩｎＡｓである請求項６記載の電界効果トランジス
    タ構造。
  9. 【請求項９】　　前記広バンドギャップ半導体材料がＡ
    ｌＧａＡｓであり、前記狭バンドギャップ半導体材料が
    ＧａＩｎＡｓである請求項６記載の電界効果トランジス
    タ構造。
JP3103866A 1990-04-11 1991-04-09 パッシベーションドナー層を備えたｈｅｍｔ構造 Expired - Lifetime JP2609004B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50794590A 1990-04-11 1990-04-11
US507945 1990-04-11

Publications (2)

Publication Number Publication Date
JPH04226041A true JPH04226041A (ja) 1992-08-14
JP2609004B2 JP2609004B2 (ja) 1997-05-14

Family

ID=24020751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3103866A Expired - Lifetime JP2609004B2 (ja) 1990-04-11 1991-04-09 パッシベーションドナー層を備えたｈｅｍｔ構造

Country Status (3)

Country Link
EP (1) EP0452054B1 (ja)
JP (1) JP2609004B2 (ja)
DE (1) DE69111120T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550859B2 (ja) * 1993-06-01 1996-11-06 日本電気株式会社 電界効果トランジスタ
JPH09139494A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
CN109841677A (zh) * 2019-03-28 2019-06-04 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144881A (ja) * 1984-12-19 1986-07-02 Nec Corp 半導体装置
JPS63228763A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 半導体装置
JPS6474765A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Hetero-junction fet
JPH01265573A (ja) * 1988-04-15 1989-10-23 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0287534A (ja) * 1988-09-26 1990-03-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
JPH0287574A (ja) * 1988-09-22 1990-03-28 Sony Corp 固体撮像装置
JPH02102545A (ja) * 1988-10-12 1990-04-16 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914488A (en) * 1987-06-11 1990-04-03 Hitachi, Ltd. Compound semiconductor structure and process for making same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144881A (ja) * 1984-12-19 1986-07-02 Nec Corp 半導体装置
JPS63228763A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 半導体装置
JPS6474765A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Hetero-junction fet
JPH01265573A (ja) * 1988-04-15 1989-10-23 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0287574A (ja) * 1988-09-22 1990-03-28 Sony Corp 固体撮像装置
JPH0287534A (ja) * 1988-09-26 1990-03-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
JPH02102545A (ja) * 1988-10-12 1990-04-16 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0452054B1 (en) 1995-07-12
EP0452054A1 (en) 1991-10-16
DE69111120T2 (de) 1996-04-04
JP2609004B2 (ja) 1997-05-14
DE69111120D1 (de) 1995-08-17

Similar Documents

Publication Publication Date Title
US5172197A (en) Hemt structure with passivated donor layer
JP3416532B2 (ja) 化合物半導体装置及びその製造方法
US5798540A (en) Electronic devices with InAlAsSb/AlSb barrier
US5925895A (en) Silicon carbide power MESFET with surface effect supressive layer
US4916498A (en) High electron mobility power transistor
US6146931A (en) Method of forming a semiconductor device having a barrier layer interposed between the ohmic contact and the schottky contact
US20190115462A1 (en) High Electron Mobility Transistor with Varying Semiconductor Layer
US5405797A (en) Method of producing a monolithically integrated millimeter wave circuit
US5811843A (en) Field effect transistor
US5334865A (en) MODFET structure for threshold control
KR930011474B1 (ko) 반도체장치와 그것의 제조방법
KR20070053777A (ko) 증가-공핍형 전계 효과 트랜지스터 구조 및 제조 방법
CA3199011A1 (en) Multi-threshold voltage gallium nitride high electron mobility transistor
JP3348673B2 (ja) 電界効果トランジスタ
JPH04226041A (ja) パッシベーションドナー層を備えたｈｅｍｔ構造
US5643811A (en) Method of making field effect transistor for high-frequency operation
US6479896B1 (en) Semiconductor device having protective layer
US5552330A (en) Resonant tunneling fet and methods of fabrication
US5106771A (en) GaAs MESFETs with enhanced Schottky barrier
JP2929898B2 (ja) バンド間トンネル電界効果トランジスタ
US5945695A (en) Semiconductor device with InGaP channel layer
US5837570A (en) Heterostructure semiconductor device and method of fabricating same
KR920004365B1 (ko) 매립형 저항성 접촉의 형성방법
US4672423A (en) Voltage controlled resonant transmission semiconductor device
JP3434623B2 (ja) 電界効果トランジスタ