JPH04227128A - 無線装置 - Google Patents
無線装置Info
- Publication number
- JPH04227128A JPH04227128A JP3226801A JP22680191A JPH04227128A JP H04227128 A JPH04227128 A JP H04227128A JP 3226801 A JP3226801 A JP 3226801A JP 22680191 A JP22680191 A JP 22680191A JP H04227128 A JPH04227128 A JP H04227128A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- registers
- oscillator
- adder
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Transceivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、位相制御回路と該位相
制御回路内に設けられた少なくとも１つの分周器とを備
えた発振器を有しており、前記分周器には可変の分周比
を設定調整するための２進値を供給可能な形式の無線装
置に関する。
制御回路内に設けられた少なくとも１つの分周器とを備
えた発振器を有しており、前記分周器には可変の分周比
を設定調整するための２進値を供給可能な形式の無線装
置に関する。
【０００２】
【従来の技術】位相制御回路（Ｐｈａｓｅ ｌｏｃｋｅ
ｄ ｌｏｏｐ， ＰＬＬ）は、発振器の周波数をそれが
基準周波数と位相に関して固定されて結合されるように
設定調整する目的で、追従同期のために用いられる。こ
の目的で、両方のクロックの間で所定の位相関係が維持
されるように発振器が追従制御される。発振器クロック
と基準クロックとを直接比較する代わりに、分周により
導出されるクロックが用いられることも多い。分周比を
適切に選定することにより、このようにして発振器の種
々異なる出力周波数を設定調整することができる。この
種の制御回路はおもに無線装置に組み込まれ、その無線
装置において位相制御回路は、種々異なるチャネルの周
波数を設定調整するために用いられる。
ｄ ｌｏｏｐ， ＰＬＬ）は、発振器の周波数をそれが
基準周波数と位相に関して固定されて結合されるように
設定調整する目的で、追従同期のために用いられる。こ
の目的で、両方のクロックの間で所定の位相関係が維持
されるように発振器が追従制御される。発振器クロック
と基準クロックとを直接比較する代わりに、分周により
導出されるクロックが用いられることも多い。分周比を
適切に選定することにより、このようにして発振器の種
々異なる出力周波数を設定調整することができる。この
種の制御回路はおもに無線装置に組み込まれ、その無線
装置において位相制御回路は、種々異なるチャネルの周
波数を設定調整するために用いられる。
【０００３】アメリカ合衆国特許第４，６５４，８５９
号公報により、位相制御回路を有する発振器が公知であ
る。この場合、位相制御回路内に配置されたプログラミ
ング可能な分周器が、データ線路を介してマイクロプロ
セッサと接続されている。それぞれの出力周波数に対し
て必要とされる分周比はマイクロプロセッサを用いて、
プログラミング可能な分周器において相応に設定調整さ
れる。
号公報により、位相制御回路を有する発振器が公知であ
る。この場合、位相制御回路内に配置されたプログラミ
ング可能な分周器が、データ線路を介してマイクロプロ
セッサと接続されている。それぞれの出力周波数に対し
て必要とされる分周比はマイクロプロセッサを用いて、
プログラミング可能な分周器において相応に設定調整さ
れる。
【０００４】分周器をプログラミング可能にすることに
よって、出力周波数の選定に際して著しい融通性が得ら
れる。しかしながら分周比を頻繁に設定調整しなければ
ならず、その分周比を得るためには多数の２進桁が必要
である。
よって、出力周波数の選定に際して著しい融通性が得ら
れる。しかしながら分周比を頻繁に設定調整しなければ
ならず、その分周比を得るためには多数の２進桁が必要
である。
【０００５】
【発明が解決しようとする課題】したがって本発明の課
題は、冒頭で述べた形式の位相制御回路を、発振器の作
動中に周波数の変更を簡単に実施できるように構成する
ことにある。
題は、冒頭で述べた形式の位相制御回路を、発振器の作
動中に周波数の変更を簡単に実施できるように構成する
ことにある。
【０００６】
【課題を解決するための手段】この課題は、データを供
給するために設けられた複数個のレジスタから成る装置
が設けられており、該装置は加算器を介して分周器と結
合されていることによって解決される。
給するために設けられた複数個のレジスタから成る装置
が設けられており、該装置は加算器を介して分周器と結
合されていることによって解決される。
【０００７】
【発明の利点】このようにして個々のレジスタのワード
幅を、選定される分周比を得るのに必要な桁数よりも少
なく選定することができる。レジスタを縦続接続するこ
とにより第１の２進値が得られ、この値に第２の２進値
を加算することができる。両方の２進値の和によりその
都度の分周比が生じる。有利には個々のレジスタの２進
値を、他の周波数へ切り換えるためにはただ１つのジス
タの内容だけを変更すればよいように選定することがで
きる。これにより、新しい分周比を得るためのプログラ
ミングのしなおしは例えば１つのレジスタに限って行な
うことができ、したがって１つの新しい分周比を新たに
プログラミングするよりも迅速に実行することができる
。
幅を、選定される分周比を得るのに必要な桁数よりも少
なく選定することができる。レジスタを縦続接続するこ
とにより第１の２進値が得られ、この値に第２の２進値
を加算することができる。両方の２進値の和によりその
都度の分周比が生じる。有利には個々のレジスタの２進
値を、他の周波数へ切り換えるためにはただ１つのジス
タの内容だけを変更すればよいように選定することがで
きる。これにより、新しい分周比を得るためのプログラ
ミングのしなおしは例えば１つのレジスタに限って行な
うことができ、したがって１つの新しい分周比を新たに
プログラミングするよりも迅速に実行することができる
。
【０００８】例えば複数個の無線チャネルが固定的なチ
ャネル間隔で互いに選定されている無線システムにおい
て、本発明によって次のことが可能になる。即ち、例え
ば無線装置を投入するたびごとに所定の基本分周比を１
度だけプログラミングした後で、所望のチャネル番号を
設定するだけで発振器の出力周波数を所定のチャネル番
号に必要な出力周波数へ設定調整することができるよう
になる。これによりチャネル番号から分周比への換算す
るための、無線装置の内部構成も低減される。したがっ
てチャネル変更を迅速に実施することができる。
ャネル間隔で互いに選定されている無線システムにおい
て、本発明によって次のことが可能になる。即ち、例え
ば無線装置を投入するたびごとに所定の基本分周比を１
度だけプログラミングした後で、所望のチャネル番号を
設定するだけで発振器の出力周波数を所定のチャネル番
号に必要な出力周波数へ設定調整することができるよう
になる。これによりチャネル番号から分周比への換算す
るための、無線装置の内部構成も低減される。したがっ
てチャネル変更を迅速に実施することができる。
【０００９】さらに本発明の別の実施形態では、レジス
タと加算器との間にマルチプレクサが介在接続されてい
る。このマルチプレクサにより、異なる２つの分周比相
互間で例えば送信周波数のための分周比と受信周波数の
ための分周比との間で切り換えることができる。周波数
の設定調整に用いられるレジスタのプログラミングとは
無関係に、マルチプレクサにより選択可能な、発振器の
両方の出力周波数の差がその都度ー定に保たれる。この
ようにして、受信周波数と送信周波数との間で全てのチ
ャネルに対してー定である周波数間隔が設定されている
上述の無線システムにおいて、マルチプレクサを相応に
切り換えてからチャネル番号をプログラミングしなおす
だけで、受信部ないし送信部に対して必要な周波数を別
の付加的なプログラミングを行なわずにその都度得るこ
とができる。このようにして交換すべきデータの量が最
低限に抑えられる。
タと加算器との間にマルチプレクサが介在接続されてい
る。このマルチプレクサにより、異なる２つの分周比相
互間で例えば送信周波数のための分周比と受信周波数の
ための分周比との間で切り換えることができる。周波数
の設定調整に用いられるレジスタのプログラミングとは
無関係に、マルチプレクサにより選択可能な、発振器の
両方の出力周波数の差がその都度ー定に保たれる。この
ようにして、受信周波数と送信周波数との間で全てのチ
ャネルに対してー定である周波数間隔が設定されている
上述の無線システムにおいて、マルチプレクサを相応に
切り換えてからチャネル番号をプログラミングしなおす
だけで、受信部ないし送信部に対して必要な周波数を別
の付加的なプログラミングを行なわずにその都度得るこ
とができる。このようにして交換すべきデータの量が最
低限に抑えられる。
【００１０】次に、実施例に基づき本発明を詳細に説明
する。
する。
【００１１】
【実施例】ただ１つの図面には、プログラミング可能な
分周器の設けられている位相制御ループを備えた発振器
が示されてる。
分周器の設けられている位相制御ループを備えた発振器
が示されてる。
【００１２】この実施例の場合、位相制御回路を備えた
上記の発振器は、無線信号を受信するための第１の混合
周波数を発生するための、ないし送信変調器へ導かれる
送信周波数を発生するための無線受信機内へ組み込まれ
る。さらにこの無線受信機は無線システム内に組み入れ
られる。この無線システムでは１２４個の無線チャネル
が用いられ、これらの無線チャネルは２００ＫＨｚのチ
ャネル間隔を有する。受信チャネル１に相応する最も低
い混合周波数は９３５．２ＭＨｚである。送信チャネル
１に相応する最も低い送信周波数は８９０．２ＭＨｚに
設定されている。
上記の発振器は、無線信号を受信するための第１の混合
周波数を発生するための、ないし送信変調器へ導かれる
送信周波数を発生するための無線受信機内へ組み込まれ
る。さらにこの無線受信機は無線システム内に組み入れ
られる。この無線システムでは１２４個の無線チャネル
が用いられ、これらの無線チャネルは２００ＫＨｚのチ
ャネル間隔を有する。受信チャネル１に相応する最も低
い混合周波数は９３５．２ＭＨｚである。送信チャネル
１に相応する最も低い送信周波数は８９０．２ＭＨｚに
設定されている。
【００１３】基準クロック発振器４１は基準クロックｆ
１を供給し、この基準クロックは第１の分周器４２によ
り係数Ｎによって第２の周波数ｆ２へ分周される。この
実施例の場合、分周係数Ｎは次のように選定されている
。即ち、分周後に供給され導出される基準周波数ｆ２が
、隣り合う２つの受信チャネルないし送信チャネルのチ
ャネル間隔と正確に一致するように選定されている。 したがって基準クロックが１３ＭＨｚに選定されチャネ
ル間隔が２００ＫＨｚに選定されている場合、分周係数
Ｎは６５と等しくなる。
１を供給し、この基準クロックは第１の分周器４２によ
り係数Ｎによって第２の周波数ｆ２へ分周される。この
実施例の場合、分周係数Ｎは次のように選定されている
。即ち、分周後に供給され導出される基準周波数ｆ２が
、隣り合う２つの受信チャネルないし送信チャネルのチ
ャネル間隔と正確に一致するように選定されている。 したがって基準クロックが１３ＭＨｚに選定されチャネ
ル間隔が２００ＫＨｚに選定されている場合、分周係数
Ｎは６５と等しくなる。
【００１４】電圧制御発振器（ＶＣＯ）４４は出力周波
数ｆ３を発生し、この出力周波数はプログラミング可能
な分周器４５へ導かれる。係数Ｍにより分周されたＶＣ
Ｏ出力周波数ｆ４は、分周された基準周波数ｆ２のよう
に位相弁別器４３へ導かれる。この位相弁別器４３は、
低域通過フィルタ４６を用いて位相偏差に比例する制御
電圧Ｕを発生し、この制御電圧Ｕは電圧制御発振器４４
へ導かれ、その出力周波数ｆ３を式 ｆ３ ＝ （Ｍ ／ Ｎ） ＊ ｆ１
（１）にしたがって設定調整する。
数ｆ３を発生し、この出力周波数はプログラミング可能
な分周器４５へ導かれる。係数Ｍにより分周されたＶＣ
Ｏ出力周波数ｆ４は、分周された基準周波数ｆ２のよう
に位相弁別器４３へ導かれる。この位相弁別器４３は、
低域通過フィルタ４６を用いて位相偏差に比例する制御
電圧Ｕを発生し、この制御電圧Ｕは電圧制御発振器４４
へ導かれ、その出力周波数ｆ３を式 ｆ３ ＝ （Ｍ ／ Ｎ） ＊ ｆ１
（１）にしたがって設定調整する。
【００１５】電圧制御発振器４４の所望の出力周波数に
応じて分周比Ｍを選定することができる。この目的で、
マイクロプロセッサ１０のデータバス１１に７つのレジ
スタ２１〜２７から成る装置が設けられている。さらに
マイクロプロセッサ１０のアドレスバス１２およびコン
トロールバス１３にはアドレスデコーダ２０が接続され
ている。アドレスデコーダ２０からはそれぞれ１つの制
御線路が、各レジスタに対して別個にそれらのレジスタ
の制御入力側へ導かれている。レジスタ２１〜２７のそ
れぞれにはアドレスデコーダ２０をにより所定のアドレ
スが割り当てられている。アドレスデコーダ２０がレジ
スタ２１〜２７のうちの１つに対して割り当てられてい
るアドレスを検出すると、このアドレスデコーダ２０は
そのレジスタへ導かれている当該の制御線路を介して転
送信号を発生する。このようにしてマイクロプロセッサ
１０は、選択に応じてレジスタ２１〜２７の各々へ８桁
の２進ワードを書き込むことができる。それらの２進ワ
ードのデータ伝送は、使用されているバスアーキテクチ
ャにしたがってワードごと（例えば８ビット幅のデータ
ワード）でも、あるいは（例えばＩ２Ｃ−バスを用いて
）シリアルでも行なうことができる。
応じて分周比Ｍを選定することができる。この目的で、
マイクロプロセッサ１０のデータバス１１に７つのレジ
スタ２１〜２７から成る装置が設けられている。さらに
マイクロプロセッサ１０のアドレスバス１２およびコン
トロールバス１３にはアドレスデコーダ２０が接続され
ている。アドレスデコーダ２０からはそれぞれ１つの制
御線路が、各レジスタに対して別個にそれらのレジスタ
の制御入力側へ導かれている。レジスタ２１〜２７のそ
れぞれにはアドレスデコーダ２０をにより所定のアドレ
スが割り当てられている。アドレスデコーダ２０がレジ
スタ２１〜２７のうちの１つに対して割り当てられてい
るアドレスを検出すると、このアドレスデコーダ２０は
そのレジスタへ導かれている当該の制御線路を介して転
送信号を発生する。このようにしてマイクロプロセッサ
１０は、選択に応じてレジスタ２１〜２７の各々へ８桁
の２進ワードを書き込むことができる。それらの２進ワ
ードのデータ伝送は、使用されているバスアーキテクチ
ャにしたがってワードごと（例えば８ビット幅のデータ
ワード）でも、あるいは（例えばＩ２Ｃ−バスを用いて
）シリアルでも行なうことができる。
【００１６】この実施例の場合、上記の複数個のレジス
タは以下のように構成されている。即ち、最初の３つの
レジスタ２１、２２、２３のレジスタ内容により２４桁
の２進ワードＡを表わすことができるように構成されて
おり、この２進ワードＡは受信部の混合周波数に対する
分周係数Ｍを形成するために用いられる。さらに次の３
つのレジスタ２４、２５、２６は２４桁の２進ワードＢ
を表わすために用いられ、この２進ワードＢから送信周
波数のための分周係数Ｍが導出される。マルチプレクサ
３０を用いることにより、これら両方の２進ワードＡと
Ｂのいずれかを選択することができる。選択された２進
ワードＣは加算器４０へ導かれる。さらにこの加算器４
０には、７番目のレジスタ２７の７つの最下位ビットも
チャネル選択ワードＺとして導かれる。この加算器４０
において、選択された２４桁の２進ワードＣと７桁のチ
ャネル選択ワードＺとが加算され、このようにしてプロ
グラミング可能な分周器４５のための分周係数Ｍが得ら
れる。両方の２４桁の２進ワードＡないしＢのいずれか
の選択は、７番目のレジスタ２７の残りの８つの最上位
ビットＹによって行なわれる。このビットＹはマルチプ
レクサ３０の制御入力側へ導かれる。
タは以下のように構成されている。即ち、最初の３つの
レジスタ２１、２２、２３のレジスタ内容により２４桁
の２進ワードＡを表わすことができるように構成されて
おり、この２進ワードＡは受信部の混合周波数に対する
分周係数Ｍを形成するために用いられる。さらに次の３
つのレジスタ２４、２５、２６は２４桁の２進ワードＢ
を表わすために用いられ、この２進ワードＢから送信周
波数のための分周係数Ｍが導出される。マルチプレクサ
３０を用いることにより、これら両方の２進ワードＡと
Ｂのいずれかを選択することができる。選択された２進
ワードＣは加算器４０へ導かれる。さらにこの加算器４
０には、７番目のレジスタ２７の７つの最下位ビットも
チャネル選択ワードＺとして導かれる。この加算器４０
において、選択された２４桁の２進ワードＣと７桁のチ
ャネル選択ワードＺとが加算され、このようにしてプロ
グラミング可能な分周器４５のための分周係数Ｍが得ら
れる。両方の２４桁の２進ワードＡないしＢのいずれか
の選択は、７番目のレジスタ２７の残りの８つの最上位
ビットＹによって行なわれる。このビットＹはマルチプ
レクサ３０の制御入力側へ導かれる。
【００１７】このようにして制御ビットＹの状態に応じ
て混合周波数ｆ３は式 ｆ３ ＝ ｆ１ ＊ （（Ａ ＋ Ｚ） ／ Ｎ）
（２）にしたがって得られ、ある
いは送信周波数ｆ３は式ｆ３ ＝ ｆ１ ＊ （（Ｂ
＋ Ｚ） ／ Ｎ） （３）に
したがって得られる。
て混合周波数ｆ３は式 ｆ３ ＝ ｆ１ ＊ （（Ａ ＋ Ｚ） ／ Ｎ）
（２）にしたがって得られ、ある
いは送信周波数ｆ３は式ｆ３ ＝ ｆ１ ＊ （（Ｂ
＋ Ｚ） ／ Ｎ） （３）に
したがって得られる。
【００１８】したがってチャネル番号１に対する最も低
い混合周波数ｆ３が９３５．２ＭＨｚであるこの実施例
の場合、基準周波数が２００ＫＨｚに選定されかつ第１
の２進ワードＡに対するチャネル選択ワードＺ＝１が選
択されていれば、十進数の計数値４６７５を得ることが
できる。この値を最初の３つのレジスタ２１、２２、２
３に記憶することができる。送信チャネル１のための送
信周波数が８９０．２ＭＨｚである場合、次の３つのレ
ジスタ２４、２５、２６へ記憶することのできる第２の
２進ワードＢは、ディジタル計数値４４５０と等しくな
るように選定される。このように分周比を２進数で表わ
すためには８ビットよりも多いビットが必要とされるの
に対し、１２４個のチャネルを表わすためには７桁の２
進数しか必要とされない。
い混合周波数ｆ３が９３５．２ＭＨｚであるこの実施例
の場合、基準周波数が２００ＫＨｚに選定されかつ第１
の２進ワードＡに対するチャネル選択ワードＺ＝１が選
択されていれば、十進数の計数値４６７５を得ることが
できる。この値を最初の３つのレジスタ２１、２２、２
３に記憶することができる。送信チャネル１のための送
信周波数が８９０．２ＭＨｚである場合、次の３つのレ
ジスタ２４、２５、２６へ記憶することのできる第２の
２進ワードＢは、ディジタル計数値４４５０と等しくな
るように選定される。このように分周比を２進数で表わ
すためには８ビットよりも多いビットが必要とされるの
に対し、１２４個のチャネルを表わすためには７桁の２
進数しか必要とされない。
【００１９】この実施例の場合、レジスタ２１〜２７は
ＲＡＭ素子として構成されているので、それらを任意に
何度もプログラミングしなおすことができる。これによ
って上述の装置の柔軟性が高まる。しかしこのためには
、例えば無線受信機を投入する際にまず２４桁の２進値
ＡないしＢを前もってプログラミングする必要がある。 そして以後に使用する際にチャネルを交換するためには
、７番目のレジスタ２７の内容を書き換えるだけでよい
。
ＲＡＭ素子として構成されているので、それらを任意に
何度もプログラミングしなおすことができる。これによ
って上述の装置の柔軟性が高まる。しかしこのためには
、例えば無線受信機を投入する際にまず２４桁の２進値
ＡないしＢを前もってプログラミングする必要がある。 そして以後に使用する際にチャネルを交換するためには
、７番目のレジスタ２７の内容を書き換えるだけでよい
。
【００２０】第１の分周器の分周比Ｎもプログラミング
可能に構成することにより、いっそう大きな融通性が得
られる。これにより送信周波数および受信周波数を変更
できるだけでなく、チャネル間隔も変更することができ
る。しかし、例えば最初の６つのレジスタ２１〜２６を
例えば固定値メモリにより構成し７番目のレジスタの内
容だけを変更可能にする適用も、本発明の保護範囲に含
まれる。
可能に構成することにより、いっそう大きな融通性が得
られる。これにより送信周波数および受信周波数を変更
できるだけでなく、チャネル間隔も変更することができ
る。しかし、例えば最初の６つのレジスタ２１〜２６を
例えば固定値メモリにより構成し７番目のレジスタの内
容だけを変更可能にする適用も、本発明の保護範囲に含
まれる。
【００２１】アドレスデコーダ２０、レジスタ２１〜２
７、マルチプレクサ３０、加算器４０を、位相制御回路
の一部分とともに例えば第１の分周器４２およびプログ
ラミング可能な分周器４５、ならびに位相弁別器４３お
よび電圧制御発振器４４とともに、ただ１つの集積回路
上にまとめるととりわけ有利である。これにより、著し
く汎用に組み込み可能であって多方面にわたって使用可
能な位相制御ループのための回路が得られる。
７、マルチプレクサ３０、加算器４０を、位相制御回路
の一部分とともに例えば第１の分周器４２およびプログ
ラミング可能な分周器４５、ならびに位相弁別器４３お
よび電圧制御発振器４４とともに、ただ１つの集積回路
上にまとめるととりわけ有利である。これにより、著し
く汎用に組み込み可能であって多方面にわたって使用可
能な位相制御ループのための回路が得られる。
【００２２】
【発明の効果】本発明による構成によって、発振器の作
動中に周波数の変更を簡単に実施できるようにした位相
制御回路が提供される。。
動中に周波数の変更を簡単に実施できるようにした位相
制御回路が提供される。。
【図１】本発明による位相制御回路を備えた発振器を示
す図である。
す図である。
１０ マイクロプロセッサ
１１ データバス
１２ アドレスバス
１３ コントロールバス
２０ アドレスデコーダ
２１〜２７ レジスタ
３０ マルチプレクサ
４０ 加算器
４１ 基準クロック発振器
４２ 分周器
４３ 位相弁別器
４４ 電圧制御発振器
４５ プログラミング可能な分周器
４６ 低域通過フィルタ
Claims (6)
- 【請求項１】 位相制御回路と該位相制御回路内に設
けられた少なくとも１つの分周器とを備えた発振器を有
しており、前記分周器には可変の分周比を設定調整する
ための２進値を供給可能な形式の無線装置において、デ
ータを供給するために設けられた複数個のレジスタ（２
１〜２７）から成る装置が設けられており、該装置は加
算器（４０）を介して分周器（４５）と結合されている
ことを特徴とする無線装置。 - 【請求項２】 前記複数個のレジスタ（２１〜２７）
と加算器（４０）との間にマルチプレクサ（３０）が設
けられている請求項１記載の無線装置。 - 【請求項３】 １つのレジスタ（２７）の出力が例え
ば最上位ビットが、マルチプレクサ（３０）制御入力側
へ導かれるようにした請求項２記載の無線装置。 - 【請求項４】 前記複数個のレジスタが１つのデータ
バス（１１）と接続されており、データを書き込むため
にそれぞれ１つの所定のレジスタを制御可能である請求
項１から３までのいずれか１項記載の無線装置。 - 【請求項５】 少なくともレジスタ（２１〜２７）、
加算器（４０）、および位相制御回路（４２、４３、４
５）の一部分を１つの共通の回路内に集積するようにし
た請求項１から４までのいずれか１項記載の無線装置。 - 【請求項６】 発振器が無線送受信装置の一部である
請求項１から５までのいずれか１項記載の無線装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4028565.0 | 1990-09-08 | ||
| DE4028565A DE4028565A1 (de) | 1990-09-08 | 1990-09-08 | Oszillator mit phasenregelkreis |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04227128A true JPH04227128A (ja) | 1992-08-17 |
Family
ID=6413883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3226801A Pending JPH04227128A (ja) | 1990-09-08 | 1991-09-06 | 無線装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5194829A (ja) |
| EP (1) | EP0475509A1 (ja) |
| JP (1) | JPH04227128A (ja) |
| KR (1) | KR920007352A (ja) |
| AU (1) | AU8368491A (ja) |
| DE (1) | DE4028565A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052427A1 (en) * | 2000-01-11 | 2001-07-19 | Hitachi, Ltd. | Transmitter and radio communication terminal using the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4200816A1 (de) * | 1992-01-15 | 1993-07-22 | Bosch Gmbh Robert | Frequenz- und phasenmodulator fuer digitale modulatoren bzw. digitale uebertragung, insbesondere fuer funkuebertragung |
| US6633550B1 (en) * | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
| US6643499B1 (en) * | 1999-12-22 | 2003-11-04 | Texas Instruments Incorporated | Apparatus and method for controlling a phase-locked loop circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3898579A (en) * | 1974-01-02 | 1975-08-05 | Motorola Inc | Frequency control circuits for phase locked loop frequency synthesizers |
| DE2552177A1 (de) * | 1975-11-21 | 1977-06-02 | Bosch Gmbh Robert | Mehrkanaliges funksende- und/oder -empfangsgeraet |
| DE2966791D1 (en) * | 1978-08-28 | 1984-04-19 | Sanyo Electric Co | Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver |
| JPS6058711A (ja) * | 1983-09-09 | 1985-04-04 | Sanyo Electric Co Ltd | Ｐｌｌシンセサイザ受信機 |
| US4654859A (en) * | 1986-04-09 | 1987-03-31 | Racal Data Communications Inc. | Frequency synthesizer for frequency hopping communication system |
| US4816774A (en) * | 1988-06-03 | 1989-03-28 | Motorola, Inc. | Frequency synthesizer with spur compensation |
| JP2548972B2 (ja) * | 1988-09-22 | 1996-10-30 | 旭光学工業株式会社 | カメラの像倍率制御装置 |
| JPH02285812A (ja) * | 1989-04-27 | 1990-11-26 | Alps Electric Co Ltd | Ｐｌｌ周波数シンセサイザの分周比設定回路 |
-
1990
- 1990-09-08 DE DE4028565A patent/DE4028565A1/de not_active Withdrawn
-
1991
- 1991-09-03 EP EP91202236A patent/EP0475509A1/de not_active Withdrawn
- 1991-09-05 KR KR1019910015488A patent/KR920007352A/ko not_active Ceased
- 1991-09-05 US US07/755,386 patent/US5194829A/en not_active Expired - Fee Related
- 1991-09-06 AU AU83684/91A patent/AU8368491A/en not_active Abandoned
- 1991-09-06 JP JP3226801A patent/JPH04227128A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052427A1 (en) * | 2000-01-11 | 2001-07-19 | Hitachi, Ltd. | Transmitter and radio communication terminal using the same |
| US7224948B1 (en) | 2000-01-11 | 2007-05-29 | Hitachi, Ltd. | Transmitter and radio communication terminal using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920007352A (ko) | 1992-04-28 |
| AU8368491A (en) | 1992-03-12 |
| EP0475509A1 (de) | 1992-03-18 |
| DE4028565A1 (de) | 1992-03-12 |
| US5194829A (en) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7471123B2 (en) | Fractional-N baseband frequency synthesizer in bluetooth applications | |
| US5065408A (en) | Fractional-division synthesizer for a voice/data communications systems | |
| US4084082A (en) | Programmable counter | |
| US4310923A (en) | Two-way transceiver including frequency synthesizer | |
| US20130107978A1 (en) | Split Varactor Array with Improved Matching and Varactor Switching Scheme | |
| JPH0345008A (ja) | 同調システム用デジタル制御回路 | |
| US3872397A (en) | Method and apparatus for decreasing channel spacing in digital frequency synthesizers | |
| US4521914A (en) | Circuit arrangement for indicating the names of broadcasting stations in radio or TV receivers | |
| US4521744A (en) | Tuning apparatus of phase-locked loop type | |
| US6066990A (en) | Frequency divider having a prescaler followed by a programmable counter, and a corresponding prescaler and frequency synthesizer | |
| US5712595A (en) | Apparatus and method of setting variable dividing ratio and apparatus using the same | |
| US7242229B1 (en) | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode | |
| JPH04227128A (ja) | 無線装置 | |
| US4556984A (en) | Frequency multiplier/divider apparatus and method | |
| GB2068667A (en) | Phase locked loop circuits | |
| US6738449B2 (en) | Programmable fractional frequency divider | |
| US4543661A (en) | Frequency synthesizer for a transmitter-receiver | |
| US5457722A (en) | Circuit for frequency division by an odd number | |
| US6643499B1 (en) | Apparatus and method for controlling a phase-locked loop circuit | |
| US6002926A (en) | Double superheterodyne type receiving circuit | |
| US20120008664A1 (en) | Device for controlling the frequency of a satellite remote-controlled transmitter/receiver, and related transmitter and receiver | |
| US5710983A (en) | Channel selecting system utilizing a random number generator having a shift register, switches and Boolean function circuit to randomly select a channel frequency | |
| US6405024B1 (en) | Frequency synthesizer with a phase-locked loop for receiving and processing signals in different frequency bands | |
| KR850000249B1 (ko) | 합성 수신기 | |
| JPH02285812A (ja) | Ｐｌｌ周波数シンセサイザの分周比設定回路 |