JPH04227576A - 順序論理回路及びディジタル論理回路の同期操作提供方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル順序論理回
路、特にユーザネットリスト（ｕｓｅｒ　ｎｅｔ　ｌｉ
ｓｔ）又はプロトタイプ構成から論理回路を実行するシ
ステム内でホールド時間の妨害を自動的に除去するため
の方法に関する。

【０００２】

【従来の技術】電子部品及び電子システムは更に複雑に
なっているので、これらの部品及びシステムの設計は更
に時間を要する仕事となっている。最近、電子部品及び
電子システムのエミュレーションが設計者にとって重要
な工具として登場した。今日シミュレーションシステム
は、ユーザの設計図又はネットリストから設計すべき集
積回路又はシステムのハードウェアプロトタイプを迅速
且つ自動的に生成することにより、集積回路及びシステ
ム設計の開発を援助する装置を含んでいる。このような
装置は米国特許明細書第２７９，４７７号に開示されて
いる。このようなシステムでは、プロトタイプ回路は、
電気的に再構成され且つ手動の配線変更又は装置交換の
ない無数の設計を示すように改造され得る。プロトタイ
プ回路はリアルタイムで実行されるか又はリアルタイム
スピードに非常に接近し且つより大型のシステム内に組
み込まれ得る。更には、ＶＬＳＩチップ又はＡＳＩＣ装
置がプロトタイプ回路内にプラグインされ且つエミュレ
ーションされた設計の一部として実行され得る。

【０００３】

【発明が解決しようとする課題】このような回路の設計
時には、必要な論理関数を実施し且つこれらの論理関数
を完全な機能設計（ｆｕｎｃｔｉｏｎｉｎｇ　ｄｅｓｉ
ｇｎ）に接続することが重要である。同期は、データが
クロックパルスに比べて適時フリップフロップのような
論理装置に到達することを必要とする。任意のクロック
装置用“セットアップ時間”及び“ホールド時間”が規
定されている。セットアップ時間の場合、入力データが
クロック遷移前にフリップフロップ装置のデータ入力リ
ードで、所定時間安定した形態で存在しなければならな
い。ホールド時間は、データが適切な操作のためにフリ
ップフロップの制御リードに到着時のクロック遷移の時
から、クロック到着後の所定時間まで安定していること
を必要とする。例えばいわゆる７４７４ＴＴＬポジティ
ブエッジトリガされたＤ型フリップフロップはセットア
ップ時間が２０ナノ秒で、ホールド時間が５ナノ秒であ
る。数千のフリップフロップ装置を含んでいるユーザネ
ットリストデータから回路を実行するときに、厳しいホ
ールド時間又はセットアップ時間のパラメータが妨害さ
れると、実行回路の適切な操作が妨げられる。ユーザネ
ットリストから論理回路を実行するキープロセスは、デ
ータのセットアップ時間及びホールド時間を、対応する
クロックの到着と同期させることである。実行される論
理回路の適切な操作を確保するために、データがクロッ
ク入力の対応するクロックの到着に比べて特定時間、フ
リップフロップのＤ入力に存在し且つ安定していなけれ
ばならない。

【０００４】単に設計がクロックされているスピードを
下げることによりセットアップ時間の妨害が改善され得
ると考えられる。しかしながら、クロックスピードとは
関係なくホールド時間の妨害は存続し、この妨害は設計
の種々の部分でのクロックスキューにのみ依存している
。

【０００５】従ってユーザネットリストデータから回路
を実行する際には、クロックスキューによるクロックラ
インの過剰遅延のために、クロック信号の適切なタイミ
ングが妨害され得る。これによりフリップフロップ又は
シフトレジスタのような第１の論理装置上のデータは第
２のレジスタ上のデータより早くシフトされ得る。シフ
トレジスタが適切に同期されなければ、第２のレジスタ
のホールド時間の要件が妨害され、次にデータビットが
失われ得る。

【０００６】ユーザネットリストからの高速論理システ
ムの実行では、フリップフロップのような数千の論理装
置が複写され且つ極めて正確に同期されねばならないと
予想される。このような実行で生じ得る問題は、フリッ
プフロップがクロック信号自体を受け取る前に、クロッ
クにより生じたデータを実際に受け取り得るようにクロ
ックライン上のスキューが発生し得ることである。この
場合、意図されるデータがより新しいデータにより重ね
書きされるので、フリップフロップはこのデータでクロ
ックすることができないであろう。

【０００７】従って、ユーザネットリストからの高速論
理回路の実行を容易にするために、大きなクロックスキ
ューの存在下でもホールド時間の妨害の除去方法が必要
であることは明白である。このようなホールド時間妨害
の除去方法は、自動的に実行されるのが有利である。こ
れは、トライアル及びエラー技術によりクロックの適切
な到着をデータのセットアップ時間及びホールド時間と
手動同期させる必要性を排除している。

【０００８】クロック分布システムの従来の同期方法は
“ＣＵＲＲＥＮＴ　ＴＥＣＨＮＯＬＯＧＹ　ＡＮＤ　Ｄ
ＥＳＩＧＮＭＥＴＨＯＤＯＬＯＧＹ　ＦＯＲ　ＳＹＳＴ
ＥＭ　ＤＥＳＩＧＮＥＲＳ，　Ｊ．　Ｚａｓｉｏ，　Ｗ
ＥＳＣＯＮ　Ｃｏｎｆｅｒｅｎｃｅ　Ｒｅｃｏｒｄ，　
Ｎｏｖｅｍｂｅｒ　１４−１５．　１９８９．”の論文
で説明されている。この方法は、レベルトリガされたラ
ッチと、２相非並行クロックとの使用を提案している。 ２つのクロック相が並行していない限り、ホールド時間
の妨害はないであろう。しかしながら、この従来技術の
方法は、組合わせ論理をエミュレーションするのに２倍
のクロックが必要であるという欠点がある。従って、プ
ロトタイプ回路の複雑さを極端に増さないホールド時間
の妨害の自動除去方法が必要であることは明白である。

【０００９】

【課題を解決するための手段】ユーザネットリストから
高速論理回路等を実行する際に、クロック分布システム
を、フリップフロップ装置を通じてのデータの到着及び
伝播と同期させるという先に論じた問題を克服するため
に、本発明はクロックスキューの存在下でもホールド時
間の妨害を自動的に除去するための方法を提供する。本
発明の方法では、ユーザネットリスト又はプロトタイプ
回路の各オリジナルユーザフリップフロップ又はラッチ
は、実行回路において、オリジナルユーザフリップフロ
ップへのデータ経路の上流に付加された対応するシャド
ウフリップフロップ又はラッチを有する。本明細書では
シャドウフリップフロップ、同期フリップフロップ、シ
ャドウラッチ又は同期ラッチもシンクロナイザと称する
。各シンクロナイザフリップフロップ装置は、オリジナ
ルユーザネットリストからデータを受け取るためのデー
タ入力リード、クロック信号を受け取るための制御リー
ド、及び対応するオリジナルユーザフリップフロップの
データ入力リードに接続されている出力リードを有する
。シンクロナイザが確実に適時にユーザネットリストデ
ータを入手するように、シンクロナイザは同期クロック
により駆動されている。同期クロックは常に、ユーザク
ロックの前に、また新規ユーザデータの前にシンクロナ
イザに到着せねばならない。従って、ユーザのオリジナ
ルクロックは、一連のバッファのような遅延手段により
又は良く知られている他の遅延導入技術に従って遅延さ
れる。

【００１０】ユーザクロックに付加される遅延の量は、
実行されるべき回路のスキューの量に依存している。実
行回路でのスキューの量は、当業者がよく知っているタ
イミング分析技術によりユーザネットリスト又はプロト
タイプ回路構成から決定される。スキューが決定された
後に、同期クロックが常に、ユーザクロックがユーザの
オリジナルフリップフロップに到着する前にシンクロナ
イザフリップフロップに到着するように、ちょうど十分
の遅延がユーザクロックに付加される。

【００１１】通常の設計は、他のより大型の又は個別の
システムへの入力を受け取り且つ出力を転送せねばなら
ない。例えば集積回路は集積回路が取り付けられている
プリント回路板への入力を受け取り且つ出力を転送する
。本明細書に記載の同期方法では、データが他の同期フ
リップフロップから来ている限り、データは必ず同期ク
ロックの到着前にシンクロナイザフリップフロップへの
入力で安定している。データが同期設計とは無関係な所
から来ているならば、クロック及び設計へのデータ入力
がほぼ同時に変化すると想定して、同期クロックが確実
に新規データの前に同期フリップフロップに到着するよ
うに、遅延ファクタがデータ入力に付加されねばならな
い。

【００１２】本発明の同期クロック発振器は、シンクロ
ナイザフリップフロップのクロック入力リードに適用さ
れる同期クロックを生じる。同一の基準フレーム上にあ
る、即ち同一ソースから得られる全ての同期クロックは
、多重入力リードを有するＯＲゲートにより共にゲート
される。これは、ユーザのオリジナルネットリストの各
基準フレームに対して単一の同期クロックを生じる。 最も単純な形態の同期クロック発振器は、排他的ＯＲゲ
ートを通じて、ユーザのオリジナルクロック及び遅延ク
ロックを共にゲートする。排他的ＯＲゲートの出力は、
データがシンクロナイザフリップフロップのＤ入力に到
着する前に、常にシンクロナイザフリップフロップのク
ロック入力に到着する同期クロック信号を提供する。同
期方法の操作を２段階で考えてもよい。第１段階では、
全てのシンクロナイザフリップフロップ内に入力される
のに十分な時間の同期クロックが与えられる。これは、
ユーザネットリスト又はシンクロナイザのプロトタイプ
回路の設計の完全な状態を捕獲している。次の段階では
、ユーザのマスタクロックが伝播され、このようにして
ユーザのフリップフロップ内に適切なデータがクロック
される。

【００１３】本発明に基づき誘導される同期クロックは
、たとえユーザのオリジナルフリップフロップのクロッ
ク入力上のユーザクロック及びシンクロナイザフリップ
フロップのデータ入力リード上のデータがどのような順
番で変化し得るか知られていないにせよ、ユーザクロッ
クが変化する前に又はシンクロナイザのデータ入力ピン
上のデータが変化する前に、対応するシンクロナイザに
到着する。シンクロナイザへの同期クロックの到着は、
シンクロナイザのデータ入力ピンに存在するデータの古
い値を入手し、且つユーザクロックが適時に到着し得る
ように、この値をユーザフリップフロップのデータ入力
ピンでの安定値として示す。特に、シンクロナイザのデ
ータ入力ピンのデータへの変化はシンクロナイザ内に既
に入手されているものを変更し得ない。同期クロックは
ユーザのマスタークロックの各エッジに対して立上がり
エッジを有する。従って、ユーザのオリジナルフリップ
フロップが立上がりエッジ上でデータを入手しようとも
、クロックの立下がりエッジ上でデータを入手しようと
もかまわない。同期クロックはマスタークロックの各エ
ッジに対して立上がりエッジを有するので、シンクロナ
イザはマスタークロックの各エッジに対して入手される
全てのデータでクロックする。即ち、ユーザフリップフ
ロップがクロックの立上がりエッジによりトリガされる
ならば、同期クロックのパルスはシンクロナイザでデー
タを適切に入手する。ユーザのオリジナルフリップフロ
ップがクロックの立下がりエッジによりトリガされたな
らば、同期クロックはそのデータも入手し且つこのデー
タをシンクロナイザ内で適切にクロックする。余分のエ
ッジは本発明の同期システムに有害ではない。即ち、ユ
ーザクロックが立上がりエッジでのみデータを入手する
ならば、立上がりエッジに対応する同期クロック上のパ
ルスはデータを入手する。同期クロックの他方パルスも
データを入手するが、取り付けられたユーザフリップフ
ロップはクロックされず、そこで余分の同期クロックは
効果がなくなる。

【００１４】本発明の同期方法が多重非並行ユーザクロ
ックに機能すると考えられる。同一の基準フレーム上の
多重クロックが、同期フリップフロップに適用される前
にＯＲゲートを通じて置かれるだけでよい。ユーザクロ
ックが並行ならば、同期クロックは各ユーザクロックか
ら独立的に発生される。次に個々の同期クロックがＯＲ
ゲートにより共にゲートされる。エッジがそれほど接近
して生じないように注意せねばならない。何故ならばそ
れにより同期クロックが並行していまうからである。

【００１５】更には、ユーザのマスタークロックにのみ
遅延を付加する必要があると考えられる。その同一の基
準フレーム上の他の全てのユーザクロックが次に自動的
に遅延される。本発明は、複数の基準フレーム上で作動
する複数のマスタークロックを含んでいるユーザネット
リストに適用される。単一の同期クロックがユーザネッ
トリストの各個別の基準フレームに対して誘導されるだ
けでよい。

【００１６】透明ラッチが同期要素用フリップフロップ
の代わりに使用され得ると考えられる。ユーザのオリジ
ナルネットリスト内で同期されている装置がラッチなら
ば、ユーザのオリジナル装置の透明性を維持するために
ラッチが同期要素として好まれる。

【００１７】

【実施例】以下の好ましい実施例の詳細な説明を添付図
面を参照して検討することにより、本発明のこれらの利
点及び他の利点が評価され得る。

【００１８】図１を参照すると、本発明の同期装置は、
データ同期された実行回路を提供するためにユーザネッ
トリストに明記されている装置に適用される。ユーザネ
ットリストは任意のディジタル順序論理回路のテキスト
の説明である。ユーザネットリストは通常、複数のＤ型
フリップフロップ１０ａ，１０ｂ，．．．１０ｎを明記
し得る。ユーザネットリスト内で種々の順序論理を構成
するために使用され得るように、各ユーザフリップフロ
ップ１０ａ，１０ｂ，．．．１０ｎがこのような全ての
ユーザフリップフロップを代表していることが当業者に
より理解されるべきである。代表的な目的のために、各
ユーザフリップフロップ１０ａ，１０ｂ，．．．１０ｎ
を、データ入力Ｄ、クロック信号を受け取るためのクロ
ック入力及びデータ出力Ｑを有するＤ型フリップフロッ
プとして示す。但し当業者は、本発明が他のクロック要
素と共に使用され得ることをよく認めている。

【００１９】データは、各フリップフロップクロック入
力に通じるライン１２ａ，１２ｂ，．．．１２ｎに沿っ
てユーザクロックにより発生されるクロック信号の立上
がりエッジ又は立下がりエッジ上で、よく知られた方法
に従って、ユーザネットリストの各ユーザフリップフロ
ップ内にクロックされる。各ユーザフリップフロップ１
０ａ，１０ｂ，．．．１０ｎは、対応する組合わせ論理
ユニット１４ａ，１４ｂ，．．．１４ｎにも結合されて
いる。データは従来の方法に従って組合わせ論理ユニッ
トを通じて伝播し、各論理ユニットの出力は対応するフ
リップフロップ装置１６ａ，１６ｂ，．．．１６ｎ内に
クロックされる。

【００２０】図２はユーザネットリストから直接実行さ
れる非同期論理回路の実施例を示している。データは、
クロック信号がライン２８を通じてオリジナルフリップ
フロップ１８，２０のクロック入力２２，２４に到着す
る前に、ユーザのオリジナルフリップフロップ１８，２
０のデータ入力Ｄに存在せねばならない。オリジナルフ
リップフロップ１８の出力Ｑはオリジナルフリップフロ
ップ２０のデータ入力Ｄに接続されている。遅延要素２
６はクロックラインのスキュー効果を示すためにクロッ
クライン２８上に示されている。

【００２１】適切な操作のために、データはフリップフ
ロップ１８のデータ入力Ｄ上に出現せねばならず、次に
クロックがフリップフロップ１８のクロック入力２２に
存在せねばならない。クロックの前後にデータは安定し
ていなければならない。クロックエッジから得られる新
規データは、同一のクロックエッジが全てのフリップフ
ロップに達する前に任意の入力ピン上に出現してはなら
ない。次にデータはフリップフロップ１８を通じて出力
Ｑに沿ってフリップフロップ２０の入力Ｄに伝播される
。フリップフロップ２０のクロック入力２４のクロック
信号は、データをフリップフロップ２０を通じて正確に
クロックするために、フリップフロップ１８から来る新
規データの前に到着せねばならない。クロックライン上
のスキューのために、時折クロック信号が到着する前に
データがデータ入力リードに到着し、その結果回路が不
正確に作動することがあると考えられる。

【００２２】図３のタイムチャートは、実行される論理
回路を正確に作動させるために、データが、クロックパ
ルスのクロック入力への到着に比べて、フリップフロッ
プ装置の入力Ｄ上で所定時間安定していなければならな
いことを示している。図３に示す如く、任意のクロック
装置に対して“セットアップ時間”ｔｓ及び“ホールド
時間”ｔｈが規定されている。入力データは適切な操作
のために、クロック遷移前の少なくともｔｓに等しい期
間から、クロック遷移後の少なくともｔｈに等しい期間
まで存在し且つ安定していなければならない。実施例と
しては、ｔｓが２０ナノ秒に等しく、ｔｈが５ナノ秒に
等しくてもよい。即ちデータ入力が次のクロック立上が
りエッジ前に少なくとも２０ナノ秒間安定していたなら
ば、セットアップ時間の要件は満たされる。

【００２３】ユーザネットリストに明記されている装置
の自動データ同期についての本発明の好ましい実施例を
図４に示す。ユーザネットリストに明記されている対応
する各ユーザオリジナルフリップフロップ１０ａ，１０
ｂに対して本発明のシンクロナイザフリップフロップ３
０ａ，３０ｂが備わっている。各シンクロナイザフリッ
プフロップ３０ａ，３０ｂは、対応するオリジナルユー
ザフリップフロップ１０ａ，１０ｂの各々に比べてデー
タ経路の上流に備わっている“シャドウ”フリップフロ
ップである。各シンクロナイザフリップフロップ３０ａ
，３０ｂはそれぞれ、データ入力Ｄ、データ出力Ｑ及び
クロック入力３２ａ，３２ｂを含んでいる。同様に各オ
リジナルユーザフリップフロップ１０ａ，１０ｂはそれ
ぞれ、データ入力Ｄ、データ出力Ｑ及びクロック入力３
４ａ，３４ｂを含んでいる。設計の具体化で固有に生じ
るクロックスキューを遅延要素３６ａ，３６ｂにより概
略的に示す。図４は簡単にするために、単に２つのオリ
ジナルユーザフリップフロップ１０ａ，１０ｂ、及び２
つのシンクロナイザフリップフロップ３０ａ，３０ｂを
示している。実際に本発明に従って実施する場合、同期
され得るフリップフロップ装置の数に限度はないと考え
られる。

【００２４】ユーザネットリストの実行に成功するのに
必要なデータとクロック信号との正確な同期を達成する
ためには、同期方法は、オリジナルフリップフロップ１
０ａ，１０ｂがデータを受け取る前に、シンクロナイザ
フリップフロップ３０ａ，３０ｂがデータライン３８ｂ
，３８ｃに沿っての各入力上でデータを受け取り且つ適
切にデータクロックすることを確実にせねばならない。 ある程度の量の遅延を外側データライン３８ａに加える
ことによりこのことが実施される。遅延を提供するため
の手段４０は一連のインバータ又は他の公知の信号遅延
手段であり得る。遅延の量は、最初にユーザのオリジナ
ルネットリストのスキューの量を決定することにより選
択される。スキューの量は従来の技術に基づき経験的に
決定され得る。

【００２５】更には各シンクロナイザ３０ａ，３０ｂへ
のクロック信号は、ユーザクロックが各ユーザフリップ
フロップ１０ａ，１０ｂのクロック入力に到着する前に
、各シンクロナイザ３０ａ，３０ｂの各クロック入力３
２ａ，３２ｂに到着せねばならない。従って、ユーザの
オリジナルフリップフロップ装置１０ａ，１０ｂのクロ
ック入力３４ａ，３４ｂへのクロック信号の到着を遅延
させるために、遅延手段４２が各クロックライン４４に
備わっている。遅延手段４２はクロック信号の到着を遅
延させる任意の好適な手段であり得る。本発明の単純な
同期クロック発振器４６が、同一の基準フレーム上の各
オリジナルユーザクロックから同期クロックを誘導する
ために備わっている。本発明の同期方法は、多重非並行
ユーザクロック、即ち同一の基準フレーム上の複数のユ
ーザクロックに機能する。同期フリップフロップに適用
される前に、同一の基準フレーム上の多重クロックが、
多重入力リードと、単一の出力リードとを有するＯＲゲ
ート（図示せず）内にゲートされるだけでよい。ＯＲゲ
ートの出力は、図４に示す如くライン４２ａ上にクロッ
クを提供する。従って同一の基準フレーム上の各ユーザ
クロックに対して、対応するシンクロナイザ３０ａ，３
０ｂのクロック入力リード３２ａ，３２ｂに適用される
べき同期クロックを誘導する単一の同期クロック発振器
４６が提供され得る。

【００２６】ユーザクロックが並行ならば、同期クロッ
クは各ユーザクロックから独立的に発生される。次に、
個々の同期クロックがＯＲゲートにより共にゲートされ
る。エッジがそれほど接近して生じないように注意すべ
きである。何故ならばそれにより同期クロックが並行し
ていまうからである。

【００２７】図５を参照すると、同期クロック発振器４
６は、第１の入力５２、第２の入力５４及び出力５６を
有する排他的ＯＲゲート５０を含んでいる。入力５２は
遅延手段５８を通じてユーザクロックに接続されている
。遅延手段５８は、クロック信号内に遅延を導入するた
めの一連のインバータのような任意の適切な手段であり
得る。排他的ＯＲゲート５０の第２の入力５４は、ユー
ザクロック信号に直接接続されている。図４及び図５に
示す如く、同期クロック信号（排他的ＯＲゲート５０の
出力）は同期クロック発振器４６内の排他的ＯＲゲート
５０の出力５６を通じて、シンクロナイザ３０ａ，３０
ｂのクロック入力３２ａ，３２ｂに適用されている。

【００２８】再度図４を参照すると、本発明の方法は、
完全に同期されたフリップフロップ装置ＦＦ１，ＦＦ２
からなる実行回路を提供している。実行回路はユーザの
オリジナルネットリストに明記されている回路の完全に
同期された型である。シンクロナイザフリップフロップ
３０ａ，３０ｂ及びユーザのオリジナルフリップフロッ
プ装置１０ａ，１０ｂは共に、遅延要素４０，４２が正
確に選択されるならば、不可避的且つ予測不可能なクロ
ックスキューとは無関係に回路を正確に作動させ得る同
期フリップフロップ装置ＦＦ１，ＦＦ２を含んでいる。

【００２９】図４に示す回路の順次処理は、図６のタイ
ムチャートを参照すれば理解され得る。入力データ３８
ａがクロック４４の立上がりエッジによりユーザのオリ
ジナルフリップフロップ１０ａにラッチされるときに、
回路は正確に作動する。データが組合わせ論理ユニット
２１を貫通して、ユーザのオリジナルフリップフロップ
１０ｂ内にラッチされるときに、このデータは次の立上
がりクロックエッジまでフリップフロップ１０ａ内でセ
ーブされている。同期フリップフロップ３０ａ，３０ｂ
がなければ、固有のクロックスキューはあるフリップフ
ロップ、例えば１０ｂのクロック入力でのクロック信号
の立上がりエッジを、入力リード上のデータが有効な区
域の外側に移動させる。

【００３０】図６では、シンクロナイザフリップフロッ
プ３０ａ，３０ｂのクロック入力３２ａ，３２ｂの同期
クロックはクロック信号４４から発生される。異なるシ
ンクロナイザフリップフロップのクロック入力又は制御
入力間のスキューは、タイムチャートの二重の立上がり
線及び立下がり線により示されている。同様にユーザの
オリジナルフリップフロップ１０ａ，１０ｂへのクロッ
ク入力３４ａ，３４ｂの遅延クロック信号は、異なる入
力間のスキューを示すために多重の立上がり線及び立下
がり線で示されている。

【００３１】同期回路は以下のように作動する。最初に
入力データ３８ａが波形３８ｂを作るために遅延される
。入力データ３８ａは次に、同期クロック信号の立上が
りエッジによりシンクロナイザフリップフロップ３０ａ
にラッチされる。遅延要素４０は、同期クロック信号の
遅延及びスキューにもかかわらず、同期クロックの立上
がりエッジでデータが確実に有効となるのに十分の遅延
を提供せねばならない。実施例によってはこの遅延要素
は不必要であり得る。同期クロック信号の幅がフリップ
フロップ３０ａ，３０ｂのパルス幅の要件を満たすのに
十分である限り、この同期クロック信号の幅は重要では
ない。有効データがシンクロナイザフリップフロップ３
０ａでセーブされた後に、このデータはユーザのオリジ
ナルフリップフロップ１０ａに転送され且つ遅延クロッ
ク信号３４ａ，３４ｂの立上がりエッジによりセーブさ
れる。

【００３２】クロック信号は同期クロック信号のスキュ
ーにもかかわらず、データをシンクロナイザフリップフ
ロップ３０ａを通じて伝播し且つフリップフロップ１０
ａの入力に存在させるために、時間が同期クロックの立
上がりエッジから確実に提供されるように十分遅延され
ねばならない。データは次に組合わせ論理ユニット２１
を通じて伝播し且つ次の同期クロックによりシンクロナ
イザフリップフロップ３０ｂでセーブされる。複数のユ
ーザオリジナルフリップフロップが立上がりエッジトリ
ガではなく、立下がりエッジトリガ型ならば、同期クロ
ック信号はクロック４４の立上がりエッジ及び立下がり
エッジで発生される。

【００３３】本発明は、図４に示す如く実行回路に、完
全に同期されたフリップフロップ装置ＦＦ１，ＦＦ２を
提供する。実行回路はこのようにして、同期された実行
ユーザネットリストとみなされ得る。本発明の同期方法
は、実行回路のクロックスキューの量を考慮せずにユー
ザネットリストを自動同期する方法を提供する。従って
本発明は、実行される回路に存在し得る多量のクロック
スキューの存在下でも完全に同期された実行回路が製造
されるために、従来技術に比べてかなりの利点がある。 本発明は、クロックスキューの存在下でもホールド時間
の妨害及びセットアップの制約なしに実行回路に自動デ
ータ同期を提供する。以前設計は、ラインのクロックス
キューの量を決定するためにプロトタイプ構成で手動に
より実行されねばならなかった。次にフリップフロップ
装置が適切なデータを入手できるように、適切なデータ
ライン用セットアップ時間及びホールド時間の決定でク
ロックスキューが考慮された。本発明は、ホールド時間
の妨害を除去するために設計を最初手動で実行して試験
せねばならないということをないがしろにせずに、ユー
ザがユーザネットリストから設計を実行し得るという利
点を有する。本発明の自動データ同期方法では、ユーザ
ネットリストから完全な回路設計を実行するのに従来技
術と比較してかなりの時間が節約されると考えられる。

【００３４】ユーザオリジナルネットリストが、エッジ
トリガフリップフロップの他に又はその代わりに透明ラ
ッチを含んでいるならば、前述した本発明の実施例は適
用されない。透明ラッチを含んでいる回路はしばしば、
制御入力又はクロック入力がアクティブである限り、デ
ータがラッチを通じて転送させられるという特性に頼っ
ている。シンクロナイザフリップフロップが透明ラッチ
の正面に置かれれば、データは同期クロック信号の立上
がりエッジ上に転送させられ、またあるときはブロック
される。

【００３５】透明ラッチを含んでいる回路用に使用され
得る本発明の変形例を図７に示す。図７は、ユーザオリ
ジナルフリップフロップ装置１０ａ，１０ｂ及び同期フ
リップフロップ３０ａ，３０ｂの代わりにそれぞれ透明
ラッチ６４ａ，６４ｂ及び６６ａ，６６ｂが使用されて
いることを除いて、図４と同一である。従って図７では
、シンクロナイザラッチ６６ａ，６６ｂは、同期クロッ
ク発振器４６からの同期クロックが低い限りデータを転
送し、同期クロックが高いときにデータをブロックする
ようにアクティブ低制御入力６８ａ，６８ｂを有する。 あるいは、同期クロック信号が変換されて、アクティブ
高シンクロナイザラッチが使用され得る。

【００３６】図７の回路のタイムチャートを図８に示す
。同期クロックは前述した如くクロック発振器４６を同
期させることにより発生させられる。但しパルス幅は、
図７のクロックラインの遅延２０に示されるクロックス
キューにもかかわらず、全ての順序論理要素について遅
延クロックの立上がりエッジ又は立下がりエッジの後に
同期クロックの立下がりエッジが生じるように制御され
ねばならない。この回路の操作は、同期クロックを、遅
延クロック信号上でスキュー期間中にユーザオリジナル
ラッチを通じてデータを転送させ得ないブロック信号と
みなすことにより理解され得る。同期クロックの幅は同
期回路の操作の最高速度に直接影響するので、この幅を
あまり長くすることは望ましくない。

【００３７】同期クロックネット及びユーザクロックネ
ットのスキューの量を最初に決定することにより、同期
クロックの幅が調整される。次に、同期クロックの幅が
設定され、そこで同期ラッチの立下がりエッジが、オリ
ジナルユーザネットリストの全てのラッチに対して対応
するオリジナルユーザラッチでのユーザクロックの立上
がりエッジ又は立下がりエッジの後に生じる。

【００３８】ユーザのオリジナル逐次装置がエッジトリ
ガフリップフロップ又は透明ラッチならば、同期要素と
して透明ラッチを使用する同期技術が使用され得る。同
期要素としてエッジトリガフリップフロップを使用する
同期技術は、ユーザオリジナル逐次装置がエッジトリガ
フリップフロップである場合にのみ使用され得る。透明
ラッチとエッジトリガフリップフロップとの混合物を含
んでいる設計は、透明ラッチを同期要素として使用する
か又は透明ラッチとエッジトリガフリップフロップとの
混合物を同期要素として使用することにより同期され得
る。

【００３９】現在最も実践的であると考えらえる好まし
い実施例に関して本発明を説明したが、本発明が開示さ
れた実施例に制限されず、逆に前述した特許請求の範囲
内で種々の変形及び同等の配置を包含するものと理解さ
れる。

【図面の簡単な説明】

【図１】通常のオリジナルなユーザネットリストに明記
されている装置の概略線図である。

【図２】ユーザネットリストから直接実行される非同期
論理回路を示す線図である。

【図３】適切なセットアップ時間及びホールド時間を示
すタイムチャートである。

【図４】本発明の同期方法の概略線図である。

【図５】本発明の単一同期クロック発振器の概略線図で
ある。

【図６】図４の回路のタイムチャートである。

【図７】オリジナルネットリストがフリップフロップの
代わりにラッチを含んでいる、本発明の方法の概略線図
である。

【図８】図７の回路のタイムチャートである。

【符号の説明】

１０ａ，１０ｂ，１０ｎ，１６ａ，１６ｂ，１６ｎ，１
８，２０，３０ａ，３０ｂ　　フリップフロップ１４ａ
，１４ｂ，１４ｎ，２１　　組合わせ論理ユニット２２
，２４，３２ａ，３２ｂ，３４ａ，３４ｂ，６８ａ，６
８ｂ，７０ａ，７０ｂ　　クロック入力４６　　同期ク
ロック発振器 ５０　　排他的ＯＲゲート

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　ネットリスト又は論理構成データ又は
   同様物から実行されると共に、少なくとも１つの共通基
   準フレームから発生される１つ以上のクロック信号から
   制御され且つ各々が、データ信号受信用のデータ入力リ
   ードと、該クロック信号受信用のクロック入力と、出力
   とを有する複数のクロックフリップフロップ装置を含ん
   でいる順序論理回路等の同期操作提供方法であって、該
   方法が、データ信号を受取るために接続されているデー
   タ入力と、各対応するフリップフロップ装置のデータ入
   力に接続されている出力と、制御クロック入力とを有す
   る対応するシンクロナイザフリップフロップを、前記ネ
   ットリストの各オリジナルフリップフロップ装置に対し
   てデータ経路の上流に提供し、該オリジナルフリップフ
   ロップ装置の各々のクロック入力に適用される前記クロ
   ック信号を遅延させ、同一の基準フレーム上の各オリジ
   ナルクロック信号から同期クロックを発生して、前記シ
   ンクロナイザフリップフロップ装置の各々のクロック入
   力に、発生された該同期クロックを適用し、且つ前記実
   行回路の同期構成を提供するために、前記同期フリップ
   フロップ装置及び前記オリジナルフリップフロップ装置
   を通じて前記のクロック信号及びデータ信号を伝播させ
   る段階を含んでいることを特徴とする方法。
2. 【請求項２】　　前記クロック信号に付加されるべき遅
   延の量を決定する段階が、最初にネットリストに記載さ
   れている論理回路でのクロックスキューの量を決定し、
   且つ該クロック信号が常に、前記シンクロナイザフリッ
   プフロップの制御入力への同期クロック信号の到着後に
   前記オリジナルフリップフロップの制御入力に到着する
   ように、クロック入力リード上に十分な遅延を付加する
   段階を含んでいることを特徴とする請求項１に記載の方
   法。
3. 【請求項３】　　同一の基準フレーム上の各オリジナル
   クロックから同期クロックを誘導する段階が、任意のオ
   リジナルクロック信号が前記オリジナルフリップフロッ
   プ装置の前記クロック入力に出現する前に、ゲートされ
   たクロック信号が前記シンクロナイザフリップフロップ
   装置の各々のクロック入力に出現するように、該オリジ
   ナルクロック信号及び前記遅延クロック信号を、排他的
   ＯＲゲートを通じてゲートする段階を含んでいることを
   特徴とする請求項１に記載の方法。
4. 【請求項４】　　論理回路構成データを説明しているユ
   ーザネットリストから実行されると共に、少なくも１つ
   の共通基準フレームから発生されたクロックネットの１
   つ以上のユーザクロック信号から制御され且つ各々が、
   データ信号受信用のデータ入力と、該クロック信号受信
   用のクロック入力と、出力とを有する複数のクロック透
   明ラッチを含んでいるディジタル論理回路等の同期操作
   提供方法であって、該方法が、データ信号を受取るため
   に接続されているデータ入力と、各対応するユーザ透明
   ラッチのデータ入力リードに接続されている出力と、ク
   ロック入力とを有する対応するシンクロナイザラッチを
   、前記ユーザネットリストの各ユーザ透明ラッチ装置に
   対してデータ経路の上流に提供し、該ユーザ透明ラッチ
   の各々のクロック入力に適用される前記クロック信号を
   遅延させ、同一の基準フレーム上の各ユーザオリジナル
   クロック信号から同期クロックを発生して、前記シンク
   ロナイザラッチの各々のクロック入力に、発生された前
   記同期クロックを適用し、且つ前記ユーザネットリスト
   の同期構成を提供するために、前記シンクロナイザラッ
   チ及び前記ユーザ透明ラッチを通じて前記のクロック信
   号及びデータ信号を伝播させる段階を含んでいることを
   特徴とする方法。
5. 【請求項５】　　前記クロック信号に付加されるべき遅
   延の量を決定する段階が、最初にユーザネットリストに
   記載されている論理回路でのクロックスキューの量を決
   定し、且つクロック信号が常に、前記シンクロナイザラ
   ッチの制御入力への同期クロック信号の到着後に前記ユ
   ーザオリジナルラッチの制御入力に到着するように、ク
   ロック入力上に十分な遅延を付加する段階を含んでいる
   ことを特徴とする請求項４に記載の方法。
6. 【請求項６】　　同一の基準フレーム上の各ユーザオリ
   ジナルクロックから同期クロックを誘導する前記段階が
   、任意のオリジナルユーザクロック信号が前記オリジナ
   ル透明ラッチの前記クロック入力に出現する前に、ゲー
   トされたクロック信号が前記シンクロナイザラッチ装置
   の各々の該クロック入力に出現するように、該オリジナ
   ルクロック信号及び前記遅延クロック信号を、排他的Ｏ
   Ｒゲートを通じてゲートする段階を含んでいることを特
   徴とする請求項４に記載の方法。
7. 【請求項７】　　最初に同期クロックネット及びユーザ
   クロックネットのスキューの量を決定し、次にオリジナ
   ルユーザネットリストの全てのラッチに対して対応する
   オリジナルユーザラッチでのユーザクロックの立上がり
   エッジ又は立下がりエッジの後に同期ラッチの立下がり
   エッジが生じるように同期クロックの幅を設定すること
   により、同期クロックの幅が調整されることを特徴とす
   る請求項４に記載の方法。