JPH04228B2 - - Google Patents

Info

Publication number
JPH04228B2
JPH04228B2 JP57208831A JP20883182A JPH04228B2 JP H04228 B2 JPH04228 B2 JP H04228B2 JP 57208831 A JP57208831 A JP 57208831A JP 20883182 A JP20883182 A JP 20883182A JP H04228 B2 JPH04228 B2 JP H04228B2
Authority
JP
Japan
Prior art keywords
wiring board
probes
alignment
probe
small hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57208831A
Other languages
English (en)
Other versions
JPS5999264A (ja
Inventor
Yoshe Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP20883182A priority Critical patent/JPS5999264A/ja
Publication of JPS5999264A publication Critical patent/JPS5999264A/ja
Publication of JPH04228B2 publication Critical patent/JPH04228B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 この発明は、主として半導体ウエハ上に完成さ
れたモノリツク半導体集積回路装置(半導体チツ
プ)の検査測定に用いられる固定プローブ・ボー
ドに関する。
半導体集積回路技術の進展によつて、半導体基
板上に形成される素子の微細化が可能になり、そ
の高集積化が図られている。また、半導体チツプ
の大きさもこれに伴つて大きくなつている。
このため、1つの半導体集積回路に多くの回路
機能を持たせることができ、例えば、ゲートアレ
イ等を構成する半導体集積回路装置においては、
その端子数が百数十乃至二百数本と多くなつてし
まう。この場合、半導体チツプの大きさが大きく
なると、その周辺での熱膨脹率を影響を受けるの
で、ボンデイングパツドを半導体チツプの中央に
密集して設けるようにするものである。
このような半導体集積回路装置の半導体ウエハ
上での検査測定に用いられるプローブ(探針)も
必然的に上記端子数に見合つた多数、密集になる
ため、従来のようにその接触端を顕微鏡等により
観察することができなくなつてしまう。例えば、
本願出願人の先願に係る「実願昭53−155955」の
ように、プローブを多層高密度に配列した場合、
プローブが互いに重なり合うことによつて測定す
べき半導体チツプの表面及びプローブの接触端の
相互の位置関係を観察することができなくなつて
しまう。
したがつて、上記検査測定すべき半導体チツプ
への電気的接続を行うための針合わせが出来なく
なつてしまう問題が生じる。
この発明の目的は、その接触端の観察が不能な
形態に配置された複数のプローブを有する固定プ
ローブ・ボードにおける針合わせを実現すること
にある。
この発明の他の目的は、上記針合わせのための
位置合わせマークを高精度に形成することのでき
る固定プローブ・ボードを提供することにある。
この発明の更に他の目的は、以下の説明及び図
面から明らかになるであろう。
以下、この発明を実施例とともに詳細に説明す
る。
第1図には、この発明に係る半完成状態の固定
プローブ・ボードの一実施例の下面(測定面)図
が示されている。なお、同図においては、各構成
部品の引出き線を明確にするため、プローブの配
列が一部省略して描かれている。
この実施例の固定プローブ・ボードは、特に制
限されないが、上記「実願昭53−155955」によつ
て提案されているように、多数のプローブが多層
の放射錘状に高密度に配列されているものであ
る。すなわち、配線基板1は、周知のプリント配
線技術によつて形成され、その差し込み部分の電
極3から延びるプリント配線(図示せず)が形成
されている。このプリント配線は、ほゞ中央に形
成された開口2の周辺で終端する。上記開口2に
沿つた配線基板1の下面側には、プローブを固定
する支持体4が設けられ、その支持表面に多数
(例えば百数十乃至二百数本程度)のプローブ5
が放射錘状の下に後述する固着層によつて多層に
固定支持されている。この支持体4の少なくとも
支持表面は、電気絶縁性を持つように構成され、
上記固着層も加工硬化する絶縁性の接着剤により
構成される。これらのプローブ2の接着端は、測
定すべき半導体チツプの電極(ボンデイングパツ
ド)に位置合わせされて上述のように高密度に配
列されるものである。
この実施例では、上記高密度のプローブの接触
端と測定すべき半導体チツプの電極との針合わせ
を実現するため、上記配線基板1に開口3a,3
bが形成される。そして、同図に破線で示すよう
な位置に次のような位置合わせマスクが取り付け
られる。
第2図には、その位置合わせマスクの一実施例
の平面図が示されている。
この位置合わせマスク6は、特に制限されない
が、薄いアムミニウム板で形成され、その表面に
は、周知のアルマイト処理によつて酸化アルミニ
ユウム膜が形成されており、実質的に電気絶縁性
を持つものとされる。
そして、特に制限されないが、同図に配線で示
した上記第1図の開口3a,3b及び2に対応す
る位置に、次のような位置合わせ用のマークとし
ての小孔群7a,7b及び配線基板1への取り付
け時の位置合わせ手段としての小孔群7cが形成
される。これらの小孔群は、ぞれぞれ上記測定す
べき半導体チツプの電極のパターン(プローブの
接触端のパターン)と同一のパターンを持つもの
とされる。特に制限されないが、これらの小孔群
は、公知の写真技術あるいはレーザー光線を用い
たレーザー加工技術等によつて、高密度に形成さ
れる。上記小孔群7a,7bにおける小孔の大き
さは、上記電極の観察を行なうため、上記電極の
大きさ(通常100μm×100μm)と同じか少し大
きく形成される。また、小孔群7cにおける小孔
の大きさは、プローブの接触端を貫通させるため
にその接触端の径より大きく形成される。
また、上記各小孔群7a,7b及び7cの対応
する小孔相互の位置関係は、特に制限されない
が、一直線上に配置されるとともに、その間隔が
半導体チツプ1個の大きさの整数(N)倍の間隔
L1,L2をもつて形成される。
なお、上記各小孔群7a,7b及び7cを形成
しない中央乃至周辺部分には、比較的大きな開口
を設けて、後述する半導体チツプとの針合わせに
おける半導体チツプの大まかな位置を確認を容易
にすることが便利である。
第3図には、この発明に係る固定プローブ・ボ
ードの一実施例の断面図が示されている。
同図において、配線基板1に形成されるプリン
ト配線は省略され、横方向が部分的に省略して描
かれている。すなわち、プローブ5は、支持体か
ら先端側のみが示され、プリント配線の接続端側
及び接続部分が省略されている。
特に制限されないが、所定の位置合わせ治具を
用いて、プローブを上記放射錘状に配列するとと
もにその接触端の位置合わせを行い、この状態で
支持体4の支持表面に固着層4′によつて固定支
持させる。そして、この支持体4を上記配線基板
1の開口2に沿つた下面側に取り付けられる。そ
して、その接続端が対応するプリント配線の接続
端に半田等により接続される。なお、同図におい
て、プローブ5は代表的なものによつて簡略化し
て示されており、実際にはより多層高密度に配列
されている。
この後、上記配線基板1の下面に上記位置合わ
せマスク6をスペーサ8を介して取り付ける。こ
の場合、上記小孔群7cの各小孔に対応するプロ
ーブの接触端を貫通させように挿入させ、その尖
端が位置合わせマスク6の下面側に突出させるも
のである。この突出長さは、特に制限されない
が、200μm程度になるように構成される。
そして、適当な固着手段によつて、上記スペー
サ8を介して配線基板1と位置合わせマスクとが
固着される。
この実施例では、上記構成の位置合わせマスク
が取り付けられた固定プローブ・ポードをウエハ
プローバに装填される。このウエハプローバに
は、上記固定プローブ・ボードの下面側にステー
ジ機構に取り付けられたウエハチヤツクトツプ
と、その上面側に取り付けられた顕微鏡とが設け
られている。したがつて、上記ウエハチヤツクト
ツプに載置された測定すべき半導体ウエハの表面
を観察して針合わせを行う時、上記位置合わせマ
スク6の小孔(位置合わせマーク)を通して見る
ことができる。これにより、上記小孔と測定すべ
き半導体チツプの電極とが一致させるように上記
ステージ機構を操作することにより針合わせを行
うことができる。例えば、半導体ウエハ上におい
て一体的に形成されている1つの半導体チツプ9
aの電極群と小孔群7aとが一致し場合には、右
方向にN個分離れは半導体チツプ9の電極とプロ
ーブ5の接触端とが必然的に一致するものとな
る。あるいは、上記小孔7aに対応した半導体チ
ツプ9aに上記プローブ5の接触端を接触させる
時には、その半導体ウエハを半導体チツプN個分
左方向に移動させればよい。
このことは、小孔群7bを用いて上記同様に針
合わせを行う場合にも同様である。したがつて、
開口2を通して、プローブの接触端の観察が出来
なくとも、上記位置合わせマークとしての小孔を
用いることにより、間接的に針合わを行うことが
できる。
この実施例では、位置合わせマスクの位置合わ
せマークは、上記写真技術またはレーザー加工技
術によつて、高精度に形成できる。また、プロー
ブの接触端を貫通させる小孔も形成しておくこと
によつて、上記位置合わせマスクを極めて簡単
に、かつ上記位置合わせマークと同じ高精度をも
つて配線基板1に取り付けることができる。
さらに、上記小孔群7cは、その半導体チツプ
の電極への繰り返し圧着におけるプローブの接触
端の位置ずれを防ぐという硬化も奏するから、そ
の耐久性を高めるたとがきる。
この発明は、前記実施例に限定されない。
例えば、上記位置合わせマークとしての小孔
は、代表させた電極に対して設けるものであつて
もよい。また、上記位置合わせ用のマーク及び開
口は、配線基板1の一箇所にのみ設けるものであ
つてもよい。さらに、上記位置合わせマスクとし
て透明板で構成し、位置合わせマークを描くよう
にするものであつてもよい。
また、上記位置合わせマークとプローブとの位
置関係は、上記半導体チツプの大きさのN(整数)
個分に設定することが実際の測定動作において便
利であるが、上記ステージ機構は、数μmの精度
で位置制御が可能であるから、上記ステージ機構
の最小移動距離の整数倍の任意の距離に設定する
ものであつてもよい。
また、上記位置合わせマスクは、他の位置合わ
せ方法により、上記配線基板1へのプローブとの
位置合あせを行うことも可能であるから、上記プ
ローブの接触端を貫通させる小孔を省略するもの
であつてもよい。
さらに、上記配線基板1の上面から開口2を通
して半導体チツプの表面に延長びるエツジセンサ
ーを設け、半導体ウエハのエツジを検出する機能
を設けるものであつてもよい。
また、固定プローブ・ボードは、公知のように
プローブホルダーを構成する配線基板にプローブ
を取り付け、プラグイン方式により配線基板に装
填するように構成のものであつてもよい。
さらに、上記位置合わせマスクは、配線基板の
面と平行な面を構成するようにすることの他、許
容誤差範囲内で、上記配線基板の面に向かつたテ
ーパー状の面を構成するようにするものであつて
もよい。すなわち、上記プローブに対応した部分
に対して、周辺部におけるスペーサの厚みを少し
小さくするようにするものである。これにより、
測定時でのスペーサの下面が半導体ウエハ表面と
接触してしまう虞れを小さくできる。
この発明は、上記放射錘状に配列されたプロー
ブの他、例えば、本願出願人の先願「特願昭54−
40789(実願昭56−174247)」に係る固定プロー
ブ・ボードのように配線基板の面に関して垂直方
向に配列されることにより、この接触端の観察が
不能となるもの等にも利用することができるもの
である。
【図面の簡単な説明】
第1図は、この発明の一実施例を示す半完成状
態の固定プローブ・ボードの下面(測定面)図、
第2図は、位置合わせマスクの一実施例を示す平
面図、第3図は、この発明の一実施例を示す概略
断面図である。 1……配線基板、2,3a,3b……開口、3
……プリント配線、4……支持体、5……プロー
ブ、6……位置合わせマスク、7a,7b,7c
……小孔、8……スペーサ、9,9a,9b……
半導体チツプ。

Claims (1)

  1. 【特許請求の範囲】 1 配線基板と、この配線基板の下面側の所定の
    位置に接触端が測定すべき半導体チツプの電極に
    位置合わせされて多層高密度に放射錘状に配置さ
    れるとともに接触端が上面側から観測不能にされ
    た細い線条からなる複数のプローブと、上記配線
    基板におけるプローブの取り付け部分と異なり、
    測定すべき半導体チツプの複数個分に対応した所
    定の距離をもつて設けられた開口と、上記配線基
    板の下面側にスペーサを介して固定的に取り付け
    られ、上記開口に対応する位置において上記複数
    のプローブのうち特定の1ないし複数又は全ての
    接触端に対応させて複数個分の半導体チツプに対
    応した間隔をもつて形成された位置合わせマーク
    を持つ位置合わせマスクとを含むことを特徴とす
    る固定プローブ・ボード。 2 上記位置合わせマスクは、その表面に電気絶
    縁処理が施された薄い一体構造のアルミニユウム
    板により構成され、上記複数のプローブのうち特
    定の1ないし複数又は全ての接触端を貫通させる
    小孔が設けられ、これと同様な小孔により位置合
    わせマークが形成されることを特徴とする特許請
    求の範囲第1項記載の固定プローブ・ボード。
JP20883182A 1982-11-29 1982-11-29 固定プロ−ブ・ボ−ド Granted JPS5999264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20883182A JPS5999264A (ja) 1982-11-29 1982-11-29 固定プロ−ブ・ボ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20883182A JPS5999264A (ja) 1982-11-29 1982-11-29 固定プロ−ブ・ボ−ド

Publications (2)

Publication Number Publication Date
JPS5999264A JPS5999264A (ja) 1984-06-07
JPH04228B2 true JPH04228B2 (ja) 1992-01-06

Family

ID=16562826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20883182A Granted JPS5999264A (ja) 1982-11-29 1982-11-29 固定プロ−ブ・ボ−ド

Country Status (1)

Country Link
JP (1) JPS5999264A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337571A (ja) * 1989-07-03 1991-02-18 Nippon Denshi Zairyo Kk プローブカード
JP2001099864A (ja) * 1999-09-29 2001-04-13 Nec Corp プリント基板検査用検査治具及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811741B2 (ja) * 1980-01-25 1983-03-04 長谷川 義栄 プロ−ブボ−ド

Also Published As

Publication number Publication date
JPS5999264A (ja) 1984-06-07

Similar Documents

Publication Publication Date Title
US6419844B1 (en) Method for fabricating calibration target for calibrating semiconductor wafer test systems
US8468690B2 (en) Holding member for use in test and method for manufacturing same
KR20070085202A (ko) 패턴화된 도전층을 구비한 기판
JP2009076924A (ja) 第2の基板上に第1の基板のチップを配置する方法
JP2001056345A (ja) プロービングカード及びその製造方法
US6297653B1 (en) Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
JPS61107153A (ja) 測定装置
US6298312B1 (en) Method of determining the tip angle of a probe card needle
US6824395B2 (en) Semiconductor device-socket
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JPH04228B2 (ja)
JPS5811741B2 (ja) プロ−ブボ−ド
JP3076831B2 (ja) 素子試験装置
JP3124983B2 (ja) 電気回路検査装置
KR101106607B1 (ko) 반도체 장치의 시험 장치
JPH04294559A (ja) プローブカード
JP3446636B2 (ja) コンタクトプローブ及びプローブ装置
JPS5912615Y2 (ja) プロ−ブカ−ド
JPH03205842A (ja) プローブカード装置
JPH03159146A (ja) プロービングカード
KR20250132651A (ko) 공간 변환기, 이를 포함하는 프로브 카드 및 이들의 제조 방법
JPH04364054A (ja) 検査装置およびその方法
JP3132400B2 (ja) Icテスタ用プローブカード
JP2826400B2 (ja) 半導体装置の検査方法
JPH0833415B2 (ja) プローブカード