JPH04229346A - プログラムコード保護用に使用すべきアドレスした情報のストリームのエンクリプション - Google Patents
プログラムコード保護用に使用すべきアドレスした情報のストリームのエンクリプションInfo
- Publication number
- JPH04229346A JPH04229346A JP3128197A JP12819791A JPH04229346A JP H04229346 A JPH04229346 A JP H04229346A JP 3128197 A JP3128197 A JP 3128197A JP 12819791 A JP12819791 A JP 12819791A JP H04229346 A JPH04229346 A JP H04229346A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- key
- value
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2107—File encryption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コンピュータの物理的
メモリ内に格納されている専有情報乃至はアルゴリズム
の保護に関するものである。更に詳細には、本発明は、
元の保護されたアルゴリズム乃至は情報を開示すること
なしに、検査又はトランスポートのために、コンピュー
タからこのデータを転送する技術に関するものである。 このことを達成するために使用される技術は、転送デー
タを暗号化する特定の方法である。この技術は、更に、
私的又は保護されている情報の何らかのトランスポート
に適用可能なものである。 【０００２】 【従来の技術】現在のところ、エンクリプション（暗号
）技術は、メモリ保護方法の中に完全に包まれている。 このメモリ保護方法の目的は、特定のコンピュータメモ
リセグメントの内容が不当に開示されることを防止し、
一方このデータに関するある種の診断を行なう能力を維
持することである。本件は、集積回路、特にマイクロコ
ントローラ上に位置されたメモリをそのように保護する
ことに関するものである。本件においては、保護される
べく選択されるメモリはオンチップのＥＰＲＯＭであり
、本明細書においてはＯＣＥＰＲＯＭと呼ぶこととする
。本明細書において言及されるその他のタイプのメモリ
は、非「オンチップＥＰＲＯＭ」メモリ、即ちＮＯＣＥ
ＰＲＯＭと呼び、両者を区別することとする。ＮＯＣＥ
ＰＲＯＭは、本発明によって保護されるセグメント以外
の何らかのメモリを有している。ＮＯＣＥＰＲＯＭのカ
テゴリに属するメモリは、ＯＣＥＰＲＯＭを有する集積
回路上に物理的に位置されているか又はされていない場
合があり、且つ例えば、ＮＯＣＥＰＲＯＭのカテゴリに
おける以下の如きメモリ、即ちオンチップＲＡＭ、オン
チップＲＯＭ及び何れかのオフチップメモリを包含する
。 【０００３】図１は、システムデータ／アドレスバス１
０５、マイクロコントローラ１０１、メモリ装置１１０
及びマイクロプロセサ１２０を有する典型的な従来のマ
イクロプロセサシステムを示した概略図である。マイク
ロコントローラ１０１は、バス１０１−１を介してシス
テムアドレス／データバス１０５へ接続されており、且
つＯＣＥＰＲＯＭ１０１−２及びＮＯＣＥＰＲＯＭ１０
１−３を有している。メモリ装置１１０は、上述した定
義に従ってＮＯＣＥＰＲＯＭとして示してあり、それは
バス１１０−１を介してシステムアドレス／データバス
１０５へ接続されている。マイクロプロセサ１２０はバ
ス１２０−１を介してシステムアドレス／データバスへ
接続されている。説明の便宜上、本明細書では、例えば
、マイクロコントローラ１０１、マイクロプロセサ１２
０又はその他のプロセサ（不図示）によりＮＯＣＥＰＲ
ＯＭから実行される何れかのコードによりマイクロコン
トローラ１０１内に収納されているＯＣＥＰＲＯＭ１０
１−２の内容が許可なく開示されることを防止すること
が所望されている状態について説明する。 【０００４】物理的マイクロコントローラメモリの特定
のセグメントの内容が開示されることから保護されるべ
きである場合には、マイクロコントローラアーキテクチ
ャの現在の環境及び使用は、少なくとも二つの検討事項
を支配する。第一の検討事項は、これらのメモリ内容を
「ラン時間」においてどのように保護するかということ
である。二番目の検討事項は、変更動作モード期間中に
これらのメモリ内容をどのように保護するかということ
である。 【０００５】「ラン時間」という用語は、ここでは、マ
イクロコントローラプロセサがメモリからの命令をフェ
ッチし且つ実行する期間のことを意味する。これらの命
令は、一部のデータを処理するために使用することが可
能である。そのように命令と関連したデータは、命令の
「オペランド」と呼ばれる。マイクロコントローラの生
来の命令を使用して物理的メモリの保護したセグメント
の内容を開示させることが考えられる。例えば、データ
転送命令を使用して、保護されているセグメントからの
データを出力ポートへ転送させることが可能である。 【０００６】現在行なわれている別の動作モードは、一
般的には、プログラミング、又は保護されているセグメ
ントのプログラム検証のために使用されており、且つ一
般的には、「メモリダンプ」、「ＲＯＭダンプ」又は「
ＥＰＲＯＭモード」の一つ又はそれ以上のものとして言
及されている。この別の動作モードに関連する名称がど
のようなものであろうと、それは、マイクロコントロー
ラを、その通常の稼動形態以外の何らかの形態とするこ
とを特徴としている。この別の動作モードの目的は、マ
イクロコントローラのトータルメモリの何らかの物理的
セグメントの内容を開示させるか又はそれへアクセスす
るためである。一般的には、この別の形態は、マイクロ
コントローラのオンチッププロセサ能力を利用するもの
ではない。 【０００７】本発明は、主に許可なしで情報が開示され
ることに対する対策（「読取り保護」）に関するもので
あるが、それは、更に、メモリの保護されているセグメ
ントの内容の制御乃至は変更防止に共通のものである。 これは「書込み保護」と呼ばれる。メモリ保護メカニズ
ムの一部として、「書込み保護」は、情報の開示を防止
すべく構成された手段と共に実施される場合もあればさ
れない場合もある。 【０００８】マイクロコントローラに対する殆どの従来
のメモリ保護メカニズムは、二つの種類の内の一つに分
類され、それらの種類は、クラス１及びクラス２として
区別することとする。クラス１のメカニズムは、保護さ
れているデータへのアクセスを制御するために単一要素
（即ち、コンピュータビット又は何らかのタイプのヒュ
ーズ）を使用する。この単一要素が適切に構成される場
合には、一般的に以下の対策がとられる。「ラン時間」
において、「オペランド」として保護されているメモリ
セグメントからのデータを使用することが可能な命令の
みがそのメモリセグメント内に格納され且つそこからフ
ェッチされる命令である。「メモリダンプ」モードにお
いては、その保護されたメモリセグメントへのアクセス
が許容されることはない。クラス２のメカニズムは、ク
ラス１によって使用されるものと同一の制限が「ラン時
間」において使用される。「メモリダンプ」モードにお
いて、保護されているメモリセグメントへのアクセスは
、一般的に、「キー」の使用を介して制御される。この
ようなキーは、通常２進値である。該キーのフィールド
幅は、典型的に、１２８乃至２５６ビットの範囲内であ
り、１６乃至３２個の８ビットバイトの範囲に対応して
いる。このオーダのフィールド幅は、２１２８ 乃至２
２５６ の巨大な数の可能なキーを与え、且つ単一の正
しいキーを推測することを困難な作業としている。従来
技術においては、これらのキーは、オンチップソフトウ
エアを保護するために二つの態様で使用されている。 【０００９】第一の従来技術の方法においては、オンチ
ップメモリへアクセスするための許可として単に正しい
キーを使用することが関与する。このことは、該キーが
保護されたメモリを有する集積回路へ提供され、且つ該
集積回路がその提供されたキーを該集積回路上に格納さ
れている正確なキー値と比較することを意味する。これ
ら二つの値がマッチ、即ち一致する場合には、オンチッ
プメモリへのアクセスに対する許可が与えられる。この
アプローチは、組合わせ錠に非常に類似した巨大な数の
可能なキーの値に依存するものである。このアプローチ
には幾つかの欠点があり、即ち、（１）正確なキーの値
を警護しなければならず、（２）正確なキーの値をチッ
プ上に格納せねばならず、そのことは高価な集積回路表
面積を使用することになり、且つ（３）そのキーが発見
された場合には、この安全メカニズムは壊滅的な態様で
崩壊し、絶対的に何らのメモリ保護も維持されることは
なくなる。 【００１０】第二の従来技術の方法では、外部環境に開
示される前にオンチップメモリ内に格納される情報を暗
号化するためのキーを使用する。このエンクリプション
（暗号）は、通常、保護されている情報を、オンチップ
メモリからのバイトのストリームとして観察する。この
バイトのストリームは、通常、オンチップメモリの全て
が暗号化され且つ出力される迄、キーバイトで繰返しＸ
ＯＲ処理又はＸＮＯＲ処理される。従って、３２個のキ
ーバイトがある場合には、最初のキーバイトはメモリか
らの最初のバイトとＸＮＯＲ処理され、二番目のキーバ
イトはメモリからの二番目のバイトとＸＮＯＲ処理され
、以下そのように３２番目のバイト迄処理が行なわれる
。次いで、メモリからの３３番目のバイトが一番目のキ
ーバイトとＸＮＯＲ処理され、且つ該プロセスはそれ自
身繰返して開始する。この従来技術のアプローチの場合
には幾つかの欠点があり、即ち（１）キーがオンチップ
で格納されねばならず、そのことは高価な集積回路の表
面積を使用し、（２）キーが発見されると、その安全メ
カニズムは壊滅的な態様で崩壊し、且つ（３）オンチッ
プメモリの何れかのプログラムしていないバイトがキー
バイトとＸＮＯＲ処理されると、そのキーバイトが知ら
れてしまうということである。 【００１１】従来技術メモリ保護方法１（クラス２）一
つの従来方法（例えば、インテル８３９ＸＢＨ，８７９
ＸＢＨ，８７Ｃ１９６ＫＢタイプの装置おいて使用され
ている）は、オンチッププログラムメモリ用の４レベル
の保護を画定するために集積回路のチップコンフィギュ
レーション（形態）レジスタ（ＣＣＲ）内に位置されて
いる二つのビットを使用している。これらのビットは、
ＬＯＣ０及びＬＯＣ１として言及されており、且つ以下
のレベルの保護を与える。
表 １ ＬＯＣ １
ＬＯＣ ０ 読取保護
書込保護 ０ ０
イネーブル済 イネーブル
済 ０ １
イネーブル済 ディスエーブル済
１ ０
ディスエーブル済 イネーブル済 １
１ ディスエーブ
ル済 ディスエーブル済【００１２】読取り保護
がイネーブルされると、（１）オンチップメモリの最後
の五つのバイトはプログラム格納のために使用すること
はできず、（２）オンチップメモリはオンチップメモリ
からの命令によってのみ読取ることが可能であり、且つ
（３）ノンマスカブル（非マスク可能）インタラプト（
ＮＭＩ）が、次のリセット迄、集積回路をして外部実行
へスイッチさせる。これら三つの事項は、保護されてい
るオンチップのメモリ内に格納されているデータのラン
時間開示を防止する。 【００１３】／ＥＡ（外部アクセス、外部メモリ）の値
はリセットでラッチされ、従って集積回路は、稼動中外
部から内部への実行へスイッチさせることはできない。 このことは、分割命令フェッチ、即ち外部メモリからの
ｏｐｃｏｄｅ、内部の保護されたメモリからのオペラン
ド、を防止するためのラン時間セキュリティの一側面と
して行なうことが可能である。このことは、しばしば、
この信号をうまく制御することにより、／ＥＡをラッチ
することのない集積回路上で達成することが可能である
。 【００１４】メモリダンプを実施するためには、オンチ
ップの１６バイトセキュリティキーがマッチ、即ち一致
されなければならない。チップは、外部メモリ内の特定
した位置に格納されるユーザが供給したキーと集積回路
上に格納されている１６バイトのセキュリティキーとを
自動的にチェックする。マッチ、即ち一致がある場合に
は、オンチップメモリの内容が外部メモリへダンプされ
る。マッチ（一致）が存在しない場合には、チップは、
それ自身をエンドレスループの内部実行状態とさせる。 書込み保護がイネーブルされると、オンチップメモリに
対して更なるプログラミングが許容されることはない。 【００１５】従来技術メモリ保護方法２（クラス２）こ
の方法（例えば、インテル８７Ｃ５１，８７Ｃ５１ＢＨ
，８７Ｃ５１ＦＡ，８７Ｃ５１ＦＢ，８７Ｃ５１ＧＡ，
８７Ｃ５２ＢＨタイプの装置において使用されている）
においても、オンチッププログラムメモリ用の４レベル
の保護を画定するために集積回路上で２ビットのＥＰＲ
ＯＭを使用している。これら二つのビットはＢ１及びＢ
２として言及されており、表２に示したレベルの保護が
与えられる。
表 ２ Ｂ１ Ｂ２
保
護 ０ ０ （ａ）外部的
にフェッチしたコードは内部プログラムメモ
リをアク
セス不可 （
ｂ）更なるプログラミングはディスエーブル
（ｃ）プログラム検証
（メモリダンプ）ディスエーブル） ０
１ （ａ）外部的にフェッチしたコード
は内部
プログラムメモリをアクセス不可
（ｂ）更なるプログラミ
ングはディスエーブル １ ０
後の画定のためにリザーブ
１ １ なし【００
１６】／ＥＡの値は、オンチップメモリが読取り保護さ
れている場合には、リセットでラッチされる。これらの
条件化において、／ＥＡの「現在」値は、適切な実行の
ためには、ラッチされている値と一致せねばならない。 このことは、装置のラン時間メモリ保護の一側面である
場合がある。メモリダンプはこの方法を使用する全ての
チップに対して暗号化される。オンチップの３２バイト
メモリアレーがユーザによってプログラムされる。この
メモリアレイは、検証期間中にプログラムバイトをエン
コードするために使用される。各プログラムバイトは、
該アレイからの３２キーバイトの一つと論理的にＸＮＯ
Ｒ処理される。該キーバイトは逐次的にアドレスされる
。従って、プログラムの最初のバイトは、該アレイの最
初のバイトとＸＮＯＲ処理される。プログラムの二番目
のバイトは該アレイの二番目のバイトとＸＮＯＲ処理さ
れ、且つ以下同様にプログラムの３２番目のバイト迄同
様の処理が行なわれる。次いで、プログラムの３３番目
のバイトが該アレイの最初のバイトとＸＮＯＲ処理され
る。このエンクリプション（暗号化）アルゴリズムは、
プログラム全体に対してこのような態様で繰返し行なわ
れる。 【００１７】従来技術メモリ保護方法３（クラス１）こ
のアプローチ（例えば、インテル８７５１Ｈ及び８７４
４Ｈタイプの装置において使用されている）は、オンチ
ップメモリへのアクセスを制御するために集積回路上で
隠されている一つのロックビットを使用する。このビッ
トがプログラムされると、（１）内部プログラムメモリ
は読出すことが不可能であり、（２）該装置を更にプロ
グラムすることが不可能であり、且つ（３）該装置は外
部メモリから実行することはできない。該装置を内部実
行へ制限することはこの方法の欠点である。該ロックビ
ットは、典型的に、ＥＰＲＯＭセル内に格納され、且つ
ＥＰＲＯＭの消去により該装置の完全な機能性が回復さ
れる。 【００１８】従来技術メモリ保護方法４（クラス１）別
の従来技術（例えば、インテル８０５１ＡＨＰ及び８０
Ｃ５１ＢＨＰタイプの装置において使用されている）は
、ラン時間において、プログラムメモリ空間を４Ｋバイ
トへ制限している。この空間は、二つの可能な態様のう
ちの一つでコンフィギャ、即ち形態付がなされねばなら
ない。それは、完全にチップ上に設けられるか、又は完
全にチップ外部に設けられる。この４Ｋバイト境界を超
えてのデータアクセスは、適宜のプログラム命令（例え
ば、ＭＯＶＸ＠Ｒｉ，Ａ又はＭＯＶＸ Ａ，＠Ｒｉ）
を使用してレジスタＲｉを介して行なうことが可能であ
るにすぎない。明らかに、結合した内部／外部実行を阻
止することは、システム適用におけるこの方法の柔軟性
を低下させている。本明細書においては「ＲＯＭダンプ
」又は「ＥＰＲＯＭモード」として言及されるプログラ
ム検証テストモードは、これらの装置から除去されてい
る。 【００１９】従来技術メモリ保護方法５（クラス２）あ
る従来装置（例えば、インテル８７Ｃ５１ＦＡ及び８３
Ｃ５１ＦＢ装置）では、オンチップメモリへのアクセス
を制御するために単一のロックビットを使用している。 このビットがプログラムされないままに置かれると、何
等の保護が与えられることはない。このビットがプログ
ラムされると（１）／ＥＡがリセットでラッチされて、
装置が稼動中に外部実行から内部実行へスイッチされる
ことを防止し、且つ（２）外部メモリから実行されるＭ
ＯＶＣ命令（プログラムコードバイトを移動させるため
に使用される）は、内部メモリからコードバイトをフェ
ッチすることは許容されない。更に、上述した従来技術
方法２において説明した如く、３２バイトエンクリプシ
ョン（暗号）アレイを使用してメモリダンプ出力をエン
コードする。このアレイは、常に、メモリダンプ出力上
にマップされている。このアレイがプログラムされない
ままであると、メモリデータは影響を受けることはない
。それがユーザによってプログラムされる場合には、Ｒ
ＯＭデータはエンコードされる。 【００２０】従来技術メモリ保護方法６（クラス２）別
の従来技術（例えばインテル８３９８装置において使用
されている）は、オンチッププログラムメモリへのアク
セスを制御するために集積回路上で隠されているメモリ
セル内に格納されている単一のロックビットを使用して
いる。このビットがプログラムされると、オンチップメ
モリは、外部メモリから実行するプログラムによって読
取ることは不可能である。メモリダンプを実行するため
に、１６バイトのオンチップキーがマッチされねばなら
ない。メモリダンプモードにおいては、該キーは、集積
回路によって外部メモリから自動的に読取られる。外部
メモリから読取られる該キーがオンチップキーとマッチ
する場合には、メモリダンプが進行する。一方、マッチ
しない場合には、メモリダンプはアボート、即ち中断さ
れる。 【００２１】従来技術メモリ保護方法７米国特許第４，
６９８，６１７号は、エンクリプション技術の変形例を
示しており、その場合、データを暗号化するために使用
されるキーは、異なったデータバイトが読取られる場合
に変化する。この米国特許は、そのカウントを既知の値
からスタートしてエンクリプション（暗号）キーを与え
るための擬似ランダムカウンタを使用することを記載し
ている。そのカウントが同一の既知の値からスタートす
る態様する擬似ランダムカウンタが、暗号化データを解
読するために受信用集積回路において使用されている。 この米国特許は、更に、エンクリプションキーが、極め
て簡単に、読取ることが所望されるデータのアドレスで
ある場合のエンクリプション技術の例をも示している。 【００２２】これらは、上記米国特許の図１及び４に示
されているものを実施する場合の欠点である。最初に図
４を参照すると、その場合は、ＲＯＭ出力を暗号化する
ためにアドレスが使用されている。エンコード回路用の
二つのオペランドの内の一方は、容易に分る（アドレス
）。エンコーディングはＸＯＲ／ＸＮＯＲに基づく可能
性があるので（図５ａ及び５ｂ）、送信されたバイトの
ストリームを解読するために、ＲＯＭ出力ビットに対す
るアドレスビットの固定したマッピングを決定すること
が必要であるにすぎない。ＲＯＭは、通常、最後のアド
レス変化から測定される評価すべき何らかの固定したイ
ンターバル（期間）を必要とする。このインターバルを
Ｔｅ とする。Ｔｅ の期間中、ＲＯＭは、通常、一定
の値の出力Ｖｏ を保持する。注意すべきことであるが
、図４のエンコード回路に対して出力ストローブが存在
しておらず、従ってその出力変化はバス１０又はバス７
上の変化に関して相対的に直接的なものである。該マッ
ピングを決定するために、Ｔｅ 未満の周期でバス１０
上に適宜のアドレスパターンを印加し、且つバス８にお
けるＶｏ に与える影響を観察する。 【００２３】上述した米国特許の図１に示すものは幾分
より堅牢なものである。何れのエンクリプション（暗号
）オペランドも知られていないので、Ｖｏに関する未知
のマッピング及び未知のオペランドに関する影響を同時
的に観察せねばならない。しかしながら、その構成は、
ＲＯＭイネーブルリードを制御することを可能とするも
のであるから、正味の効果を決定することが可能である
。このことは幾つかの態様で行なうことが可能である。 第一に、Ｔｅ を超える周期を有するアドレスで変化し
ている間に、リード１１上の一定のアクティブな値を保
持することが可能である。このことは、幾つかの異なっ
たデータバイトに関する単一のエンクリプションキーの
効果を観察することを可能とする。第二に、Ｔｅ を超
える周期でアドレス定数及びトグルリード１１を保持す
ることが可能である。このことは、幾つかの（又は、全
ての）データバイトに関する各エンクリプションキーの
効果を決定することを可能とする。第三に、Ｔｅ 未満
の周期でアドレス定数及びトグルリード１１を保持する
ことが可能である。このことは、一定値Ｖｏ に関する
各キーバイトの効果を決定することを可能とする。 【００２４】これらの手法の何れもがエンクリプション
マッピング又は保護されているデータを直接的に開示さ
せる蓋然性はないが、それらの手法は、その目的のため
に使用することが可能なかなりの量の情報を開示する。 前述した従来技術方法１乃至６の場合には幾つかの欠点
が存在している。例えば、プログラムデータを暗号化す
るために３２バイトキーが使用される実施例においては
、かなりの量の集積回路の表面積が３２バイトキーを格
納するために使用されねばならない。更に、３２バイト
毎に各キーバイトが暗号化された出力パターンにおいて
繰返えされる。従って、各キーバイトは、プログラムの
１／３２をエンコードする。単に一つのキーバイトを発
見するだけで、開示されることから保護することが所望
されているプログラムの顕著な部分をすぐさま開示する
こととなる。更に、ＯＣＥＰＲＯＭのプログラムされて
いないバイトが該キーバイトの一つでエンコードされる
場合には、そのキーバイトは公知のものとなる。このこ
とは、保護されているプログラムがＯＣＥＰＲＯＭにお
いて使用可能な空間を完全に占有するものではない場合
に発生する場合があり、且つＯＣＥＰＲＯＭのプログラ
ムされていない部分はメモリダンプ期間中に出力される
。更に、このキー値は、常に、オンチップ及びオフチッ
プの両方において安全な状態に維持されねばならない。 最後に、キー全体が発見される場合には、保護メカニズ
ムは壊滅的な態様で崩れ去り、全く何等のメモリ保護も
維持されないこととなる。 【００２５】 【課題を解決するための手段】本発明の一実施形態によ
れば、エンクリプション（暗号化）方法が、エンクリプ
ション（暗号）キーとして、特定のオンチップメモリ内
に格納されているデータのあるバイトを選択する。これ
らの選択されたバイトは、それら自身、及び上述した特
定のメモリ内の残りのデータの全てを暗号化するために
使用される。選択されたバイトは、エンクリプション、
即ち暗号化のために特に割当てられている値を有するも
のではなく、それらのバイトは、所定の規則に従って、
暗号化されるべきデータの本体から単純に選択される。 この技術が実施される場合には、上述したメモリ内に格
納されているデータの各バイトは、開示の前に、指定さ
れたエンクリプション（暗号）キーバイトの一つと結合
される（例えば、排他的ＮＯＲゲートを使用して）。こ
の実施例によれば、そのエンクリプションキーバイトを
読取ろうとする侵略者はその意志がくじかれることとな
る。なぜならば、それらはそれら自身を暗号化するため
に使用されており、その結果各々のビットが論理値１で
ある出力バイトとなっているからである。 【００２６】本発明の技術を使用する上で特定の利点が
存在している。ユーザは、一組のキーバイトを別個に供
給し、プログラムし又は安全対策を施すことが必要とさ
れるものではない。更に、このようなバイトを格納する
ために何等シリコン面積が無駄に使用される訳でない。 この暗号化技術の結果を解読するためには、侵略者は元
のデータのある部分を知ることが必要である。更に、こ
の技術は優雅に劣化する。暗号化データが単一の共通依
存性を有することがないようにキーが選択される。従っ
て、単一のキーが発見された場合でも、暗号化データの
非常に小さな部分のみが開示されるにすぎない。 【００２７】 【実施例】本発明によれば、データ暗号化の新規な方法
が提供され、メモリの内容を保護するメカニズムを提供
している。これは、マイクロコンピュータにおいて使用
するのに特に適しており、以下の本発明の説明はマイク
ロコントローラへの適用の場合について特に説明する。 しかしながら、本発明のエンクリプション（暗号）構成
及びその技術は、マイクロコントローラ、マイクロプロ
セサ又は任意のスケールのプロセサ及びメモリ装置以外
のデータ転送において使用されるメモリシステムにおい
て使用するのに適しているものである。 【００２８】本明細書においてＯＣＥＰＲＯＭと呼ばれ
るメモリのセグメントをマイクロコントローラの物理的
な一部として定義する。本発明のラン時間メモリ保護構
成の一実施例は、図２に示した如く、四個の主要な要素
を有している。 【００２９】命令ｏｐｃｏｄｅがフェッチ、デコード及
び実行（ＦＤＥ）ユニット２２によってＯＣＥＰＲＯＭ
２１からフェッチされ、且つこのプロセスはセキュリテ
ィモニタ２３によってモニタされる。本ラン時間セキュ
リティメカニズムの最初の拘束条件は、唯一つのＦＤＥ
ユニットがＯＣＥＰＲＯＭ２１へアクセスすることが可
能であるということである。この特権を有するマイクロ
コントローラＦＤＥユニットは、特に、物理的にＯＣＥ
ＰＲＯＭ２１を有するマイクロコントローラである。こ
の拘束条件は、ＯＣＥＰＲＯＭ２１へのラン時間直接メ
モリアクセス（ＤＭＡ）の可能性を取除いており、且つ
その他のラン時間複数アクセスメカニズムを排除してい
る。一例として、ＯＣＥＰＲＯＭ２１を有するマイクロ
コントローラがマルチプロセサシステム内に設けられる
場合、このＯＣＥＰＲＯＭは、それが、収容されている
特定のマイクロコントローラによってのみラン時間にお
いてアクセスすることが可能である。別の実施例におい
ては、例えばマイクロプロセサ及びＤＭＡコントローラ
等のような複数個のプロセサ又はコントローラによって
、保護されているメモリセグメントに対して複数実行ア
クセスが与えられる。一つのこのような実施例において
は、保護されているメモリに対しての実行アクセスが可
能な各装置に対して一つづつ複数個のセキュリティモニ
タが使用される。別の実施例においては、単一のセキュ
リティモニタが使用され、それはより洗練されており、
且つ複数個の実行可能性が存在するという事実を考慮す
ることが可能である。この実施例においては、例えば、
単一のセキュリティモニタは、保護されているメモリか
らの情報を読取ることが可能であるか否かを決定する場
合に、アクセスされることを所望するアドレスのみなら
ず、アクセスを所望する装置をも検討する。 【００３０】以下の定義付は、本発明の一実施例に関連
する読取り及び書込み特権を例示するのに役立つ。以下
の説明に加えて、これらの特権を詳細に示してある。 【００３１】「ＤＡＴＡ」特権を、ＯＣＥＰＲＯＭへの
「ラン時間」アクセスを制御するためのものとして定義
する。それは、例外アクセスとして考えることが可能で
あり、且つ敵対的なプログラムがソースＯＣＥＰＲＯＭ
の内容をデータとして読取ることを防止すべく構成され
ている。ＤＡＴＡ特権が許容される場合には、ＮＯＣＥ
ＰＲＯＭからフェッチされ且つ実行された命令は、オペ
ランドに対するソースとしてＯＣＥＰＲＯＭを使用する
ことが許容される。ＤＡＴＡ特権が許容されない場合に
は、ＮＯＣＥＰＲＯＭからフェッチされた命令は、オペ
ランドに対するソースとしてＯＣＥＰＲＯＭを使用する
ことは許容されない。ＯＣＥＰＲＯＭからフェッチされ
且つ実行される命令は、常に、オペランドに対するソー
スとしてＯＣＥＰＲＯＭを使用することが許容される。 これらの命令に対する参照において（「フェッチ及び実
行」）、そのフェッチ及び実行を実施するマイクロコン
トローラは特に物理的にＯＣＥＰＲＯＭを有するマイク
ロコントローラである。 【００３２】ＯＣＥＰＲＯＭの内容を変更するための試
みを制御するために「ＷＲＩＴＥ」特権を定義する。Ｗ
ＲＩＴＥ（書込み）特権が許可される場合には、ＯＣＥ
ＰＲＯＭは、与えられたプログラミングメカニズムによ
って変更することが可能である。ＷＲＩＴＥ特権が許可
されない場合には、与えられたプログラミングメカニズ
ムがディスエーブルされ且つＯＣＥＰＲＯＭの内容の変
更は許可されない。 【００３３】一実施例においては、マイクロコントロー
ラは、一般的に理解されている通常の稼動モードとは別
に一つを超える動作モードを有している。これらのモー
ドは、ＯＣＥＰＲＯＭのプログラム及び／又は検証を実
施することが意図されているものであり、且つ命令を実
行するためのマイクロコントローラ資源を使用する場合
もしない場合もある。それらは、何れの場合においても
、上述した「ＤＡＴＡ（データ）」及び「ＷＲＩＴＥ（
書込み）」特権の強制下にある。これらの動作モードの
場合、ＯＣＥＰＲＯＭ内に収納されているデータが要求
によって開示しても良いものであるか否かを決定するた
めに「ＶＥＲＩＦＹ（検証）」特権を定義する。このよ
うな要求は、マイクロコントローラが適宜の動作モード
にある場合に特定のメカニズムによって認識される。 ＶＥＲＩＦＹが許可される場合には、ＯＣＥＰＲＯＭか
ら開示されたデータは、その格納されている値の正確な
表示である。ＶＥＲＩＦＹが許可されない場合には、Ｏ
ＣＥＰＲＯＭから何等データが開示されることはない。 「暗号化ＶＥＲＩＦＹ」のみが許可される場合には、Ｏ
ＣＥＰＲＯＭから開示されたデータは実際の格納されて
いる値のエンクリプション、即ち暗号である。
表 ３プログラム可能
形態ビット
特 権
機 能
ＮＯＣＥＰＲＯＭア
クセスから
のＯＣＥＰＲＯＭ
暗号化 ＢＩＴ ＳＢ１ ＢＩＴ ＳＢ０
へのデータ ＷＲＩＴＥ ＶＥＲＩＦＹ ＶＥＲＩ
ＦＹ １ １ Ｙ
Ｙ Ｙ Ｎ
ＷＲＩＴＥ、暗号化ＶＥＲＩＦＹ
許可、及
びセキュリテ
ィなしでのＮＯＣＥＰＲＯＭか
ら
ＯＣＥＰＲＯＭへのアクセ
ス許可 １
０ Ｙ Ｎ
Ｙ Ｎ ＷＲＩＴＥ禁
止、暗号化
ＶＥＲＩＦＹ許可及び
ＮＯＣＥＰＲ
ＯＭからＯＣＥＰＲＯＭ
へのアクセス許可 ０
１ Ｎ
Ｎ Ｎ Ｙ ＷＲ
ＩＴＥ禁止、暗号化
ＶＥＲＩＦＹのみ許可及び
ＮＯＣＥＰＲＯＭからＯＣＥＰＲＯＭ
へのアクセス
否定 ０ ０ Ｎ
Ｎ Ｎ Ｎ
ＷＲＩＴＥ禁止、ＶＥＲＩＦＹ
ディスエー
ブル、及び
ＮＯＣＥＰＲＯＭからＯＣＥＰＲＯＭ
へのアクセス否定、そ
の際にトップレベルセ
キュリティを供給【００３４】これらの四つのレベルの
セキュリティ（表３）は、ＯＣＥＰＲＯＭ内に格納され
ているデータが許可なく開示されることを阻止すべく構
成されている。更に、それらは、このデータが許可なく
変更されることを防止している。本発明に基づくマイク
ロコントローラの一実施例においては、ＯＣＥＰＲＯＭ
は、アドレスＣＯＯＯ ｈｅｘ及びＦＦＦＦ ｈｅ
ｘの間に位置されている。これら四つのレベルのセキュ
リティは、ＯＣＥＰＲＯＭの全てへのアクセスを制御す
る。更に、セキュリティビットＳＢ１及びＳＢ０を有す
るチップ形態バイトは、ＷＲＩＴＥ特権が許可されない
場合に、書込み保護状態とされる。チップ形態バイトは
暗号化されず、与えられた別の動作モードにおいて読取
り可能である。 【００３５】図３は、本発明の一実施例に基づいて構成
されたマイクロコントローラの一部を示している。マイ
クロコントローラ２００は、アドレスバス２５０−Ａか
らアドレス信号を受取り且つバス２５０−Ｆへデータ信
号を供給するＮＯＣＥＰＲＯＭ２０１−３を有している
。これはＮＯＣＥＰＲＯＭであるから、ＮＯＣＥＰＲＯ
Ｍ２０１−３と関連して何等エンクリプション（暗号）
又は権限付与回路が使用されている訳ではない。 【００３６】マイクロコントローラ２００は、更に、ア
ドレスバス２５０−Ｂからアドレス信号を受取り且つア
ドレスバス２５０−Ｃからもアドレス信号を受取るＯＣ
ＥＰＲＯＭ２０１−２を有している。ＯＣＥＰＲＯＭ２
０１−２は、データバス２５０−Ｄへデータ信号を供給
する。これはＯＣＥＰＲＯＭであるので、それに収容さ
れるデータへのアクセスが権限が付与されたものである
ことを確保し、且つ必要とされる場合にはバス２５０−
Ｅ又はバス２５０−Ｆへ供給されるデータを暗号化する
ために付加的な回路が使用されている。表３に示した如
く、プログラム可能形態ビットＳＢ１及びＳＢ０はオン
チップセキュリティ回路の動作を制御する。以下の説明
は、表３において定義した形態ビットＳＢ１及び形態ビ
ットＳＢ０の組合わせに関する図３の回路及び構成の動
作について説明する。 【００３７】形態ビットＳＢ１及びＳＢ０の両方が論理
値１を有する場合には、通常の稼動モードにおいてＯＣ
ＥＰＲＯＭ２０１−２の内容が開示されることを防止す
るための何等特別な構成が強制されるものではない。こ
れらの条件下においては、ＯＣＥＰＲＯＭ２０１−２内
に収容されているデータは、アドレスバス２５０−Ａ上
に適宜のアドレス値を供給することによりアクセスする
ことが可能である。アドレスモニタ２０５は、それがバ
ス２５０−Ａ上で受取るアドレスを不変のままバス２５
０−Ｂへ供給する。このアドレス値が前のアドレス値と
同一でない場合には、アドレスモニタ２０５は、新たな
アドレスリード２５５上に論理０パルスを供給する。エ
ンクリプション（暗号）制御論理２０４が、ＳＢ１リー
ド２５１のこの論理１の値及びＳＢ０リード２５２の論
理１の値を検知し、且つキー読取りストローブリード２
５６上に論理０の値を供給する。ゼロ回路２０６は、キ
ー読取りストローブ２５６の論理０の値を検知し、且つ
バス２５０−Ｂからそれが受取るアドレスビットＡ（２
，３，４）をバス２５０−ＣのビットＡ（２，３，４）
へ夫々不変のまま供給する。新たなアドレスリード２５
５上の短い論理０パルスに応答して、アドレスバス２５
０−Ｂ及び２５０−Ｃ上に存在するアドレスに従って、
ＯＣＥＰＲＯＭ２０１−２がデータバス２５０−Ｄへデ
ータを供給する。ラン時間セキュリティモニタ２０２は
、ＳＢ１リード２５１の論理１の値を検知し且つイネー
ブルリード２５３へ論理１の値を供給する。データバス
セレクタ２０３は、モードバス２５７を検査して、集積
回路が現在通常の稼動モードにあるか否かを決定し、且
つＳＢ１リード２５１，ＳＢ０リード５２及びイネーブ
ルリード２５３の各々の上に存在する論理１の値に従っ
て、ステータス及びタイミングバス２５４上に存在する
信号値に従ってそのように支持される場合には、データ
バス２５０−Ｄ上に存在するデータを、不変のままラン
時間データバス２５０−Ｆへ供給する。 【００３８】形態ビットＳＢ１及びＳＢ０の両方が論理
値１を有する場合、ＯＣＥＰＲＯＭ２０１−２の内容の
プログラミング又は読出しのために主に意図された動作
モードにおいて該内容が開示されることを防止するため
の何等特別の構成は与えられない。これらの動作モード
は、通常の稼動モードに対する変形例として前に記載し
てある。これらの条件下においては、ＯＣＥＰＲＯＭ２
０１−２内に収容されているデータは、アドレスバス２
５０−Ａ上に適宜のアドレス値を供給することによりア
クセスすることが可能である。アドレスモニタ２０５は
、それがバス２５０−Ａ上で受取るアドレスを不変のま
まバス２５０−Ｂへ供給する。このアドレス値が前のア
ドレス値と同一でない場合には、アドレスモニタ２０５
が、新たなアドレスリード２５５上に短く論理０パルス
を与える。暗号制御論理２０４がリード２５１上のＳＢ
１の論理１の値及びリード２５２上のＳＢ０の論理１の
値を検知し、且つキー読取りストローブリード２５６上
に論理０の値を供給すると共に出力ストローブリード２
５９上に論理０の値を供給する。ゼロ回路２０６は、キ
ー読取りストローブリード２５６の論理０の値を検知し
、且つそれがバス２５０−Ｂから受取るアドレスビット
Ａ（２，３，４）を、バス２５０−ＣのビットＡ（２，
３，４）へ夫々不変のまま供給する。新たなアドレスリ
ード２５５上の短い論理０パルスに応答して、ＯＣＥＰ
ＲＯＭ２０１−２は、アドレスバス２５０−Ｂ及び２５
０−Ｃ上に存在するアドレスに従ってデータバス２５０
−Ｄへデータを供給する。モードバス２５７上に存在す
る信号値によって決定される如く、データバス２５０−
Ｄ上のデータは、以下の如くに、データバス２５０−Ｅ
又はデータバス２５０−Ｆの内の一つのみへ供給するこ
とが可能である。暗号回路２０７は出力ストローブ２５
９の論理０値を検知すると共に形態ビットＳＢ１リード
２５１の論理１の値を検知し、且つモードバス２５７上
の信号値が適切なものである場合には、バス２５０−Ｄ
からのデータを不変のままバス２５０−Ｅへ供給する。 ラン時間セキュリティモニタ２０２は、ＳＢ１リード２
５１の論理１の値を検知し、且つ論理１の値をイネーブ
ルリード２５３へ供給する。データバスセレクタ２０３
はＳＢ１リード２５１、ＳＢ０リード２５２及びイネー
ブルリード２５３の各々の論理１の値を検知し、且つモ
ードバス２５７上の信号値が適切なものである場合に、
ステータス及びタイミングバス２５４上に存在する信号
値に従ってそのように指示される場合に、バス２５０−
Ｄからのデータを不変のままバス２５０−Ｆへ供給する
。 【００３９】形態ビットＳＢ１及びＳＢ０の両方が論理
値１を有する場合には、ＯＣＥＰＲＯＭ２０１−２へデ
ータをプログラムすることを防止するために何等特別の
構成はとられることがない。これらの条件下において、
適宜の動作モードにおいて、アドレスバス２５０−Ａ上
にアドレスを及びデータバス２５０−Ｇ上にデータを供
給することにより、データをＯＣＥＰＲＯＭ２０１−２
へプログラムさせることが可能である。アドレスモニタ
２０５は、それがアドレスバス２５０−Ａ上で受取るア
ドレスを不変のままバス２０５−Ｂへ供給する。暗号制
御論理２０４は、ＳＢ１リード２５１の論理１の値及び
ＳＢ０リード２５２の論理１の値を検知し、且つキー読
取りストローブリード２５６上に論理０の値を供給する
。ゼロ回路２０６はキー読取りストローブリード２５６
の論理０の値を検知し、且つそれがバス２５０−Ｂから
受取るアドレスビットＡ（２，３，４）を夫々バス２５
０−ＣのビットＡ（２，３，４）へ不変のまま供給する
。充分なアドレス及びデータ安定化インターバルの後に
、短い論理０パルスがＰＧＭリード２６２へ印加される
。この短い論理０パルスは、暗号論理２０４をして、Ｓ
Ｂ１リード２５１の論理１の値及びＳＢ０リード２５２
の論理１の値に従って、ＯＰＧＭリード２６３上に短い
論理０パルスを供給する。ＯＣＥＰＲＯＭ２０１−２は
、ＯＰＧＭリード２６３上の短い論理０パルスを検知し
、且つバス２５０−Ｂ及びバス２５０−Ｃによって一体
的に表わされるアドレス値に態様してＯＣＥＰＲＯＭ２
０１−２内の位置へバス２５０−Ｇからのデータをプロ
グラム、即ち書込む。 【００４０】形態ビットＳＢ１が論理値１を有しており
且つ形態ビットＳＢ０が論理値０を有していると、通常
の稼動モードにあるＯＣＥＰＲＯＭ２０１−２の内容が
開示されることを防止するために何等特別の構成が与え
られることはない。これらの条件下において、ＯＣＥＰ
ＲＯＭ２０１−２内に収容されているデータは、アドレ
スバス２５０−Ａ上に適宜のアドレス値を供給すること
によりアクセスすることが可能である。アドレスモニタ
２０５は、それがバス２５０−Ａ上で受取るアドレスを
不変のままバス２５０−Ｂへ供給する。このアドレス値
が前のアドレス値と同一でない場合には、アドレスモニ
タ２０５が新たなアドレスリード２５５上に論理０パル
スを短く供給する。暗号制御論理２０４がＳＢ１リード
２５１の論理１の値及びＳＢ０リード２５２の論理０の
値を検知し、且つキー読取りストローブリード２５６上
に論理０の値を供給する。ゼロ回路２０６がキー読取り
ストローブリード２５６の論理０の値を検知し、且つそ
れがバス２５０−Ｂから受取るアドレスビットＡ（２，
３，４）を夫々バス２５０−ＣのビットＡ（２，３，４
）へ不変のまま供給する。新たなアドレスリード２５５
上の短い論理０パルスに応答して、ＯＣＥＰＲＯＭ２０
１−２は、アドレスバス２５０−Ｂ及び２５０−Ｃ上に
存在するアドレスに従ってデータバス２５０−Ｄへデー
タを供給する。ラン時間セキュリティモニタ２０２がＳ
Ｂ１リード２５１の論理１の値を検知し、且つ論理１の
値をイネーブルリード２５３へ供給する。データバスセ
レクタ２０３は、モードバス２５７を検査して、該集積
回路が現在通常の稼動モードにあるか否かを決定し、且
つＳＢ１リード２５１及びイネーブルリード２５３の各
々の上に存在する論理１の値に従って、且つＳＢ０リー
ド２５２上に存在する論理０の値に従って、データバス
２５０−Ｄ上に存在するデータを、ステータス及びタイ
ミングバス２５４上に存在する信号値に従ってそのよう
に指示される場合には、不変のままラン時間データバス
２５０−Ｆへ供給する。 【００４１】形態ビットＳＢ１が論理値１を有しており
且つ形態ビットＳＢ０が論理値０を有している場合には
、ＯＣＥＰＲＯＭ２０１−２のプログラミング又は読出
しに対して主に意図されている動作モードにおいて該内
容が開示されることを防止するために何等特別の構成は
与えられない。これらの動作モードは、以前に通常の稼
動モードに対する変形例として説明してある。これらの
状況下においては、ＯＣＥＰＲＯＭ２０１−２内に収容
されるデータは、アドレスバス２５０−Ａ上に適宜のア
ドレス値を供給することによってアクセスすることが可
能である。アドレスモニタ２０５は、それがバス２５０
−Ａ上で受取るアドレスを不変のままバス２５０−Ｂへ
供給する。このアドレス値が前のアドレス値と同一でな
い場合には、アドレスモニタ２０５が新たなアドレスリ
ード２５５上に短く論理０パルスを供給する。暗号制御
論理２０４はＳＢ１リード２５１の論理１の値及びＳＢ
０リード２５２の論理０の値を検知し、且つキー読取り
ストローブリード２５６上に論理０の値を供給すると共
に出力ストローブリード２５９上に論理０の値を供給す
る。ゼロ回路２０６は、キー読取りストローブリード２
５６の論理０の値を検知し、且つそれがバス２５０−Ｂ
から受取るアドレスビットＡ（２，３，４）を夫々バス
２５０−ＣのビットＡ（２，３，４）へ不変のまま供給
する。新たなアドレスリード２５５上の短い論理０パル
スに応答して、ＯＣＥＰＲＯＭ２０１−２は、アドレス
バス２５０−Ｂ及び２５０−Ｃ上に存在するアドレスに
従って、データバス２５０−Ｄへデータを供給する。 モードバス２５７上に存在する信号値によって決定され
る如く、データバス２５０−Ｄ上のデータは、以下の如
くにして、データバス２５０−Ｅ又はデータバス２５０
−Ｆの内の一つのみへ供給することが可能である。暗号
回路２０７は出力ストローブリード２５９の論理０の値
及び形態ビットＳＢ１リード２５１の論理１の値を検知
し、モードバス２５７上の信号値が適切である場合に、
バス２５０−Ｄからのデータを不変のままバス２５０−
Ｅへ供給する。ラン時間セキュリティモニタ２０２は、
ＳＢ１リード２５１の論理１の値を検知し、且つ論理１
の値をイネーブルリード２５３へ供給する。データバス
セレクタ２０３は、ＳＢ１リード２５１の論理１の値、
ＳＢ０リード２５２の論理０の値、及びイネーブルリー
ド２５３の論理１の値を検知し、且つモードバス２５７
上の信号値が適切である場合には、バス２５０−Ｄから
のデータを、ステータス及びタイミングバス２５４上に
存在する信号値に従ってそのように指示される場合に、
バス２５０−Ｄからのデータを不変のままバス２５０−
Ｆへ供給する。 【００４２】形態ビットＳＢ１が論理値１を有しており
且つ形態ビットＳＢ０が論理値０を有している場合には
、暗号制御論理２０４は、ＰＧＭリード２６２上の値に
無関係に、ＯＰＧＭリード２６３上に論理０パルスを供
給することはなく、実効的にＯＣＥＰＲＯＭ２０１−２
のプログラミングを防止している。 【００４３】形態ビットＳＢ１が論理値０を有しており
且つ形態ビットＳＢ０が論理値１を有している場合には
、ＯＣＥＰＲＯＭ２０１−２の内容が許可なく開示され
ることを防止するために特別の構成が通常の稼動モード
において強制される。ＳＢ１の論理０値に従って、ラン
時間セキュリティモニタ２０２が、各ｏｐｃｏｄｅフェ
ッチのソース（発信元）を記録するために、ステータス
及びタイミングバス２５４上の信号値を検査する。特定
のｏｐｃｏｄｅがＯＣＥＰＲＯＭ２０１−２からフェッ
チされると、ラン時間セキュリティモニタ２０２が、そ
のｏｐｃｏｄｅが実行を開始するや否や論理１の値をイ
ネーブルリード２５３上に供給し、その際にデータバス
セレクタ２０３が、ｏｐｃｏｄｅの実行のために必要に
応じて、データバス２５０−Ｄからｏｐｅｒａｎｄデー
タをバス２５０−Ｆへ転送することを許容する。特定の
ｏｐｃｏｄｅがＮＯＣＥＰＲＯＭからフェッチされると
、ラン時間セキュリティモニタ２０２は該ｏｐｃｏｄｅ
の実行期間中に論理１の値をイネーブルリード２５３に
供給することはなく、その際にデータバスセレクタ２０
３が任意のデータをバス２５０−Ｄから２５０−Ｆへ転
送することを防止する。このように、ＯＣＥＰＲＯＭ２
０１−２への読取りアクセスは、ＮＯＣＥＰＲＯＭから
実行される任意のソフトウエアに対して不許可状態とさ
れる。 【００４４】形態ビットＳＢ１の値が論理０であり且つ
形態ビットＳＢ０の値が論理１である場合には、ＯＣＥ
ＰＲＯＭ２０１−２の内容のプログラミング（書込み）
又は読出しのために主に意図されている動作モードにお
いて該内容が開示されることを制限するための特別の構
成が与えらえる。これらの動作モードは、通常の稼動モ
ードに対する変形例として先に説明してある。これらの
状況下においては、ＯＣＥＰＲＯＭ２０１−２内の位置
の検証が許可され且つこのような位置の内容は開示され
る前に暗号化される。検証を実行するために、アドレス
バス２５０−Ａ上にアドレスが供給される。このアドレ
スは前のアドレスと同一でない場合には、アドレスモニ
タ２０５が新たなアドレスリード２５５上に論理値０の
パルスを短く供給する。このパルスは暗号制御論理２０
４を初期化し、且つそれをして以下の出力値、即ち論理
値０を有するキー読取りストローブリード２５６、論理
値１を有するデータラッチストローブリード２５８、論
理値０を有する出力ストローブリード２５９、論理値１
を有するｎｓｔａｒｔ読取りリード２６１を発生させる
。アドレスモニタ２０５が、それがバス２５０−Ａ上で
受取るアドレスを不変のままバス２５０−Ｂへ供給する
。キー読取りストローブ２５６の値が現在論理０である
ので、ゼロ回路２０６は、アドレスビットＡ（２，３，
４）に関し何等影響を与えることはなく、且つこれらの
ビットを不変のままバス２５０−Ｃへ供給する。新たな
アドレスリード２５５上の論理０パルスに応答して、バ
ス２５０−Ｂ及びバス２５０−Ｃから構成されるアドレ
スに従って、ＯＣＥＰＲＯＭ２０１−２がバス２５０−
Ｄへデータを発生させる。このデータがその宛先へ伝搬
する時間の後に、ＯＣＥＰＲＯＭ２０１−２がデータ伝
搬リード２６０上に論理１の値を発生する。このことは
、暗号制御論理２０４をしてデータラッチストローブリ
ード２５８上に論理０の値を発生させ、それは、バス２
５０−Ｄ上に存在するデータをデータラッチ２０８によ
ってラッチ（保持）させる。その直後に、暗号制御論理
２０４が、ＯＣＥＰＲＯＭ２０１−２から暗号キーバイ
トを読取るために、キー読取りストローブリード２５６
上に論理値１を発生させる。ゼロ回路２０６がキー読取
りストローブリード２５６上の論理値１を検知し、且つ
アドレスバス２５０−Ｃの三つのビットのうちの各々の
上に論理値０を発生させる。その直後に、暗号制御論理
２０４がｎｓｔａｒｔ読取りリード２６１上に短い論理
０パルスを発生させる。このことは、ＯＣＥＰＲＯＭ２
０１−２をしてデータ伝搬リード２６０上に論理値０を
発生させ、且つ現在論理値０を有しているバス２５０−
Ｂ及びバス２５０−Ｃから構成されるアドレスに従って
データバス２５０−Ｄへデータを発生させる。 このデータがその宛先へ伝搬する時間が経過した後に、
且つ暗号回路２０７がデータラッチ２０８内に格納され
ているデータを暗号化し且つバス２６１上にバス２５０
−Ｄ上の暗号キー値で供給すると、ＯＣＥＰＲＯＭ２０
１−２がデータ伝搬リード２６０上に論理１の値を発生
する。その直後に、暗号制御論理２０４が出力ストロー
ブ２５９上に論理１の値を発生し、それは暗号回路２０
７をしてデータバス２５０−Ｅ上に暗号化データ値を発
生させる。モードバス２５７が適切な値である場合には
、バス２５０−Ｅ上の暗号化データ値は、セレクタ２０
３がステータス及びタイミングバス２５４上の信号値に
よってそのように指示されている場合に、セレクタ２０
３を介してラン時間データバス２５０−Ｆへ供給するこ
とが可能である。上述した暗号プロセス期間中の任意の
時間においてバス２５０−Ａ上のアドレス値が変化され
ると、アドレスモニタ２０５は新たなアドレスリード２
５５上に論理１のパルスを短く発生し、暗号制御論理２
０４をして暗号化プロセスを停止させ且つ新たなアドレ
ス値で新しく開始する。この場合には、停止された暗号
化プロセスからのデータはバス２５０−Ｅへ供給可能な
状態とされることはなく、その際に意図したレベルのセ
キュリティを維持する。上述した暗号化プロセスが充分
な時間期間の間バス２５０−Ａ上に一定のアドレス値を
維持することにより完了する迄稼動することが許容され
る場合には、その時にバス２５０−Ａ上に適宜のアドレ
ス値を供給することにより、付加的な暗号化データバイ
トを要求することが可能である。 【００４５】形態ビットＳＢ１が論理値０を有しており
且つ形態ビットＳＢ０が論理値１を有している場合には
、暗号制御論理２０４はＰＧＭリード２６２上の値に無
関係に、ＯＰＧＭリード２６３上に論理０のパルスを供
給することはなく、実効的にＯＣＥＰＲＯＭ２０１−２
のプログラミング、即ち書込みを防止している。 【００４６】形態ビットＳＢ１リード２５１が論理値０
を有しており且つ形態ビットＳＢ０リード２５２が論理
値０を有している場合には、ＯＣＥＰＲＯＭ２０１−２
の内容が許可なく開示されることを防止するために通常
の稼動モードにおいて特別の構成が強制的に与えられる
。ＳＢ１リード２５１の論理０の値に従って、ラン時間
セキュリティモニタ２０２が、各ｏｐｃｏｄｅフェッチ
のソース、即ち発信元を記録するために、ステータス及
びタイミングバス２５４上の信号値を検査する。特定の
ｏｐｃｏｄｅがＯＣＥＰＲＯＭ２０１−２からフェッチ
されると、ラン時間セキュリティモニタ２０２が、ｏｐ
ｓｏｄｅが実行を開始するや否や、イネーブルリード２
５３上に論理１の値を供給し、その際にデータバスセレ
クタ２０３が、該ｏｐｃｏｄｅの実行に対する必要に応
じ、データバス２５０−Ｄからバス２５０−Ｆへオペラ
ンドデータを転送することを許容する。特定のｏｐｃｏ
ｄｅがＮＯＣＥＰＲＯＭからフェッチされると、ラン時
間セキュリティモニタ２０２が、該ｏｐｃｏｄｅの実行
期間中にイネーブルリード２５３上に論理１の値を供給
することはなく、その際にデータバスセレクタ２０３が
バス２５０−Ｄからバス２５０−Ｆへデータを転送する
ことを防止する。このように、ＯＣＥＰＲＯＭ２０１−
２への読取りアクセスは、ＮＯＣＥＰＲＯＭから実行さ
れる任意のソフトウエアに対して不許可状態とされる。 【００４７】形態ビットＳＢ１の値が論理０であり且つ
形態ビットＳＢ０の値が論理０である場合には、ＯＣＥ
ＰＲＯＭ２０１−２内の位置の検証（読出し）は、該内
容のプログラミング又は読出しに対して主に意図されて
いる動作モードにおいては許可されることはない。従っ
て、暗号制御論理２０４は、出力ストローブリード２５
９上に論理値１を発生することはなく、且つ暗号回路２
０７は何らかのデータをデータバス２５０−Ｂからデー
タバス２５０−Ｅへ転送することはない。従って、セレ
クタ２０３は、データバス２５０−Ｄ上に存在するデー
タをラン時間データバスに２５０−Ｆへ供給可能な状態
とさせることはない。 【００４８】形態ビットＳＢ１が論理値０を有しており
且つ形態ビットＳＢ０が論理値０を有している場合、暗
号制御論理２０４は、ＰＧＭリード２６２上の値とは無
関係に、ＯＰＧＭリード２６３上に論理０のパルスを供
給することはなく、実効的にＯＣＥＰＲＯＭ２０１−２
のプログラミング、即ち書込みを防止している。 【００４９】興味のあることであるが、従来技術と比較
しての利点は、データ暗号化のプロセスに対して必要な
図３の実施例の回路及び構成の程度が何れかの潜在的な
侵略者から分離されていることである。従来技術におけ
る場合には、集積回路パッケージ及び該回路の物理的寸
法が、暗号手法を出し抜く場合に関与する困難性のレベ
ルを著しく増加させるべく作用している。このことに加
えて、図３の暗号構成によって使用される信号は二つに
すぎず、従って集積回路パッケージの外部から容易に制
御することが可能である。これらの信号は、（１）アド
レスバス２５０−Ａ及び（２）暗号回路を動作するのに
必要とされるＤＣパワーである。前述した如く、アドレ
スバス２５０−Ａの値における変化は、暗号制御論理２
０４をして再度初期化させ、実効的に現在のデータバイ
トの暗号化を停止させ且つ新たなアドレス値で新たに開
始する。これらの回路を動作させるのに必要とされるＤ
Ｃパワー信号における変化は、それらをしてより高速又
はより低速の何れかで動作させる。しかしながら、これ
らの状況下において、集積回路パッケージ内に収容され
ている全ての回路が、同一の範囲に亘り速度が増加乃至
は減少する。従って暗号制御論理２０４をＯＣＥＰＲＯ
Ｍ２０１−２よりも早く又は遅く一貫性をもって動作さ
せることは不可能である。このことは、本発明の暗号メ
カニズムの完全性乃至は一体性を維持するのに貢献して
いる。暗号回路を動作させるために使用されるその他の
全ての信号は、集積回路パッケージ内で派生される。 【００５０】特に興味のあることは、一実施例において
は、暗号化を実施する態様に影響を与えるために使用す
ることの可能な全ての外部的に制御可能なクロック、タ
イミング又は同期信号を除去している。この除去を行な
うために、暗号制御論理２０４は、非同期シーケンシャ
ル回路設計の現在のプラクティスに従って構成されてい
る。この実施例において特に興味のあることは、暗号制
御論理２０４を再度初期化し且つＯＣＥＰＲＯＭ２０１
−２をしてデータバス２５０−Ｄ上に新たなデータを発
生させるために信号新アドレス２５５を使用しているこ
とである。注意すべきことであるが、信号新アドレス２
５５はＯＣＥＰＲＯＭ２０１−２に対してのイネーブル
信号でなく、それは、単に、新たなアドレス値が提供さ
れたことを表わすにすぎない。ここで選択された態様で
この信号を使用することは、何れかの侵略者が要求され
たデータバイトを暗号化するために選択されたキー値に
関する制御を実施することを防止している。このことは
、丁度暗号制御論理２０４がＯＣＥＰＲＯＭ２０１−２
へ指示を与えて暗号キー値を発生させた如く、外部的に
供給されたアドレスを変化させることにより以前に行な
われている場合がある。この実施例における付加的な興
味のあることとしては、ＯＣＥＰＲＯＭ２０１−２によ
って発生されるデータ伝搬リード２６０を使用すること
である。データ伝搬信号は、ＯＣＥＰＲＯＭ２０１−２
から要求されたデータが供給され、且つ与えられた信号
経路に沿ってその宛先へ伝搬するための充分な期間を有
したことを表わす。この信号を使用することにより、タ
イミング又は同期信号に関する外部的依存性を除去する
ことが可能である。この実施例における付加的な興味の
あることとしては、信号ｎｓｔａｒｔ読取り（リード２
６１上）を使用することであり、そのことは、暗号制御
論理２０４がＯＣＥＰＲＯＭ２０１−２へ指示を与えて
暗号キー値を発生させることを可能とする。これら三つ
の信号は、関連して使用され、単一の集積回路パッケー
ジ内で暗号化のプロセスを制御する新規な手段を与えて
いる。これらの信号の何れもが集積回路パッケージの外
部から直接的に制御可能なものではなく、且つそれらを
一体的に使用することにより、この暗号メカニズムの弱
体性を著しく減少させている。 【００５１】暗号化検証の適用 本発明に基づいて構成された集積回路が暗号化検証を実
施すべく構成されている場合には、ＯＣＥＰＲＯＭから
要求されるデータは開示される前に暗号化される。要求
されたデータバイトのアドレスがその要求者によって与
えられる。本発明に基づいて、暗号化方法は、暗号キー
としてＯＣＥＰＲＯＭ内に格納されるユーザコードのバ
イトを使用しており、その際に別の暗号キーを格納し且
つ使用することを必要とすることはない。 【００５２】開示の前に要求されたデータバイトを暗号
化するために、オンチップ回路が以下のプロセスを制御
する。要求されたデータバイトが一時的な位置、即ち「
データレジスタ」内にフェッチされ且つ格納される。 該要求者によって供給されるアドレスが、アドレスビッ
トＡ２ ，Ａ３ ，Ａ４ を強制的にゼロとすることに
より変更される。これらのビットは、アドレスビットＡ
０ で開始するアドレスフィールドの最小桁端部からカ
ウントすることによって識別される。新たに形成された
アドレスは、「暗号キーバイト」として使用されるため
にＯＣＥＰＲＯＭから別のバイトをフェッチするために
使用される。暗号キーバイトは、データレジスタ内に格
納されているバイトとビット毎にＸＮＯＲ処理される。 このことは、暗号キーバイトのビットＫ０ はデータレ
ジスタのビットＤ０ とＸＮＯＲ処理され、該キーバイ
トのビットＫ１ がデータレジスタのビットＤ１ とＸ
ＮＯＲ処理され、以下同様の処理が行なわれることを意
味している。その結果得られる値は、要求されたデータ
バイトの暗号化した値として開示される。 【００５３】この暗号技術の一実施例の一例を表４を参
照して次に説明する。ＯＣＥＰＲＯＭから要求されたデ
ータバイトがアドレスＣＯＦＦ ｈｅｘ及びデータ値
ＡＣｈｅｘを有するものと仮定する。要求されたデータ
バイトがフェッチされ且つデータレジスタ内に格納され
る。次いで、該アドレスがＣＯＥ３ ｈｅｘの値へ変
化される。このアドレスに位置されているバイトがフェ
ッチされ且つデータレジスタバイト内に格納されている
データとビット毎にＸＮＯＲ処理される。アドレスＣＯ
Ｅ３ ｈｅｘにおけるバイトが８Ｂ ｈｅｘの値を
有するものと仮定する。その結果得られる暗号化された
値はＤ８ ｈｅｘである。興味のあることであるが、
本発明によれば、暗号化検証動作モードにおいて、キー
バイトは権限のないユーザによって検知されることは不
可能であると言うことである。なぜならば、各キーバイ
トはそれ自信を暗号化するために使用されており、その
結果暗号化された出力は各ビットに対し論理１を有して
いるからである。このことは、敵対するプログラムに対
して本質的に公知のアドレスデータを暗号キーとして使
用する従来方法と比較して明らかに著しい利点を与えて
いる。
表 ４
Ｈｅｘ 二 進 要求
されたデータバイトのアドレス ＣＯＦＦ
１１００，００００，１１１１，１１１１ 実際の
データ値
ＡＣ １０１０，１１００ 暗号
キーアドレス
ＣＯＥ３ １１００，００００，１１１０，００
１１ 暗号キーデータ
８Ｂ １０００，
１０１１ 暗号化データ（ＸＮＯＲ）
Ｄ８ １１０
１，１０００ 【００５４】当然に、例えば、全てが１、全てが０、又
は１と０との組合わせ等のようなアドレスビットの異な
った組合わせを選択した値へ強制することにより、オン
チップメモリ内に格納されている情報を暗号キーとして
選択する任意の所望の態様を使用することが可能である
。一方、選択した組のアドレスビットを、読取られるべ
きアドレス位置内に収容される選択されたビットでそれ
らに関する論理的又は演算処理を実施することにより変
更させることが可能である。同様に、例えば、データバ
イト及びキーバイトを使用して演算及び／又は論理機能
を実施することにより、暗号キーを使用してデータを暗
号化する任意の所望の態様を使用することが可能である
。更に、このような暗号化は、全てのビットを使用して
与えることが可能であるか、又は、別法として、一つ又
はそれ以上のビットを暗号化されないまま残存させるこ
とが可能である。所望により、どのビットを暗号化させ
るかの選択は、例えば、所望のデータバイト内において
得られるデータ及び／又は暗号キーの値に依存して時間
に関し変化することが可能である。更に、別の実施例に
おいては、キーバイトのビットは、データバイトを暗号
化するためにそれらを使用する前にそれらの順番を変化
させることにより、基本的にスクランブルされる。 【００５５】決定論的欠陥分離 図４を参照して、一実施例において選択した特定の暗号
化方法がどのようにしてその保護されているセグメント
内に収容される情報を開示することなしに、保護されて
いるメモリセグメント内におけるビット欠陥の決定論的
分離を行なうことを可能とするかについて説明する。図
４は、暗号キーバイトを対構成としてデータバイトとさ
せる一実施例を詳細に示している。暗号化されたメモリ
出力は、一般的に、「テストベクトル」、即ち暗号化さ
れたデータの信頼されるストリームに対して比較される
。これら二つのデータバイトストリームの間の差異は、
テストベクトルか又はメモリからダンプされた暗号化デ
ータの何れかに欠陥が存在することを表わす。このよう
な差異が検知され、且つテストベクトルが正しいもので
あると証明される場合には、暗号化データストリームが
エラーであると推論する。ここでは、バイト欠陥は、そ
のバイト内の一つ又はそれ以上のビットが誤った２進値
（これらの各々はビット欠陥と呼ばれる）が存在する状
態として定義される。各キーバイトは、七個のデータバ
イト及びそれ自身をエンコードする。特定の３２バイト
セグメントの場合、説明のためにキーバイトＫＢ１ 及
びそれと関連するデータバイトＤＢ１１−ＤＢ１７を選
択することが可能である。特定のバイトストリームにお
いて発生される故障ノードは一般的には以下の三つのク
ラスの内の一つへ分類される。 【００５６】（１）一組のバイト｛ＤＢ１１．．．，Ｄ
Ｂ４７｝からのデータバイト内の単一ビットエラー。 （２）一組のバイト｛ＫＢ１ ，ＫＢ２ ，ＫＢ３ ，
ＫＢ４ ｝からのキーバイトにおける単一ビットエラー
。 （３）キー及びデータバイトが選択された暗号パターン
によって関連されており、且つエラーの二つのビットが
それらの夫々のバイト内の同一の相対的な位置を有する
ように、タイプ（１）のエラーとタイプ（２）のエラー
とを有する二重ビットエラー。 【００５７】一例を次の表５に示してある。 【００５８】表示したビットは二重ビットエラーを構成
している。データバイト（故障モード１）における単一
ビットエラーは、簡単に検知可能である。なぜならば、
それらは、テストベクトルにおけるそれらの対向するも
のと等しくないからである。表６に示した如く、暗号（
ＸＮＯＲ）に対して選択された機能を検討すると、最初
に、キーバイトにおける単一ビットエラーが検知不可能
であるように見えるかも知れない（なせならば、各キー
バイトは、それ自身を暗号化するために使用されており
、その結果は常に「１」だからである。 【００５９】しかしながら、各キーバイトも七個のデー
タバイトを暗号化することを注意すべきである。単一の
キービットエラーは、これら七個のデータバイトの各々
におけるデータビットエラーとして表わされる。これら
七個のデータビットエラーの各々がそれらの夫々のバイ
トにおける同一の相対的ビット位置を有するという事実
によって独特に識別される。 【００６０】ＸＯＲ（ＸＮＯＲ）を使用する例外メカニ
ズムにおける二重ビットエラー（故障モード３）の検知
に関連する伝統的な問題は、特定のキーバイトが一つの
データバイトのみをエンコードするということである。 このことは、故障モード３が予測不可能であることを意
味している。本発明の暗号構成の場合には、故障モード
３は特定の故障したキーバイト／ビットに関連する六個
の残りのデータバイトの各々における単一のビットエラ
ーとして表われる。一例として、暗号化したメモリデー
タに対するテストベクトルの以下の比較を参照する。 暗号化前の
二重ビットエラーを有する
正しいデータ値 実
際のメモリ内容 ＤＢ３７ ００
００ ００００ ０００
０ ００００ ＤＢ３６ １１
１１ １１１１ １１１
１ １１１１ ＤＢ３５ ００
００ ００００ ０００
０ ００００ ＤＢ３４ １１
１１ １１１１ １１１
１ １１１１ ＤＢ３３ ００
００ ００００ ０００
０ ００００ ＤＢ３２ １１
１１ １１１１ １１１
１ １１１１ ＤＢ３１ ００
００ ００００ ０００
０ ０１００ ＫＢ３ ００
００ ００００ ０００
０ ０１００ 正しい暗
号化 上の二重ビットエラーを
反映する テストベクトル
暗号化データストリーム
ＤＢ３７ １１１１ １１１１
１１１１ １０１１
ＤＢ３６ ００００ ００００
００００ ０１００
ＤＢ３５ １１１１ １１１１
１１１１ １０１１
ＤＢ３４ ００００ ００００
００００ ０１００
ＤＢ３３ １１１１ １１１１
１１１１ １０１１
ＤＢ３２ ００００ ００００
００００ ０１００
ＤＢ３１ １１１１ １１１１
１１１１ １１１１
ＫＢ３ １１１１ １１１１
１１１１ １１１１ 【００６
１】正しい暗号化されたデータテストベクトルが、二重
ビットエラーを検知するために、暗号化されたデータス
トリームと比較される。この暗号化検証用のアプローチ
は、保護されている情報をそれ自身の暗号キーとして使
用することを可能とし、その際にユーザが、別の組の暗
号キーバイトを与え、プログラムし又は安全対策を講じ
ることを必要とすることはない。それは、決定論的な欠
陥分離を行なうことを助け、必要な場合に、正しいエラ
ービットを見つけることを可能とする。該データはそれ
自身の暗号キーとして作用し、従って何等付加的な回路
又は集積回路表面積が、一つ又はそれ以上のセキュリテ
ィキーを保持し、又はスタート値から多様な暗号キーを
与えるために擬似ランダムカウンタを与えることが必要
とされることはない。このアプローチは、例えばフィー
ルドでの診断等のような検証目的のためのそれらのプロ
グラムの暗号化したものをユーザが維持することを可能
とし、このことは本質的に、暗号化されていないものを
維持するよりも一層安全である。このアプローチは、「
優雅に劣化」する（即ち、「キー」バイトの何れか一つ
が発見されると、保護されているデータの内の８バイト
のみが開示されるにすぎない）。これらの８バイトは、
隣接しているものではなく、従って多分、完全なコンピ
ュータ命令を開示するものではない。 【００６２】本明細書に記載したメモリ保護アーキテク
チャを使用することにより、システム設計の柔軟性を維
持することが可能である。なぜならば、それは、コンピ
ュータプロセサが、保護されているメモリのセキュリテ
ィ、即ち安全性に対して妥協することなしに、内部メモ
リ（例えば、マイクロコントローラ上に設けられるもの
）又は外部メモリからのいずれかから実行することを可
能とするからである。本明細書に記載した特定の回路を
実現することにより、このメモリ保護アーキテクチャの
弱体性を著しく減少させることが可能である。なぜなら
ば、何等外部的に派生される同期信号が暗号化プロセス
に対して必要とされないからである。 【００６３】本明細書に記載した特定の例は、保護され
るメモリ内容を、暗号化検証のために３２個のバイトセ
グメントへ実効的に区分している。これら３２個のバイ
トセグメントの各々は、図５に示した如く、該セグメン
トの「ベース」において位置されている４バイトテーブ
ル（表）によって暗号化される。出力データの各３２バ
イト部分はキーとは独立的なものである。 【００６４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
メモリ内に格納されている専有情報乃至はアルゴリズム
の保護に関するものである。更に詳細には、本発明は、
元の保護されたアルゴリズム乃至は情報を開示すること
なしに、検査又はトランスポートのために、コンピュー
タからこのデータを転送する技術に関するものである。 このことを達成するために使用される技術は、転送デー
タを暗号化する特定の方法である。この技術は、更に、
私的又は保護されている情報の何らかのトランスポート
に適用可能なものである。 【０００２】 【従来の技術】現在のところ、エンクリプション（暗号
）技術は、メモリ保護方法の中に完全に包まれている。 このメモリ保護方法の目的は、特定のコンピュータメモ
リセグメントの内容が不当に開示されることを防止し、
一方このデータに関するある種の診断を行なう能力を維
持することである。本件は、集積回路、特にマイクロコ
ントローラ上に位置されたメモリをそのように保護する
ことに関するものである。本件においては、保護される
べく選択されるメモリはオンチップのＥＰＲＯＭであり
、本明細書においてはＯＣＥＰＲＯＭと呼ぶこととする
。本明細書において言及されるその他のタイプのメモリ
は、非「オンチップＥＰＲＯＭ」メモリ、即ちＮＯＣＥ
ＰＲＯＭと呼び、両者を区別することとする。ＮＯＣＥ
ＰＲＯＭは、本発明によって保護されるセグメント以外
の何らかのメモリを有している。ＮＯＣＥＰＲＯＭのカ
テゴリに属するメモリは、ＯＣＥＰＲＯＭを有する集積
回路上に物理的に位置されているか又はされていない場
合があり、且つ例えば、ＮＯＣＥＰＲＯＭのカテゴリに
おける以下の如きメモリ、即ちオンチップＲＡＭ、オン
チップＲＯＭ及び何れかのオフチップメモリを包含する
。 【０００３】図１は、システムデータ／アドレスバス１
０５、マイクロコントローラ１０１、メモリ装置１１０
及びマイクロプロセサ１２０を有する典型的な従来のマ
イクロプロセサシステムを示した概略図である。マイク
ロコントローラ１０１は、バス１０１−１を介してシス
テムアドレス／データバス１０５へ接続されており、且
つＯＣＥＰＲＯＭ１０１−２及びＮＯＣＥＰＲＯＭ１０
１−３を有している。メモリ装置１１０は、上述した定
義に従ってＮＯＣＥＰＲＯＭとして示してあり、それは
バス１１０−１を介してシステムアドレス／データバス
１０５へ接続されている。マイクロプロセサ１２０はバ
ス１２０−１を介してシステムアドレス／データバスへ
接続されている。説明の便宜上、本明細書では、例えば
、マイクロコントローラ１０１、マイクロプロセサ１２
０又はその他のプロセサ（不図示）によりＮＯＣＥＰＲ
ＯＭから実行される何れかのコードによりマイクロコン
トローラ１０１内に収納されているＯＣＥＰＲＯＭ１０
１−２の内容が許可なく開示されることを防止すること
が所望されている状態について説明する。 【０００４】物理的マイクロコントローラメモリの特定
のセグメントの内容が開示されることから保護されるべ
きである場合には、マイクロコントローラアーキテクチ
ャの現在の環境及び使用は、少なくとも二つの検討事項
を支配する。第一の検討事項は、これらのメモリ内容を
「ラン時間」においてどのように保護するかということ
である。二番目の検討事項は、変更動作モード期間中に
これらのメモリ内容をどのように保護するかということ
である。 【０００５】「ラン時間」という用語は、ここでは、マ
イクロコントローラプロセサがメモリからの命令をフェ
ッチし且つ実行する期間のことを意味する。これらの命
令は、一部のデータを処理するために使用することが可
能である。そのように命令と関連したデータは、命令の
「オペランド」と呼ばれる。マイクロコントローラの生
来の命令を使用して物理的メモリの保護したセグメント
の内容を開示させることが考えられる。例えば、データ
転送命令を使用して、保護されているセグメントからの
データを出力ポートへ転送させることが可能である。 【０００６】現在行なわれている別の動作モードは、一
般的には、プログラミング、又は保護されているセグメ
ントのプログラム検証のために使用されており、且つ一
般的には、「メモリダンプ」、「ＲＯＭダンプ」又は「
ＥＰＲＯＭモード」の一つ又はそれ以上のものとして言
及されている。この別の動作モードに関連する名称がど
のようなものであろうと、それは、マイクロコントロー
ラを、その通常の稼動形態以外の何らかの形態とするこ
とを特徴としている。この別の動作モードの目的は、マ
イクロコントローラのトータルメモリの何らかの物理的
セグメントの内容を開示させるか又はそれへアクセスす
るためである。一般的には、この別の形態は、マイクロ
コントローラのオンチッププロセサ能力を利用するもの
ではない。 【０００７】本発明は、主に許可なしで情報が開示され
ることに対する対策（「読取り保護」）に関するもので
あるが、それは、更に、メモリの保護されているセグメ
ントの内容の制御乃至は変更防止に共通のものである。 これは「書込み保護」と呼ばれる。メモリ保護メカニズ
ムの一部として、「書込み保護」は、情報の開示を防止
すべく構成された手段と共に実施される場合もあればさ
れない場合もある。 【０００８】マイクロコントローラに対する殆どの従来
のメモリ保護メカニズムは、二つの種類の内の一つに分
類され、それらの種類は、クラス１及びクラス２として
区別することとする。クラス１のメカニズムは、保護さ
れているデータへのアクセスを制御するために単一要素
（即ち、コンピュータビット又は何らかのタイプのヒュ
ーズ）を使用する。この単一要素が適切に構成される場
合には、一般的に以下の対策がとられる。「ラン時間」
において、「オペランド」として保護されているメモリ
セグメントからのデータを使用することが可能な命令の
みがそのメモリセグメント内に格納され且つそこからフ
ェッチされる命令である。「メモリダンプ」モードにお
いては、その保護されたメモリセグメントへのアクセス
が許容されることはない。クラス２のメカニズムは、ク
ラス１によって使用されるものと同一の制限が「ラン時
間」において使用される。「メモリダンプ」モードにお
いて、保護されているメモリセグメントへのアクセスは
、一般的に、「キー」の使用を介して制御される。この
ようなキーは、通常２進値である。該キーのフィールド
幅は、典型的に、１２８乃至２５６ビットの範囲内であ
り、１６乃至３２個の８ビットバイトの範囲に対応して
いる。このオーダのフィールド幅は、２１２８ 乃至２
２５６ の巨大な数の可能なキーを与え、且つ単一の正
しいキーを推測することを困難な作業としている。従来
技術においては、これらのキーは、オンチップソフトウ
エアを保護するために二つの態様で使用されている。 【０００９】第一の従来技術の方法においては、オンチ
ップメモリへアクセスするための許可として単に正しい
キーを使用することが関与する。このことは、該キーが
保護されたメモリを有する集積回路へ提供され、且つ該
集積回路がその提供されたキーを該集積回路上に格納さ
れている正確なキー値と比較することを意味する。これ
ら二つの値がマッチ、即ち一致する場合には、オンチッ
プメモリへのアクセスに対する許可が与えられる。この
アプローチは、組合わせ錠に非常に類似した巨大な数の
可能なキーの値に依存するものである。このアプローチ
には幾つかの欠点があり、即ち、（１）正確なキーの値
を警護しなければならず、（２）正確なキーの値をチッ
プ上に格納せねばならず、そのことは高価な集積回路表
面積を使用することになり、且つ（３）そのキーが発見
された場合には、この安全メカニズムは壊滅的な態様で
崩壊し、絶対的に何らのメモリ保護も維持されることは
なくなる。 【００１０】第二の従来技術の方法では、外部環境に開
示される前にオンチップメモリ内に格納される情報を暗
号化するためのキーを使用する。このエンクリプション
（暗号）は、通常、保護されている情報を、オンチップ
メモリからのバイトのストリームとして観察する。この
バイトのストリームは、通常、オンチップメモリの全て
が暗号化され且つ出力される迄、キーバイトで繰返しＸ
ＯＲ処理又はＸＮＯＲ処理される。従って、３２個のキ
ーバイトがある場合には、最初のキーバイトはメモリか
らの最初のバイトとＸＮＯＲ処理され、二番目のキーバ
イトはメモリからの二番目のバイトとＸＮＯＲ処理され
、以下そのように３２番目のバイト迄処理が行なわれる
。次いで、メモリからの３３番目のバイトが一番目のキ
ーバイトとＸＮＯＲ処理され、且つ該プロセスはそれ自
身繰返して開始する。この従来技術のアプローチの場合
には幾つかの欠点があり、即ち（１）キーがオンチップ
で格納されねばならず、そのことは高価な集積回路の表
面積を使用し、（２）キーが発見されると、その安全メ
カニズムは壊滅的な態様で崩壊し、且つ（３）オンチッ
プメモリの何れかのプログラムしていないバイトがキー
バイトとＸＮＯＲ処理されると、そのキーバイトが知ら
れてしまうということである。 【００１１】従来技術メモリ保護方法１（クラス２）一
つの従来方法（例えば、インテル８３９ＸＢＨ，８７９
ＸＢＨ，８７Ｃ１９６ＫＢタイプの装置おいて使用され
ている）は、オンチッププログラムメモリ用の４レベル
の保護を画定するために集積回路のチップコンフィギュ
レーション（形態）レジスタ（ＣＣＲ）内に位置されて
いる二つのビットを使用している。これらのビットは、
ＬＯＣ０及びＬＯＣ１として言及されており、且つ以下
のレベルの保護を与える。
表 １ ＬＯＣ １
ＬＯＣ ０ 読取保護
書込保護 ０ ０
イネーブル済 イネーブル
済 ０ １
イネーブル済 ディスエーブル済
１ ０
ディスエーブル済 イネーブル済 １
１ ディスエーブ
ル済 ディスエーブル済【００１２】読取り保護
がイネーブルされると、（１）オンチップメモリの最後
の五つのバイトはプログラム格納のために使用すること
はできず、（２）オンチップメモリはオンチップメモリ
からの命令によってのみ読取ることが可能であり、且つ
（３）ノンマスカブル（非マスク可能）インタラプト（
ＮＭＩ）が、次のリセット迄、集積回路をして外部実行
へスイッチさせる。これら三つの事項は、保護されてい
るオンチップのメモリ内に格納されているデータのラン
時間開示を防止する。 【００１３】／ＥＡ（外部アクセス、外部メモリ）の値
はリセットでラッチされ、従って集積回路は、稼動中外
部から内部への実行へスイッチさせることはできない。 このことは、分割命令フェッチ、即ち外部メモリからの
ｏｐｃｏｄｅ、内部の保護されたメモリからのオペラン
ド、を防止するためのラン時間セキュリティの一側面と
して行なうことが可能である。このことは、しばしば、
この信号をうまく制御することにより、／ＥＡをラッチ
することのない集積回路上で達成することが可能である
。 【００１４】メモリダンプを実施するためには、オンチ
ップの１６バイトセキュリティキーがマッチ、即ち一致
されなければならない。チップは、外部メモリ内の特定
した位置に格納されるユーザが供給したキーと集積回路
上に格納されている１６バイトのセキュリティキーとを
自動的にチェックする。マッチ、即ち一致がある場合に
は、オンチップメモリの内容が外部メモリへダンプされ
る。マッチ（一致）が存在しない場合には、チップは、
それ自身をエンドレスループの内部実行状態とさせる。 書込み保護がイネーブルされると、オンチップメモリに
対して更なるプログラミングが許容されることはない。 【００１５】従来技術メモリ保護方法２（クラス２）こ
の方法（例えば、インテル８７Ｃ５１，８７Ｃ５１ＢＨ
，８７Ｃ５１ＦＡ，８７Ｃ５１ＦＢ，８７Ｃ５１ＧＡ，
８７Ｃ５２ＢＨタイプの装置において使用されている）
においても、オンチッププログラムメモリ用の４レベル
の保護を画定するために集積回路上で２ビットのＥＰＲ
ＯＭを使用している。これら二つのビットはＢ１及びＢ
２として言及されており、表２に示したレベルの保護が
与えられる。
表 ２ Ｂ１ Ｂ２
保
護 ０ ０ （ａ）外部的
にフェッチしたコードは内部プログラムメモ
リをアク
セス不可 （
ｂ）更なるプログラミングはディスエーブル
（ｃ）プログラム検証
（メモリダンプ）ディスエーブル） ０
１ （ａ）外部的にフェッチしたコード
は内部
プログラムメモリをアクセス不可
（ｂ）更なるプログラミ
ングはディスエーブル １ ０
後の画定のためにリザーブ
１ １ なし【００
１６】／ＥＡの値は、オンチップメモリが読取り保護さ
れている場合には、リセットでラッチされる。これらの
条件化において、／ＥＡの「現在」値は、適切な実行の
ためには、ラッチされている値と一致せねばならない。 このことは、装置のラン時間メモリ保護の一側面である
場合がある。メモリダンプはこの方法を使用する全ての
チップに対して暗号化される。オンチップの３２バイト
メモリアレーがユーザによってプログラムされる。この
メモリアレイは、検証期間中にプログラムバイトをエン
コードするために使用される。各プログラムバイトは、
該アレイからの３２キーバイトの一つと論理的にＸＮＯ
Ｒ処理される。該キーバイトは逐次的にアドレスされる
。従って、プログラムの最初のバイトは、該アレイの最
初のバイトとＸＮＯＲ処理される。プログラムの二番目
のバイトは該アレイの二番目のバイトとＸＮＯＲ処理さ
れ、且つ以下同様にプログラムの３２番目のバイト迄同
様の処理が行なわれる。次いで、プログラムの３３番目
のバイトが該アレイの最初のバイトとＸＮＯＲ処理され
る。このエンクリプション（暗号化）アルゴリズムは、
プログラム全体に対してこのような態様で繰返し行なわ
れる。 【００１７】従来技術メモリ保護方法３（クラス１）こ
のアプローチ（例えば、インテル８７５１Ｈ及び８７４
４Ｈタイプの装置において使用されている）は、オンチ
ップメモリへのアクセスを制御するために集積回路上で
隠されている一つのロックビットを使用する。このビッ
トがプログラムされると、（１）内部プログラムメモリ
は読出すことが不可能であり、（２）該装置を更にプロ
グラムすることが不可能であり、且つ（３）該装置は外
部メモリから実行することはできない。該装置を内部実
行へ制限することはこの方法の欠点である。該ロックビ
ットは、典型的に、ＥＰＲＯＭセル内に格納され、且つ
ＥＰＲＯＭの消去により該装置の完全な機能性が回復さ
れる。 【００１８】従来技術メモリ保護方法４（クラス１）別
の従来技術（例えば、インテル８０５１ＡＨＰ及び８０
Ｃ５１ＢＨＰタイプの装置において使用されている）は
、ラン時間において、プログラムメモリ空間を４Ｋバイ
トへ制限している。この空間は、二つの可能な態様のう
ちの一つでコンフィギャ、即ち形態付がなされねばなら
ない。それは、完全にチップ上に設けられるか、又は完
全にチップ外部に設けられる。この４Ｋバイト境界を超
えてのデータアクセスは、適宜のプログラム命令（例え
ば、ＭＯＶＸ＠Ｒｉ，Ａ又はＭＯＶＸ Ａ，＠Ｒｉ）
を使用してレジスタＲｉを介して行なうことが可能であ
るにすぎない。明らかに、結合した内部／外部実行を阻
止することは、システム適用におけるこの方法の柔軟性
を低下させている。本明細書においては「ＲＯＭダンプ
」又は「ＥＰＲＯＭモード」として言及されるプログラ
ム検証テストモードは、これらの装置から除去されてい
る。 【００１９】従来技術メモリ保護方法５（クラス２）あ
る従来装置（例えば、インテル８７Ｃ５１ＦＡ及び８３
Ｃ５１ＦＢ装置）では、オンチップメモリへのアクセス
を制御するために単一のロックビットを使用している。 このビットがプログラムされないままに置かれると、何
等の保護が与えられることはない。このビットがプログ
ラムされると（１）／ＥＡがリセットでラッチされて、
装置が稼動中に外部実行から内部実行へスイッチされる
ことを防止し、且つ（２）外部メモリから実行されるＭ
ＯＶＣ命令（プログラムコードバイトを移動させるため
に使用される）は、内部メモリからコードバイトをフェ
ッチすることは許容されない。更に、上述した従来技術
方法２において説明した如く、３２バイトエンクリプシ
ョン（暗号）アレイを使用してメモリダンプ出力をエン
コードする。このアレイは、常に、メモリダンプ出力上
にマップされている。このアレイがプログラムされない
ままであると、メモリデータは影響を受けることはない
。それがユーザによってプログラムされる場合には、Ｒ
ＯＭデータはエンコードされる。 【００２０】従来技術メモリ保護方法６（クラス２）別
の従来技術（例えばインテル８３９８装置において使用
されている）は、オンチッププログラムメモリへのアク
セスを制御するために集積回路上で隠されているメモリ
セル内に格納されている単一のロックビットを使用して
いる。このビットがプログラムされると、オンチップメ
モリは、外部メモリから実行するプログラムによって読
取ることは不可能である。メモリダンプを実行するため
に、１６バイトのオンチップキーがマッチされねばなら
ない。メモリダンプモードにおいては、該キーは、集積
回路によって外部メモリから自動的に読取られる。外部
メモリから読取られる該キーがオンチップキーとマッチ
する場合には、メモリダンプが進行する。一方、マッチ
しない場合には、メモリダンプはアボート、即ち中断さ
れる。 【００２１】従来技術メモリ保護方法７米国特許第４，
６９８，６１７号は、エンクリプション技術の変形例を
示しており、その場合、データを暗号化するために使用
されるキーは、異なったデータバイトが読取られる場合
に変化する。この米国特許は、そのカウントを既知の値
からスタートしてエンクリプション（暗号）キーを与え
るための擬似ランダムカウンタを使用することを記載し
ている。そのカウントが同一の既知の値からスタートす
る態様する擬似ランダムカウンタが、暗号化データを解
読するために受信用集積回路において使用されている。 この米国特許は、更に、エンクリプションキーが、極め
て簡単に、読取ることが所望されるデータのアドレスで
ある場合のエンクリプション技術の例をも示している。 【００２２】これらは、上記米国特許の図１及び４に示
されているものを実施する場合の欠点である。最初に図
４を参照すると、その場合は、ＲＯＭ出力を暗号化する
ためにアドレスが使用されている。エンコード回路用の
二つのオペランドの内の一方は、容易に分る（アドレス
）。エンコーディングはＸＯＲ／ＸＮＯＲに基づく可能
性があるので（図５ａ及び５ｂ）、送信されたバイトの
ストリームを解読するために、ＲＯＭ出力ビットに対す
るアドレスビットの固定したマッピングを決定すること
が必要であるにすぎない。ＲＯＭは、通常、最後のアド
レス変化から測定される評価すべき何らかの固定したイ
ンターバル（期間）を必要とする。このインターバルを
Ｔｅ とする。Ｔｅ の期間中、ＲＯＭは、通常、一定
の値の出力Ｖｏ を保持する。注意すべきことであるが
、図４のエンコード回路に対して出力ストローブが存在
しておらず、従ってその出力変化はバス１０又はバス７
上の変化に関して相対的に直接的なものである。該マッ
ピングを決定するために、Ｔｅ 未満の周期でバス１０
上に適宜のアドレスパターンを印加し、且つバス８にお
けるＶｏ に与える影響を観察する。 【００２３】上述した米国特許の図１に示すものは幾分
より堅牢なものである。何れのエンクリプション（暗号
）オペランドも知られていないので、Ｖｏに関する未知
のマッピング及び未知のオペランドに関する影響を同時
的に観察せねばならない。しかしながら、その構成は、
ＲＯＭイネーブルリードを制御することを可能とするも
のであるから、正味の効果を決定することが可能である
。このことは幾つかの態様で行なうことが可能である。 第一に、Ｔｅ を超える周期を有するアドレスで変化し
ている間に、リード１１上の一定のアクティブな値を保
持することが可能である。このことは、幾つかの異なっ
たデータバイトに関する単一のエンクリプションキーの
効果を観察することを可能とする。第二に、Ｔｅ を超
える周期でアドレス定数及びトグルリード１１を保持す
ることが可能である。このことは、幾つかの（又は、全
ての）データバイトに関する各エンクリプションキーの
効果を決定することを可能とする。第三に、Ｔｅ 未満
の周期でアドレス定数及びトグルリード１１を保持する
ことが可能である。このことは、一定値Ｖｏ に関する
各キーバイトの効果を決定することを可能とする。 【００２４】これらの手法の何れもがエンクリプション
マッピング又は保護されているデータを直接的に開示さ
せる蓋然性はないが、それらの手法は、その目的のため
に使用することが可能なかなりの量の情報を開示する。 前述した従来技術方法１乃至６の場合には幾つかの欠点
が存在している。例えば、プログラムデータを暗号化す
るために３２バイトキーが使用される実施例においては
、かなりの量の集積回路の表面積が３２バイトキーを格
納するために使用されねばならない。更に、３２バイト
毎に各キーバイトが暗号化された出力パターンにおいて
繰返えされる。従って、各キーバイトは、プログラムの
１／３２をエンコードする。単に一つのキーバイトを発
見するだけで、開示されることから保護することが所望
されているプログラムの顕著な部分をすぐさま開示する
こととなる。更に、ＯＣＥＰＲＯＭのプログラムされて
いないバイトが該キーバイトの一つでエンコードされる
場合には、そのキーバイトは公知のものとなる。このこ
とは、保護されているプログラムがＯＣＥＰＲＯＭにお
いて使用可能な空間を完全に占有するものではない場合
に発生する場合があり、且つＯＣＥＰＲＯＭのプログラ
ムされていない部分はメモリダンプ期間中に出力される
。更に、このキー値は、常に、オンチップ及びオフチッ
プの両方において安全な状態に維持されねばならない。 最後に、キー全体が発見される場合には、保護メカニズ
ムは壊滅的な態様で崩れ去り、全く何等のメモリ保護も
維持されないこととなる。 【００２５】 【課題を解決するための手段】本発明の一実施形態によ
れば、エンクリプション（暗号化）方法が、エンクリプ
ション（暗号）キーとして、特定のオンチップメモリ内
に格納されているデータのあるバイトを選択する。これ
らの選択されたバイトは、それら自身、及び上述した特
定のメモリ内の残りのデータの全てを暗号化するために
使用される。選択されたバイトは、エンクリプション、
即ち暗号化のために特に割当てられている値を有するも
のではなく、それらのバイトは、所定の規則に従って、
暗号化されるべきデータの本体から単純に選択される。 この技術が実施される場合には、上述したメモリ内に格
納されているデータの各バイトは、開示の前に、指定さ
れたエンクリプション（暗号）キーバイトの一つと結合
される（例えば、排他的ＮＯＲゲートを使用して）。こ
の実施例によれば、そのエンクリプションキーバイトを
読取ろうとする侵略者はその意志がくじかれることとな
る。なぜならば、それらはそれら自身を暗号化するため
に使用されており、その結果各々のビットが論理値１で
ある出力バイトとなっているからである。 【００２６】本発明の技術を使用する上で特定の利点が
存在している。ユーザは、一組のキーバイトを別個に供
給し、プログラムし又は安全対策を施すことが必要とさ
れるものではない。更に、このようなバイトを格納する
ために何等シリコン面積が無駄に使用される訳でない。 この暗号化技術の結果を解読するためには、侵略者は元
のデータのある部分を知ることが必要である。更に、こ
の技術は優雅に劣化する。暗号化データが単一の共通依
存性を有することがないようにキーが選択される。従っ
て、単一のキーが発見された場合でも、暗号化データの
非常に小さな部分のみが開示されるにすぎない。 【００２７】 【実施例】本発明によれば、データ暗号化の新規な方法
が提供され、メモリの内容を保護するメカニズムを提供
している。これは、マイクロコンピュータにおいて使用
するのに特に適しており、以下の本発明の説明はマイク
ロコントローラへの適用の場合について特に説明する。 しかしながら、本発明のエンクリプション（暗号）構成
及びその技術は、マイクロコントローラ、マイクロプロ
セサ又は任意のスケールのプロセサ及びメモリ装置以外
のデータ転送において使用されるメモリシステムにおい
て使用するのに適しているものである。 【００２８】本明細書においてＯＣＥＰＲＯＭと呼ばれ
るメモリのセグメントをマイクロコントローラの物理的
な一部として定義する。本発明のラン時間メモリ保護構
成の一実施例は、図２に示した如く、四個の主要な要素
を有している。 【００２９】命令ｏｐｃｏｄｅがフェッチ、デコード及
び実行（ＦＤＥ）ユニット２２によってＯＣＥＰＲＯＭ
２１からフェッチされ、且つこのプロセスはセキュリテ
ィモニタ２３によってモニタされる。本ラン時間セキュ
リティメカニズムの最初の拘束条件は、唯一つのＦＤＥ
ユニットがＯＣＥＰＲＯＭ２１へアクセスすることが可
能であるということである。この特権を有するマイクロ
コントローラＦＤＥユニットは、特に、物理的にＯＣＥ
ＰＲＯＭ２１を有するマイクロコントローラである。こ
の拘束条件は、ＯＣＥＰＲＯＭ２１へのラン時間直接メ
モリアクセス（ＤＭＡ）の可能性を取除いており、且つ
その他のラン時間複数アクセスメカニズムを排除してい
る。一例として、ＯＣＥＰＲＯＭ２１を有するマイクロ
コントローラがマルチプロセサシステム内に設けられる
場合、このＯＣＥＰＲＯＭは、それが、収容されている
特定のマイクロコントローラによってのみラン時間にお
いてアクセスすることが可能である。別の実施例におい
ては、例えばマイクロプロセサ及びＤＭＡコントローラ
等のような複数個のプロセサ又はコントローラによって
、保護されているメモリセグメントに対して複数実行ア
クセスが与えられる。一つのこのような実施例において
は、保護されているメモリに対しての実行アクセスが可
能な各装置に対して一つづつ複数個のセキュリティモニ
タが使用される。別の実施例においては、単一のセキュ
リティモニタが使用され、それはより洗練されており、
且つ複数個の実行可能性が存在するという事実を考慮す
ることが可能である。この実施例においては、例えば、
単一のセキュリティモニタは、保護されているメモリか
らの情報を読取ることが可能であるか否かを決定する場
合に、アクセスされることを所望するアドレスのみなら
ず、アクセスを所望する装置をも検討する。 【００３０】以下の定義付は、本発明の一実施例に関連
する読取り及び書込み特権を例示するのに役立つ。以下
の説明に加えて、これらの特権を詳細に示してある。 【００３１】「ＤＡＴＡ」特権を、ＯＣＥＰＲＯＭへの
「ラン時間」アクセスを制御するためのものとして定義
する。それは、例外アクセスとして考えることが可能で
あり、且つ敵対的なプログラムがソースＯＣＥＰＲＯＭ
の内容をデータとして読取ることを防止すべく構成され
ている。ＤＡＴＡ特権が許容される場合には、ＮＯＣＥ
ＰＲＯＭからフェッチされ且つ実行された命令は、オペ
ランドに対するソースとしてＯＣＥＰＲＯＭを使用する
ことが許容される。ＤＡＴＡ特権が許容されない場合に
は、ＮＯＣＥＰＲＯＭからフェッチされた命令は、オペ
ランドに対するソースとしてＯＣＥＰＲＯＭを使用する
ことは許容されない。ＯＣＥＰＲＯＭからフェッチされ
且つ実行される命令は、常に、オペランドに対するソー
スとしてＯＣＥＰＲＯＭを使用することが許容される。 これらの命令に対する参照において（「フェッチ及び実
行」）、そのフェッチ及び実行を実施するマイクロコン
トローラは特に物理的にＯＣＥＰＲＯＭを有するマイク
ロコントローラである。 【００３２】ＯＣＥＰＲＯＭの内容を変更するための試
みを制御するために「ＷＲＩＴＥ」特権を定義する。Ｗ
ＲＩＴＥ（書込み）特権が許可される場合には、ＯＣＥ
ＰＲＯＭは、与えられたプログラミングメカニズムによ
って変更することが可能である。ＷＲＩＴＥ特権が許可
されない場合には、与えられたプログラミングメカニズ
ムがディスエーブルされ且つＯＣＥＰＲＯＭの内容の変
更は許可されない。 【００３３】一実施例においては、マイクロコントロー
ラは、一般的に理解されている通常の稼動モードとは別
に一つを超える動作モードを有している。これらのモー
ドは、ＯＣＥＰＲＯＭのプログラム及び／又は検証を実
施することが意図されているものであり、且つ命令を実
行するためのマイクロコントローラ資源を使用する場合
もしない場合もある。それらは、何れの場合においても
、上述した「ＤＡＴＡ（データ）」及び「ＷＲＩＴＥ（
書込み）」特権の強制下にある。これらの動作モードの
場合、ＯＣＥＰＲＯＭ内に収納されているデータが要求
によって開示しても良いものであるか否かを決定するた
めに「ＶＥＲＩＦＹ（検証）」特権を定義する。このよ
うな要求は、マイクロコントローラが適宜の動作モード
にある場合に特定のメカニズムによって認識される。 ＶＥＲＩＦＹが許可される場合には、ＯＣＥＰＲＯＭか
ら開示されたデータは、その格納されている値の正確な
表示である。ＶＥＲＩＦＹが許可されない場合には、Ｏ
ＣＥＰＲＯＭから何等データが開示されることはない。 「暗号化ＶＥＲＩＦＹ」のみが許可される場合には、Ｏ
ＣＥＰＲＯＭから開示されたデータは実際の格納されて
いる値のエンクリプション、即ち暗号である。
表 ３プログラム可能
形態ビット
特 権
機 能
ＮＯＣＥＰＲＯＭア
クセスから
のＯＣＥＰＲＯＭ
暗号化 ＢＩＴ ＳＢ１ ＢＩＴ ＳＢ０
へのデータ ＷＲＩＴＥ ＶＥＲＩＦＹ ＶＥＲＩ
ＦＹ １ １ Ｙ
Ｙ Ｙ Ｎ
ＷＲＩＴＥ、暗号化ＶＥＲＩＦＹ
許可、及
びセキュリテ
ィなしでのＮＯＣＥＰＲＯＭか
ら
ＯＣＥＰＲＯＭへのアクセ
ス許可 １
０ Ｙ Ｎ
Ｙ Ｎ ＷＲＩＴＥ禁
止、暗号化
ＶＥＲＩＦＹ許可及び
ＮＯＣＥＰＲ
ＯＭからＯＣＥＰＲＯＭ
へのアクセス許可 ０
１ Ｎ
Ｎ Ｎ Ｙ ＷＲ
ＩＴＥ禁止、暗号化
ＶＥＲＩＦＹのみ許可及び
ＮＯＣＥＰＲＯＭからＯＣＥＰＲＯＭ
へのアクセス
否定 ０ ０ Ｎ
Ｎ Ｎ Ｎ
ＷＲＩＴＥ禁止、ＶＥＲＩＦＹ
ディスエー
ブル、及び
ＮＯＣＥＰＲＯＭからＯＣＥＰＲＯＭ
へのアクセス否定、そ
の際にトップレベルセ
キュリティを供給【００３４】これらの四つのレベルの
セキュリティ（表３）は、ＯＣＥＰＲＯＭ内に格納され
ているデータが許可なく開示されることを阻止すべく構
成されている。更に、それらは、このデータが許可なく
変更されることを防止している。本発明に基づくマイク
ロコントローラの一実施例においては、ＯＣＥＰＲＯＭ
は、アドレスＣＯＯＯ ｈｅｘ及びＦＦＦＦ ｈｅ
ｘの間に位置されている。これら四つのレベルのセキュ
リティは、ＯＣＥＰＲＯＭの全てへのアクセスを制御す
る。更に、セキュリティビットＳＢ１及びＳＢ０を有す
るチップ形態バイトは、ＷＲＩＴＥ特権が許可されない
場合に、書込み保護状態とされる。チップ形態バイトは
暗号化されず、与えられた別の動作モードにおいて読取
り可能である。 【００３５】図３は、本発明の一実施例に基づいて構成
されたマイクロコントローラの一部を示している。マイ
クロコントローラ２００は、アドレスバス２５０−Ａか
らアドレス信号を受取り且つバス２５０−Ｆへデータ信
号を供給するＮＯＣＥＰＲＯＭ２０１−３を有している
。これはＮＯＣＥＰＲＯＭであるから、ＮＯＣＥＰＲＯ
Ｍ２０１−３と関連して何等エンクリプション（暗号）
又は権限付与回路が使用されている訳ではない。 【００３６】マイクロコントローラ２００は、更に、ア
ドレスバス２５０−Ｂからアドレス信号を受取り且つア
ドレスバス２５０−Ｃからもアドレス信号を受取るＯＣ
ＥＰＲＯＭ２０１−２を有している。ＯＣＥＰＲＯＭ２
０１−２は、データバス２５０−Ｄへデータ信号を供給
する。これはＯＣＥＰＲＯＭであるので、それに収容さ
れるデータへのアクセスが権限が付与されたものである
ことを確保し、且つ必要とされる場合にはバス２５０−
Ｅ又はバス２５０−Ｆへ供給されるデータを暗号化する
ために付加的な回路が使用されている。表３に示した如
く、プログラム可能形態ビットＳＢ１及びＳＢ０はオン
チップセキュリティ回路の動作を制御する。以下の説明
は、表３において定義した形態ビットＳＢ１及び形態ビ
ットＳＢ０の組合わせに関する図３の回路及び構成の動
作について説明する。 【００３７】形態ビットＳＢ１及びＳＢ０の両方が論理
値１を有する場合には、通常の稼動モードにおいてＯＣ
ＥＰＲＯＭ２０１−２の内容が開示されることを防止す
るための何等特別な構成が強制されるものではない。こ
れらの条件下においては、ＯＣＥＰＲＯＭ２０１−２内
に収容されているデータは、アドレスバス２５０−Ａ上
に適宜のアドレス値を供給することによりアクセスする
ことが可能である。アドレスモニタ２０５は、それがバ
ス２５０−Ａ上で受取るアドレスを不変のままバス２５
０−Ｂへ供給する。このアドレス値が前のアドレス値と
同一でない場合には、アドレスモニタ２０５は、新たな
アドレスリード２５５上に論理０パルスを供給する。エ
ンクリプション（暗号）制御論理２０４が、ＳＢ１リー
ド２５１のこの論理１の値及びＳＢ０リード２５２の論
理１の値を検知し、且つキー読取りストローブリード２
５６上に論理０の値を供給する。ゼロ回路２０６は、キ
ー読取りストローブ２５６の論理０の値を検知し、且つ
バス２５０−Ｂからそれが受取るアドレスビットＡ（２
，３，４）をバス２５０−ＣのビットＡ（２，３，４）
へ夫々不変のまま供給する。新たなアドレスリード２５
５上の短い論理０パルスに応答して、アドレスバス２５
０−Ｂ及び２５０−Ｃ上に存在するアドレスに従って、
ＯＣＥＰＲＯＭ２０１−２がデータバス２５０−Ｄへデ
ータを供給する。ラン時間セキュリティモニタ２０２は
、ＳＢ１リード２５１の論理１の値を検知し且つイネー
ブルリード２５３へ論理１の値を供給する。データバス
セレクタ２０３は、モードバス２５７を検査して、集積
回路が現在通常の稼動モードにあるか否かを決定し、且
つＳＢ１リード２５１，ＳＢ０リード５２及びイネーブ
ルリード２５３の各々の上に存在する論理１の値に従っ
て、ステータス及びタイミングバス２５４上に存在する
信号値に従ってそのように支持される場合には、データ
バス２５０−Ｄ上に存在するデータを、不変のままラン
時間データバス２５０−Ｆへ供給する。 【００３８】形態ビットＳＢ１及びＳＢ０の両方が論理
値１を有する場合、ＯＣＥＰＲＯＭ２０１−２の内容の
プログラミング又は読出しのために主に意図された動作
モードにおいて該内容が開示されることを防止するため
の何等特別の構成は与えられない。これらの動作モード
は、通常の稼動モードに対する変形例として前に記載し
てある。これらの条件下においては、ＯＣＥＰＲＯＭ２
０１−２内に収容されているデータは、アドレスバス２
５０−Ａ上に適宜のアドレス値を供給することによりア
クセスすることが可能である。アドレスモニタ２０５は
、それがバス２５０−Ａ上で受取るアドレスを不変のま
まバス２５０−Ｂへ供給する。このアドレス値が前のア
ドレス値と同一でない場合には、アドレスモニタ２０５
が、新たなアドレスリード２５５上に短く論理０パルス
を与える。暗号制御論理２０４がリード２５１上のＳＢ
１の論理１の値及びリード２５２上のＳＢ０の論理１の
値を検知し、且つキー読取りストローブリード２５６上
に論理０の値を供給すると共に出力ストローブリード２
５９上に論理０の値を供給する。ゼロ回路２０６は、キ
ー読取りストローブリード２５６の論理０の値を検知し
、且つそれがバス２５０−Ｂから受取るアドレスビット
Ａ（２，３，４）を、バス２５０−ＣのビットＡ（２，
３，４）へ夫々不変のまま供給する。新たなアドレスリ
ード２５５上の短い論理０パルスに応答して、ＯＣＥＰ
ＲＯＭ２０１−２は、アドレスバス２５０−Ｂ及び２５
０−Ｃ上に存在するアドレスに従ってデータバス２５０
−Ｄへデータを供給する。モードバス２５７上に存在す
る信号値によって決定される如く、データバス２５０−
Ｄ上のデータは、以下の如くに、データバス２５０−Ｅ
又はデータバス２５０−Ｆの内の一つのみへ供給するこ
とが可能である。暗号回路２０７は出力ストローブ２５
９の論理０値を検知すると共に形態ビットＳＢ１リード
２５１の論理１の値を検知し、且つモードバス２５７上
の信号値が適切なものである場合には、バス２５０−Ｄ
からのデータを不変のままバス２５０−Ｅへ供給する。 ラン時間セキュリティモニタ２０２は、ＳＢ１リード２
５１の論理１の値を検知し、且つ論理１の値をイネーブ
ルリード２５３へ供給する。データバスセレクタ２０３
はＳＢ１リード２５１、ＳＢ０リード２５２及びイネー
ブルリード２５３の各々の論理１の値を検知し、且つモ
ードバス２５７上の信号値が適切なものである場合に、
ステータス及びタイミングバス２５４上に存在する信号
値に従ってそのように指示される場合に、バス２５０−
Ｄからのデータを不変のままバス２５０−Ｆへ供給する
。 【００３９】形態ビットＳＢ１及びＳＢ０の両方が論理
値１を有する場合には、ＯＣＥＰＲＯＭ２０１−２へデ
ータをプログラムすることを防止するために何等特別の
構成はとられることがない。これらの条件下において、
適宜の動作モードにおいて、アドレスバス２５０−Ａ上
にアドレスを及びデータバス２５０−Ｇ上にデータを供
給することにより、データをＯＣＥＰＲＯＭ２０１−２
へプログラムさせることが可能である。アドレスモニタ
２０５は、それがアドレスバス２５０−Ａ上で受取るア
ドレスを不変のままバス２０５−Ｂへ供給する。暗号制
御論理２０４は、ＳＢ１リード２５１の論理１の値及び
ＳＢ０リード２５２の論理１の値を検知し、且つキー読
取りストローブリード２５６上に論理０の値を供給する
。ゼロ回路２０６はキー読取りストローブリード２５６
の論理０の値を検知し、且つそれがバス２５０−Ｂから
受取るアドレスビットＡ（２，３，４）を夫々バス２５
０−ＣのビットＡ（２，３，４）へ不変のまま供給する
。充分なアドレス及びデータ安定化インターバルの後に
、短い論理０パルスがＰＧＭリード２６２へ印加される
。この短い論理０パルスは、暗号論理２０４をして、Ｓ
Ｂ１リード２５１の論理１の値及びＳＢ０リード２５２
の論理１の値に従って、ＯＰＧＭリード２６３上に短い
論理０パルスを供給する。ＯＣＥＰＲＯＭ２０１−２は
、ＯＰＧＭリード２６３上の短い論理０パルスを検知し
、且つバス２５０−Ｂ及びバス２５０−Ｃによって一体
的に表わされるアドレス値に態様してＯＣＥＰＲＯＭ２
０１−２内の位置へバス２５０−Ｇからのデータをプロ
グラム、即ち書込む。 【００４０】形態ビットＳＢ１が論理値１を有しており
且つ形態ビットＳＢ０が論理値０を有していると、通常
の稼動モードにあるＯＣＥＰＲＯＭ２０１−２の内容が
開示されることを防止するために何等特別の構成が与え
られることはない。これらの条件下において、ＯＣＥＰ
ＲＯＭ２０１−２内に収容されているデータは、アドレ
スバス２５０−Ａ上に適宜のアドレス値を供給すること
によりアクセスすることが可能である。アドレスモニタ
２０５は、それがバス２５０−Ａ上で受取るアドレスを
不変のままバス２５０−Ｂへ供給する。このアドレス値
が前のアドレス値と同一でない場合には、アドレスモニ
タ２０５が新たなアドレスリード２５５上に論理０パル
スを短く供給する。暗号制御論理２０４がＳＢ１リード
２５１の論理１の値及びＳＢ０リード２５２の論理０の
値を検知し、且つキー読取りストローブリード２５６上
に論理０の値を供給する。ゼロ回路２０６がキー読取り
ストローブリード２５６の論理０の値を検知し、且つそ
れがバス２５０−Ｂから受取るアドレスビットＡ（２，
３，４）を夫々バス２５０−ＣのビットＡ（２，３，４
）へ不変のまま供給する。新たなアドレスリード２５５
上の短い論理０パルスに応答して、ＯＣＥＰＲＯＭ２０
１−２は、アドレスバス２５０−Ｂ及び２５０−Ｃ上に
存在するアドレスに従ってデータバス２５０−Ｄへデー
タを供給する。ラン時間セキュリティモニタ２０２がＳ
Ｂ１リード２５１の論理１の値を検知し、且つ論理１の
値をイネーブルリード２５３へ供給する。データバスセ
レクタ２０３は、モードバス２５７を検査して、該集積
回路が現在通常の稼動モードにあるか否かを決定し、且
つＳＢ１リード２５１及びイネーブルリード２５３の各
々の上に存在する論理１の値に従って、且つＳＢ０リー
ド２５２上に存在する論理０の値に従って、データバス
２５０−Ｄ上に存在するデータを、ステータス及びタイ
ミングバス２５４上に存在する信号値に従ってそのよう
に指示される場合には、不変のままラン時間データバス
２５０−Ｆへ供給する。 【００４１】形態ビットＳＢ１が論理値１を有しており
且つ形態ビットＳＢ０が論理値０を有している場合には
、ＯＣＥＰＲＯＭ２０１−２のプログラミング又は読出
しに対して主に意図されている動作モードにおいて該内
容が開示されることを防止するために何等特別の構成は
与えられない。これらの動作モードは、以前に通常の稼
動モードに対する変形例として説明してある。これらの
状況下においては、ＯＣＥＰＲＯＭ２０１−２内に収容
されるデータは、アドレスバス２５０−Ａ上に適宜のア
ドレス値を供給することによってアクセスすることが可
能である。アドレスモニタ２０５は、それがバス２５０
−Ａ上で受取るアドレスを不変のままバス２５０−Ｂへ
供給する。このアドレス値が前のアドレス値と同一でな
い場合には、アドレスモニタ２０５が新たなアドレスリ
ード２５５上に短く論理０パルスを供給する。暗号制御
論理２０４はＳＢ１リード２５１の論理１の値及びＳＢ
０リード２５２の論理０の値を検知し、且つキー読取り
ストローブリード２５６上に論理０の値を供給すると共
に出力ストローブリード２５９上に論理０の値を供給す
る。ゼロ回路２０６は、キー読取りストローブリード２
５６の論理０の値を検知し、且つそれがバス２５０−Ｂ
から受取るアドレスビットＡ（２，３，４）を夫々バス
２５０−ＣのビットＡ（２，３，４）へ不変のまま供給
する。新たなアドレスリード２５５上の短い論理０パル
スに応答して、ＯＣＥＰＲＯＭ２０１−２は、アドレス
バス２５０−Ｂ及び２５０−Ｃ上に存在するアドレスに
従って、データバス２５０−Ｄへデータを供給する。 モードバス２５７上に存在する信号値によって決定され
る如く、データバス２５０−Ｄ上のデータは、以下の如
くにして、データバス２５０−Ｅ又はデータバス２５０
−Ｆの内の一つのみへ供給することが可能である。暗号
回路２０７は出力ストローブリード２５９の論理０の値
及び形態ビットＳＢ１リード２５１の論理１の値を検知
し、モードバス２５７上の信号値が適切である場合に、
バス２５０−Ｄからのデータを不変のままバス２５０−
Ｅへ供給する。ラン時間セキュリティモニタ２０２は、
ＳＢ１リード２５１の論理１の値を検知し、且つ論理１
の値をイネーブルリード２５３へ供給する。データバス
セレクタ２０３は、ＳＢ１リード２５１の論理１の値、
ＳＢ０リード２５２の論理０の値、及びイネーブルリー
ド２５３の論理１の値を検知し、且つモードバス２５７
上の信号値が適切である場合には、バス２５０−Ｄから
のデータを、ステータス及びタイミングバス２５４上に
存在する信号値に従ってそのように指示される場合に、
バス２５０−Ｄからのデータを不変のままバス２５０−
Ｆへ供給する。 【００４２】形態ビットＳＢ１が論理値１を有しており
且つ形態ビットＳＢ０が論理値０を有している場合には
、暗号制御論理２０４は、ＰＧＭリード２６２上の値に
無関係に、ＯＰＧＭリード２６３上に論理０パルスを供
給することはなく、実効的にＯＣＥＰＲＯＭ２０１−２
のプログラミングを防止している。 【００４３】形態ビットＳＢ１が論理値０を有しており
且つ形態ビットＳＢ０が論理値１を有している場合には
、ＯＣＥＰＲＯＭ２０１−２の内容が許可なく開示され
ることを防止するために特別の構成が通常の稼動モード
において強制される。ＳＢ１の論理０値に従って、ラン
時間セキュリティモニタ２０２が、各ｏｐｃｏｄｅフェ
ッチのソース（発信元）を記録するために、ステータス
及びタイミングバス２５４上の信号値を検査する。特定
のｏｐｃｏｄｅがＯＣＥＰＲＯＭ２０１−２からフェッ
チされると、ラン時間セキュリティモニタ２０２が、そ
のｏｐｃｏｄｅが実行を開始するや否や論理１の値をイ
ネーブルリード２５３上に供給し、その際にデータバス
セレクタ２０３が、ｏｐｃｏｄｅの実行のために必要に
応じて、データバス２５０−Ｄからｏｐｅｒａｎｄデー
タをバス２５０−Ｆへ転送することを許容する。特定の
ｏｐｃｏｄｅがＮＯＣＥＰＲＯＭからフェッチされると
、ラン時間セキュリティモニタ２０２は該ｏｐｃｏｄｅ
の実行期間中に論理１の値をイネーブルリード２５３に
供給することはなく、その際にデータバスセレクタ２０
３が任意のデータをバス２５０−Ｄから２５０−Ｆへ転
送することを防止する。このように、ＯＣＥＰＲＯＭ２
０１−２への読取りアクセスは、ＮＯＣＥＰＲＯＭから
実行される任意のソフトウエアに対して不許可状態とさ
れる。 【００４４】形態ビットＳＢ１の値が論理０であり且つ
形態ビットＳＢ０の値が論理１である場合には、ＯＣＥ
ＰＲＯＭ２０１−２の内容のプログラミング（書込み）
又は読出しのために主に意図されている動作モードにお
いて該内容が開示されることを制限するための特別の構
成が与えらえる。これらの動作モードは、通常の稼動モ
ードに対する変形例として先に説明してある。これらの
状況下においては、ＯＣＥＰＲＯＭ２０１−２内の位置
の検証が許可され且つこのような位置の内容は開示され
る前に暗号化される。検証を実行するために、アドレス
バス２５０−Ａ上にアドレスが供給される。このアドレ
スは前のアドレスと同一でない場合には、アドレスモニ
タ２０５が新たなアドレスリード２５５上に論理値０の
パルスを短く供給する。このパルスは暗号制御論理２０
４を初期化し、且つそれをして以下の出力値、即ち論理
値０を有するキー読取りストローブリード２５６、論理
値１を有するデータラッチストローブリード２５８、論
理値０を有する出力ストローブリード２５９、論理値１
を有するｎｓｔａｒｔ読取りリード２６１を発生させる
。アドレスモニタ２０５が、それがバス２５０−Ａ上で
受取るアドレスを不変のままバス２５０−Ｂへ供給する
。キー読取りストローブ２５６の値が現在論理０である
ので、ゼロ回路２０６は、アドレスビットＡ（２，３，
４）に関し何等影響を与えることはなく、且つこれらの
ビットを不変のままバス２５０−Ｃへ供給する。新たな
アドレスリード２５５上の論理０パルスに応答して、バ
ス２５０−Ｂ及びバス２５０−Ｃから構成されるアドレ
スに従って、ＯＣＥＰＲＯＭ２０１−２がバス２５０−
Ｄへデータを発生させる。このデータがその宛先へ伝搬
する時間の後に、ＯＣＥＰＲＯＭ２０１−２がデータ伝
搬リード２６０上に論理１の値を発生する。このことは
、暗号制御論理２０４をしてデータラッチストローブリ
ード２５８上に論理０の値を発生させ、それは、バス２
５０−Ｄ上に存在するデータをデータラッチ２０８によ
ってラッチ（保持）させる。その直後に、暗号制御論理
２０４が、ＯＣＥＰＲＯＭ２０１−２から暗号キーバイ
トを読取るために、キー読取りストローブリード２５６
上に論理値１を発生させる。ゼロ回路２０６がキー読取
りストローブリード２５６上の論理値１を検知し、且つ
アドレスバス２５０−Ｃの三つのビットのうちの各々の
上に論理値０を発生させる。その直後に、暗号制御論理
２０４がｎｓｔａｒｔ読取りリード２６１上に短い論理
０パルスを発生させる。このことは、ＯＣＥＰＲＯＭ２
０１−２をしてデータ伝搬リード２６０上に論理値０を
発生させ、且つ現在論理値０を有しているバス２５０−
Ｂ及びバス２５０−Ｃから構成されるアドレスに従って
データバス２５０−Ｄへデータを発生させる。 このデータがその宛先へ伝搬する時間が経過した後に、
且つ暗号回路２０７がデータラッチ２０８内に格納され
ているデータを暗号化し且つバス２６１上にバス２５０
−Ｄ上の暗号キー値で供給すると、ＯＣＥＰＲＯＭ２０
１−２がデータ伝搬リード２６０上に論理１の値を発生
する。その直後に、暗号制御論理２０４が出力ストロー
ブ２５９上に論理１の値を発生し、それは暗号回路２０
７をしてデータバス２５０−Ｅ上に暗号化データ値を発
生させる。モードバス２５７が適切な値である場合には
、バス２５０−Ｅ上の暗号化データ値は、セレクタ２０
３がステータス及びタイミングバス２５４上の信号値に
よってそのように指示されている場合に、セレクタ２０
３を介してラン時間データバス２５０−Ｆへ供給するこ
とが可能である。上述した暗号プロセス期間中の任意の
時間においてバス２５０−Ａ上のアドレス値が変化され
ると、アドレスモニタ２０５は新たなアドレスリード２
５５上に論理１のパルスを短く発生し、暗号制御論理２
０４をして暗号化プロセスを停止させ且つ新たなアドレ
ス値で新しく開始する。この場合には、停止された暗号
化プロセスからのデータはバス２５０−Ｅへ供給可能な
状態とされることはなく、その際に意図したレベルのセ
キュリティを維持する。上述した暗号化プロセスが充分
な時間期間の間バス２５０−Ａ上に一定のアドレス値を
維持することにより完了する迄稼動することが許容され
る場合には、その時にバス２５０−Ａ上に適宜のアドレ
ス値を供給することにより、付加的な暗号化データバイ
トを要求することが可能である。 【００４５】形態ビットＳＢ１が論理値０を有しており
且つ形態ビットＳＢ０が論理値１を有している場合には
、暗号制御論理２０４はＰＧＭリード２６２上の値に無
関係に、ＯＰＧＭリード２６３上に論理０のパルスを供
給することはなく、実効的にＯＣＥＰＲＯＭ２０１−２
のプログラミング、即ち書込みを防止している。 【００４６】形態ビットＳＢ１リード２５１が論理値０
を有しており且つ形態ビットＳＢ０リード２５２が論理
値０を有している場合には、ＯＣＥＰＲＯＭ２０１−２
の内容が許可なく開示されることを防止するために通常
の稼動モードにおいて特別の構成が強制的に与えられる
。ＳＢ１リード２５１の論理０の値に従って、ラン時間
セキュリティモニタ２０２が、各ｏｐｃｏｄｅフェッチ
のソース、即ち発信元を記録するために、ステータス及
びタイミングバス２５４上の信号値を検査する。特定の
ｏｐｃｏｄｅがＯＣＥＰＲＯＭ２０１−２からフェッチ
されると、ラン時間セキュリティモニタ２０２が、ｏｐ
ｓｏｄｅが実行を開始するや否や、イネーブルリード２
５３上に論理１の値を供給し、その際にデータバスセレ
クタ２０３が、該ｏｐｃｏｄｅの実行に対する必要に応
じ、データバス２５０−Ｄからバス２５０−Ｆへオペラ
ンドデータを転送することを許容する。特定のｏｐｃｏ
ｄｅがＮＯＣＥＰＲＯＭからフェッチされると、ラン時
間セキュリティモニタ２０２が、該ｏｐｃｏｄｅの実行
期間中にイネーブルリード２５３上に論理１の値を供給
することはなく、その際にデータバスセレクタ２０３が
バス２５０−Ｄからバス２５０−Ｆへデータを転送する
ことを防止する。このように、ＯＣＥＰＲＯＭ２０１−
２への読取りアクセスは、ＮＯＣＥＰＲＯＭから実行さ
れる任意のソフトウエアに対して不許可状態とされる。 【００４７】形態ビットＳＢ１の値が論理０であり且つ
形態ビットＳＢ０の値が論理０である場合には、ＯＣＥ
ＰＲＯＭ２０１−２内の位置の検証（読出し）は、該内
容のプログラミング又は読出しに対して主に意図されて
いる動作モードにおいては許可されることはない。従っ
て、暗号制御論理２０４は、出力ストローブリード２５
９上に論理値１を発生することはなく、且つ暗号回路２
０７は何らかのデータをデータバス２５０−Ｂからデー
タバス２５０−Ｅへ転送することはない。従って、セレ
クタ２０３は、データバス２５０−Ｄ上に存在するデー
タをラン時間データバスに２５０−Ｆへ供給可能な状態
とさせることはない。 【００４８】形態ビットＳＢ１が論理値０を有しており
且つ形態ビットＳＢ０が論理値０を有している場合、暗
号制御論理２０４は、ＰＧＭリード２６２上の値とは無
関係に、ＯＰＧＭリード２６３上に論理０のパルスを供
給することはなく、実効的にＯＣＥＰＲＯＭ２０１−２
のプログラミング、即ち書込みを防止している。 【００４９】興味のあることであるが、従来技術と比較
しての利点は、データ暗号化のプロセスに対して必要な
図３の実施例の回路及び構成の程度が何れかの潜在的な
侵略者から分離されていることである。従来技術におけ
る場合には、集積回路パッケージ及び該回路の物理的寸
法が、暗号手法を出し抜く場合に関与する困難性のレベ
ルを著しく増加させるべく作用している。このことに加
えて、図３の暗号構成によって使用される信号は二つに
すぎず、従って集積回路パッケージの外部から容易に制
御することが可能である。これらの信号は、（１）アド
レスバス２５０−Ａ及び（２）暗号回路を動作するのに
必要とされるＤＣパワーである。前述した如く、アドレ
スバス２５０−Ａの値における変化は、暗号制御論理２
０４をして再度初期化させ、実効的に現在のデータバイ
トの暗号化を停止させ且つ新たなアドレス値で新たに開
始する。これらの回路を動作させるのに必要とされるＤ
Ｃパワー信号における変化は、それらをしてより高速又
はより低速の何れかで動作させる。しかしながら、これ
らの状況下において、集積回路パッケージ内に収容され
ている全ての回路が、同一の範囲に亘り速度が増加乃至
は減少する。従って暗号制御論理２０４をＯＣＥＰＲＯ
Ｍ２０１−２よりも早く又は遅く一貫性をもって動作さ
せることは不可能である。このことは、本発明の暗号メ
カニズムの完全性乃至は一体性を維持するのに貢献して
いる。暗号回路を動作させるために使用されるその他の
全ての信号は、集積回路パッケージ内で派生される。 【００５０】特に興味のあることは、一実施例において
は、暗号化を実施する態様に影響を与えるために使用す
ることの可能な全ての外部的に制御可能なクロック、タ
イミング又は同期信号を除去している。この除去を行な
うために、暗号制御論理２０４は、非同期シーケンシャ
ル回路設計の現在のプラクティスに従って構成されてい
る。この実施例において特に興味のあることは、暗号制
御論理２０４を再度初期化し且つＯＣＥＰＲＯＭ２０１
−２をしてデータバス２５０−Ｄ上に新たなデータを発
生させるために信号新アドレス２５５を使用しているこ
とである。注意すべきことであるが、信号新アドレス２
５５はＯＣＥＰＲＯＭ２０１−２に対してのイネーブル
信号でなく、それは、単に、新たなアドレス値が提供さ
れたことを表わすにすぎない。ここで選択された態様で
この信号を使用することは、何れかの侵略者が要求され
たデータバイトを暗号化するために選択されたキー値に
関する制御を実施することを防止している。このことは
、丁度暗号制御論理２０４がＯＣＥＰＲＯＭ２０１−２
へ指示を与えて暗号キー値を発生させた如く、外部的に
供給されたアドレスを変化させることにより以前に行な
われている場合がある。この実施例における付加的な興
味のあることとしては、ＯＣＥＰＲＯＭ２０１−２によ
って発生されるデータ伝搬リード２６０を使用すること
である。データ伝搬信号は、ＯＣＥＰＲＯＭ２０１−２
から要求されたデータが供給され、且つ与えられた信号
経路に沿ってその宛先へ伝搬するための充分な期間を有
したことを表わす。この信号を使用することにより、タ
イミング又は同期信号に関する外部的依存性を除去する
ことが可能である。この実施例における付加的な興味の
あることとしては、信号ｎｓｔａｒｔ読取り（リード２
６１上）を使用することであり、そのことは、暗号制御
論理２０４がＯＣＥＰＲＯＭ２０１−２へ指示を与えて
暗号キー値を発生させることを可能とする。これら三つ
の信号は、関連して使用され、単一の集積回路パッケー
ジ内で暗号化のプロセスを制御する新規な手段を与えて
いる。これらの信号の何れもが集積回路パッケージの外
部から直接的に制御可能なものではなく、且つそれらを
一体的に使用することにより、この暗号メカニズムの弱
体性を著しく減少させている。 【００５１】暗号化検証の適用 本発明に基づいて構成された集積回路が暗号化検証を実
施すべく構成されている場合には、ＯＣＥＰＲＯＭから
要求されるデータは開示される前に暗号化される。要求
されたデータバイトのアドレスがその要求者によって与
えられる。本発明に基づいて、暗号化方法は、暗号キー
としてＯＣＥＰＲＯＭ内に格納されるユーザコードのバ
イトを使用しており、その際に別の暗号キーを格納し且
つ使用することを必要とすることはない。 【００５２】開示の前に要求されたデータバイトを暗号
化するために、オンチップ回路が以下のプロセスを制御
する。要求されたデータバイトが一時的な位置、即ち「
データレジスタ」内にフェッチされ且つ格納される。 該要求者によって供給されるアドレスが、アドレスビッ
トＡ２ ，Ａ３ ，Ａ４ を強制的にゼロとすることに
より変更される。これらのビットは、アドレスビットＡ
０ で開始するアドレスフィールドの最小桁端部からカ
ウントすることによって識別される。新たに形成された
アドレスは、「暗号キーバイト」として使用されるため
にＯＣＥＰＲＯＭから別のバイトをフェッチするために
使用される。暗号キーバイトは、データレジスタ内に格
納されているバイトとビット毎にＸＮＯＲ処理される。 このことは、暗号キーバイトのビットＫ０ はデータレ
ジスタのビットＤ０ とＸＮＯＲ処理され、該キーバイ
トのビットＫ１ がデータレジスタのビットＤ１ とＸ
ＮＯＲ処理され、以下同様の処理が行なわれることを意
味している。その結果得られる値は、要求されたデータ
バイトの暗号化した値として開示される。 【００５３】この暗号技術の一実施例の一例を表４を参
照して次に説明する。ＯＣＥＰＲＯＭから要求されたデ
ータバイトがアドレスＣＯＦＦ ｈｅｘ及びデータ値
ＡＣｈｅｘを有するものと仮定する。要求されたデータ
バイトがフェッチされ且つデータレジスタ内に格納され
る。次いで、該アドレスがＣＯＥ３ ｈｅｘの値へ変
化される。このアドレスに位置されているバイトがフェ
ッチされ且つデータレジスタバイト内に格納されている
データとビット毎にＸＮＯＲ処理される。アドレスＣＯ
Ｅ３ ｈｅｘにおけるバイトが８Ｂ ｈｅｘの値を
有するものと仮定する。その結果得られる暗号化された
値はＤ８ ｈｅｘである。興味のあることであるが、
本発明によれば、暗号化検証動作モードにおいて、キー
バイトは権限のないユーザによって検知されることは不
可能であると言うことである。なぜならば、各キーバイ
トはそれ自信を暗号化するために使用されており、その
結果暗号化された出力は各ビットに対し論理１を有して
いるからである。このことは、敵対するプログラムに対
して本質的に公知のアドレスデータを暗号キーとして使
用する従来方法と比較して明らかに著しい利点を与えて
いる。
表 ４
Ｈｅｘ 二 進 要求
されたデータバイトのアドレス ＣＯＦＦ
１１００，００００，１１１１，１１１１ 実際の
データ値
ＡＣ １０１０，１１００ 暗号
キーアドレス
ＣＯＥ３ １１００，００００，１１１０，００
１１ 暗号キーデータ
８Ｂ １０００，
１０１１ 暗号化データ（ＸＮＯＲ）
Ｄ８ １１０
１，１０００ 【００５４】当然に、例えば、全てが１、全てが０、又
は１と０との組合わせ等のようなアドレスビットの異な
った組合わせを選択した値へ強制することにより、オン
チップメモリ内に格納されている情報を暗号キーとして
選択する任意の所望の態様を使用することが可能である
。一方、選択した組のアドレスビットを、読取られるべ
きアドレス位置内に収容される選択されたビットでそれ
らに関する論理的又は演算処理を実施することにより変
更させることが可能である。同様に、例えば、データバ
イト及びキーバイトを使用して演算及び／又は論理機能
を実施することにより、暗号キーを使用してデータを暗
号化する任意の所望の態様を使用することが可能である
。更に、このような暗号化は、全てのビットを使用して
与えることが可能であるか、又は、別法として、一つ又
はそれ以上のビットを暗号化されないまま残存させるこ
とが可能である。所望により、どのビットを暗号化させ
るかの選択は、例えば、所望のデータバイト内において
得られるデータ及び／又は暗号キーの値に依存して時間
に関し変化することが可能である。更に、別の実施例に
おいては、キーバイトのビットは、データバイトを暗号
化するためにそれらを使用する前にそれらの順番を変化
させることにより、基本的にスクランブルされる。 【００５５】決定論的欠陥分離 図４を参照して、一実施例において選択した特定の暗号
化方法がどのようにしてその保護されているセグメント
内に収容される情報を開示することなしに、保護されて
いるメモリセグメント内におけるビット欠陥の決定論的
分離を行なうことを可能とするかについて説明する。図
４は、暗号キーバイトを対構成としてデータバイトとさ
せる一実施例を詳細に示している。暗号化されたメモリ
出力は、一般的に、「テストベクトル」、即ち暗号化さ
れたデータの信頼されるストリームに対して比較される
。これら二つのデータバイトストリームの間の差異は、
テストベクトルか又はメモリからダンプされた暗号化デ
ータの何れかに欠陥が存在することを表わす。このよう
な差異が検知され、且つテストベクトルが正しいもので
あると証明される場合には、暗号化データストリームが
エラーであると推論する。ここでは、バイト欠陥は、そ
のバイト内の一つ又はそれ以上のビットが誤った２進値
（これらの各々はビット欠陥と呼ばれる）が存在する状
態として定義される。各キーバイトは、七個のデータバ
イト及びそれ自身をエンコードする。特定の３２バイト
セグメントの場合、説明のためにキーバイトＫＢ１ 及
びそれと関連するデータバイトＤＢ１１−ＤＢ１７を選
択することが可能である。特定のバイトストリームにお
いて発生される故障ノードは一般的には以下の三つのク
ラスの内の一つへ分類される。 【００５６】（１）一組のバイト｛ＤＢ１１．．．，Ｄ
Ｂ４７｝からのデータバイト内の単一ビットエラー。 （２）一組のバイト｛ＫＢ１ ，ＫＢ２ ，ＫＢ３ ，
ＫＢ４ ｝からのキーバイトにおける単一ビットエラー
。 （３）キー及びデータバイトが選択された暗号パターン
によって関連されており、且つエラーの二つのビットが
それらの夫々のバイト内の同一の相対的な位置を有する
ように、タイプ（１）のエラーとタイプ（２）のエラー
とを有する二重ビットエラー。 【００５７】一例を次の表５に示してある。 【００５８】表示したビットは二重ビットエラーを構成
している。データバイト（故障モード１）における単一
ビットエラーは、簡単に検知可能である。なぜならば、
それらは、テストベクトルにおけるそれらの対向するも
のと等しくないからである。表６に示した如く、暗号（
ＸＮＯＲ）に対して選択された機能を検討すると、最初
に、キーバイトにおける単一ビットエラーが検知不可能
であるように見えるかも知れない（なせならば、各キー
バイトは、それ自身を暗号化するために使用されており
、その結果は常に「１」だからである。 【００５９】しかしながら、各キーバイトも七個のデー
タバイトを暗号化することを注意すべきである。単一の
キービットエラーは、これら七個のデータバイトの各々
におけるデータビットエラーとして表わされる。これら
七個のデータビットエラーの各々がそれらの夫々のバイ
トにおける同一の相対的ビット位置を有するという事実
によって独特に識別される。 【００６０】ＸＯＲ（ＸＮＯＲ）を使用する例外メカニ
ズムにおける二重ビットエラー（故障モード３）の検知
に関連する伝統的な問題は、特定のキーバイトが一つの
データバイトのみをエンコードするということである。 このことは、故障モード３が予測不可能であることを意
味している。本発明の暗号構成の場合には、故障モード
３は特定の故障したキーバイト／ビットに関連する六個
の残りのデータバイトの各々における単一のビットエラ
ーとして表われる。一例として、暗号化したメモリデー
タに対するテストベクトルの以下の比較を参照する。 暗号化前の
二重ビットエラーを有する
正しいデータ値 実
際のメモリ内容 ＤＢ３７ ００
００ ００００ ０００
０ ００００ ＤＢ３６ １１
１１ １１１１ １１１
１ １１１１ ＤＢ３５ ００
００ ００００ ０００
０ ００００ ＤＢ３４ １１
１１ １１１１ １１１
１ １１１１ ＤＢ３３ ００
００ ００００ ０００
０ ００００ ＤＢ３２ １１
１１ １１１１ １１１
１ １１１１ ＤＢ３１ ００
００ ００００ ０００
０ ０１００ ＫＢ３ ００
００ ００００ ０００
０ ０１００ 正しい暗
号化 上の二重ビットエラーを
反映する テストベクトル
暗号化データストリーム
ＤＢ３７ １１１１ １１１１
１１１１ １０１１
ＤＢ３６ ００００ ００００
００００ ０１００
ＤＢ３５ １１１１ １１１１
１１１１ １０１１
ＤＢ３４ ００００ ００００
００００ ０１００
ＤＢ３３ １１１１ １１１１
１１１１ １０１１
ＤＢ３２ ００００ ００００
００００ ０１００
ＤＢ３１ １１１１ １１１１
１１１１ １１１１
ＫＢ３ １１１１ １１１１
１１１１ １１１１ 【００６
１】正しい暗号化されたデータテストベクトルが、二重
ビットエラーを検知するために、暗号化されたデータス
トリームと比較される。この暗号化検証用のアプローチ
は、保護されている情報をそれ自身の暗号キーとして使
用することを可能とし、その際にユーザが、別の組の暗
号キーバイトを与え、プログラムし又は安全対策を講じ
ることを必要とすることはない。それは、決定論的な欠
陥分離を行なうことを助け、必要な場合に、正しいエラ
ービットを見つけることを可能とする。該データはそれ
自身の暗号キーとして作用し、従って何等付加的な回路
又は集積回路表面積が、一つ又はそれ以上のセキュリテ
ィキーを保持し、又はスタート値から多様な暗号キーを
与えるために擬似ランダムカウンタを与えることが必要
とされることはない。このアプローチは、例えばフィー
ルドでの診断等のような検証目的のためのそれらのプロ
グラムの暗号化したものをユーザが維持することを可能
とし、このことは本質的に、暗号化されていないものを
維持するよりも一層安全である。このアプローチは、「
優雅に劣化」する（即ち、「キー」バイトの何れか一つ
が発見されると、保護されているデータの内の８バイト
のみが開示されるにすぎない）。これらの８バイトは、
隣接しているものではなく、従って多分、完全なコンピ
ュータ命令を開示するものではない。 【００６２】本明細書に記載したメモリ保護アーキテク
チャを使用することにより、システム設計の柔軟性を維
持することが可能である。なぜならば、それは、コンピ
ュータプロセサが、保護されているメモリのセキュリテ
ィ、即ち安全性に対して妥協することなしに、内部メモ
リ（例えば、マイクロコントローラ上に設けられるもの
）又は外部メモリからのいずれかから実行することを可
能とするからである。本明細書に記載した特定の回路を
実現することにより、このメモリ保護アーキテクチャの
弱体性を著しく減少させることが可能である。なぜなら
ば、何等外部的に派生される同期信号が暗号化プロセス
に対して必要とされないからである。 【００６３】本明細書に記載した特定の例は、保護され
るメモリ内容を、暗号化検証のために３２個のバイトセ
グメントへ実効的に区分している。これら３２個のバイ
トセグメントの各々は、図５に示した如く、該セグメン
トの「ベース」において位置されている４バイトテーブ
ル（表）によって暗号化される。出力データの各３２バ
イト部分はキーとは独立的なものである。 【００６４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
【図１】 典型的な従来のマイクロプロセサシステム
を示したブロック図。
を示したブロック図。
【図２】 本発明の一実施例に基づいて構成されたラ
ン時間メモリ保護構成を示したブロック図。
ン時間メモリ保護構成を示したブロック図。
【図３】 本発明の一実施例に基づいて構成したメモ
リ保護構成を示したブロック図。
リ保護構成を示したブロック図。
【図４】 バイト欠陥の決定論的分離のために本発明
の一方法を使用する状態を示すと共に本発明がどのよう
にして各キーバイトをそれが暗号化のために使用される
データバイトとどのように関連するかを示した説明図。
の一方法を使用する状態を示すと共に本発明がどのよう
にして各キーバイトをそれが暗号化のために使用される
データバイトとどのように関連するかを示した説明図。
【図５】 本発明によりどのようにして保護されてい
るコードを各々がそれ自身の別個のキーで保護されるサ
ブセクションへ分離するかを示した説明図。
るコードを各々がそれ自身の別個のキーで保護されるサ
ブセクションへ分離するかを示した説明図。
２１ オンチップＥＰＲＯＭ（ＯＣＥＰＲＯＭ）２２
フェッチ、デコード及び実行（ＦＤＥ）ユニット２
３ セキュリティモニタ
フェッチ、デコード及び実行（ＦＤＥ）ユニット２
３ セキュリティモニタ
Claims (17)
- 【請求項１】 データを格納するメモリ手段が設けら
れており、前記メモリ手段内の位置を画定するデータア
ドレスを受取るアドレスバスが設けられており、前記メ
モリ手段内に格納されているデータに関連するデータを
前記データアドレスによって画定される位置に供給する
データバスが設けられており、前記データアドレスに基
づいてキーアドレスを供給する手段が設けられており、
前記キーアドレスは前記メモリ手段内の位置を画定し、
その内容は前記アドレスに関連する暗号キーとして作用
し、前記データバス上に暗号化データを供給するために
前記データを前記暗号キーで暗号化する手段が設けられ
ていることを特徴とするデータ装置。 - 【請求項２】 請求項１において、前記キーアドレス
を供給する手段が、前記キーアドレスを供給するために
前記データアドレスを変更する手段を有することを特徴
とするデータ装置。 - 【請求項３】 請求項２において、前記キーアドレス
が、前記データアドレスの一つ又はそれ以上のビットを
予め定めた値へ設定することによって与えられることを
特徴とするデータ装置。 - 【請求項４】 請求項２において、前記キーアドレス
が、前記データアドレスの一つ又はそれ以上のビットに
関し論理機能又は演算機能を実行することによって与え
られることを特徴とするデータ装置。 - 【請求項５】 請求項１において、前記暗号化手段が
、前記データ及び前記暗号キーの一つ又はそれ以上のビ
ットを論理的又は演算的に結合させる手段を有すること
を特徴とするデータ装置。 - 【請求項６】 請求項３において、前記一つ又はそれ
以上のビットとして作用するビットの選択が異なったデ
ータアドレスに対して変化することを特徴とするデータ
装置。 - 【請求項７】 請求項６において、前記一つ又はそれ
以上のビットの選択が前記データ及び／又は前記データ
アドレスの値に依存することを特徴とするデータ装置。 - 【請求項８】 請求項４において、前記一つ又はそれ
以上のビットとして作用するビットの選択が、前記デー
タ及び／又は前記データアドレスの値に依存することを
特徴とするデータ装置。 - 【請求項９】 請求項８において、前記一つ又はそれ
以上のビットの選択が前記データ及び／又は前記データ
アドレスの値に依存することを特徴とするデータ装置。 - 【請求項１０】 請求項５において、前記一つ又はそ
れ以上のビットの選択が前記データ及び／又は前記デー
タアドレスの値に依存することを特徴とするデータ装置
。 - 【請求項１１】 データを暗号化する方法において、
暗号化されるべきデータを包含するメモリ手段で位置を
画定するデータアドレスを受取り、前記データアドレス
に基づいてキーアドレスを与え、前記キーアドレスがそ
の内容が暗号キーとして作用する前記メモリ手段内の位
置を画定するものであり、前記暗号キーを使用して前記
データを暗号化させ、その際に暗号化データを供給する
、上記各ステップを有することを特徴とする方法。 - 【請求項１２】 請求項１１において、前記キーアド
レスを与えるステップが、前記データアドレスを変更さ
せて前記キーアドレスを与えるステップを有することを
特徴とする方法。 - 【請求項１３】 請求項１２において、前記データア
ドレスを変更して前記キーアドレスを与えるステップが
、一つ又はそれ以上のビット又は前記データアドレスを
予め定めた値へ設定するステップを有することを特徴と
する方法。 - 【請求項１４】 請求項１２において、前記データア
ドレスを変更して前記キーアドレスを与えるステップが
、前記データアドレスの一つ又はそれ以上のビットに関
し論理又は演算機能を実行するステップを有することを
特徴とする方法。 - 【請求項１５】 請求項１１において、前記暗号化ス
テップが、前記データ及び前記暗号キーの一つ又はそれ
以上のビットを論理的又は演算的に結合させることを包
含することを特徴とする方法。 - 【請求項１６】 請求項１において、前記データ装置
が集積回路を有しており、且つ前記暗号化手段が前記集
積回路外部において容易に入手可能でない少なくとも一
つの制御信号に応答して動作することを特徴とするデー
タ装置。 - 【請求項１７】 請求項１６において、前記暗号化手
段が非同期的に動作することを特徴とするデータ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/518,117 US5058164A (en) | 1990-05-03 | 1990-05-03 | Encryption of streams of addressed information to be used for program code protection |
| US518117 | 1990-05-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04229346A true JPH04229346A (ja) | 1992-08-18 |
Family
ID=24062621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3128197A Pending JPH04229346A (ja) | 1990-05-03 | 1991-05-02 | プログラムコード保護用に使用すべきアドレスした情報のストリームのエンクリプション |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5058164A (ja) |
| EP (1) | EP0455064B1 (ja) |
| JP (1) | JPH04229346A (ja) |
| KR (1) | KR100227875B1 (ja) |
| DE (1) | DE69120596T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995623A (en) * | 1996-01-30 | 1999-11-30 | Fuji Xerox Co., Ltd. | Information processing apparatus with a software protecting function |
| US7761780B2 (en) | 2005-11-28 | 2010-07-20 | Kabushiki Kaisha Toshiba | Method, apparatus, and system for protecting memory |
| JP2016517241A (ja) * | 2013-04-16 | 2016-06-09 | クアルコム，インコーポレイテッド | ストレージデバイスによって支援されるインライン暗号化および暗号化解除 |
Families Citing this family (147)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG46177A1 (en) * | 1989-12-13 | 1998-02-20 | Ibm | Computer system security device |
| JPH03276345A (ja) * | 1990-03-27 | 1991-12-06 | Toshiba Corp | マイクロコントローラ |
| JP2862030B2 (ja) * | 1991-06-13 | 1999-02-24 | 三菱電機株式会社 | 暗号化方式 |
| US5715403A (en) * | 1994-11-23 | 1998-02-03 | Xerox Corporation | System for controlling the distribution and use of digital works having attached usage rights where the usage rights are defined by a usage rights grammar |
| JPH08263438A (ja) | 1994-11-23 | 1996-10-11 | Xerox Corp | ディジタルワークの配給及び使用制御システム並びにディジタルワークへのアクセス制御方法 |
| US7117180B1 (en) | 1994-11-23 | 2006-10-03 | Contentguard Holdings, Inc. | System for controlling the use of digital works using removable content repositories |
| US5638443A (en) * | 1994-11-23 | 1997-06-10 | Xerox Corporation | System for controlling the distribution and use of composite digital works |
| US5634012A (en) * | 1994-11-23 | 1997-05-27 | Xerox Corporation | System for controlling the distribution and use of digital works having a fee reporting mechanism |
| US6865551B1 (en) | 1994-11-23 | 2005-03-08 | Contentguard Holdings, Inc. | Removable content repositories |
| US5629980A (en) * | 1994-11-23 | 1997-05-13 | Xerox Corporation | System for controlling the distribution and use of digital works |
| US6963859B2 (en) | 1994-11-23 | 2005-11-08 | Contentguard Holdings, Inc. | Content rendering repository |
| US5644636A (en) * | 1994-12-30 | 1997-07-01 | Xtec, Incorporated | Method and apparatus for securing data stored in semiconductor memory cells |
| US5606615A (en) * | 1995-05-16 | 1997-02-25 | Lapointe; Brian K. | Computer security system |
| US5917910A (en) * | 1995-10-16 | 1999-06-29 | Sony Corporation | Encrypting method and apparatus, recording method, decrypting method and apparatus, and recording medium |
| US5812883A (en) * | 1995-11-22 | 1998-09-22 | Mitsubishi Chemical America, Inc. | System for reading and storing formatting information after formatting a first storage medium and using the stored formatting information to format a second storage medium |
| CA2242596C (en) * | 1996-01-11 | 2012-06-19 | Mrj, Inc. | System for controlling access and distribution of digital property |
| US5892826A (en) * | 1996-01-30 | 1999-04-06 | Motorola, Inc. | Data processor with flexible data encryption |
| CA2173688C (en) * | 1996-04-09 | 2000-01-18 | Hideo Shimizu | Encryption apparatus and method capable of controlling encryption process in accordance with an internal state |
| US6760779B1 (en) * | 1996-07-08 | 2004-07-06 | William K. Riceman | Apparatus and method for high speed data communication |
| KR100201396B1 (ko) * | 1996-07-20 | 1999-06-15 | 구본준 | 이피롬의 비화코드 해독 방지회로 |
| FR2758898B1 (fr) * | 1997-01-28 | 1999-03-05 | Sagem | Procede de preservation de l'integrite de donnees logiciel |
| US6233684B1 (en) | 1997-02-28 | 2001-05-15 | Contenaguard Holdings, Inc. | System for controlling the distribution and use of rendered digital works through watermaking |
| KR100253328B1 (ko) * | 1997-09-30 | 2000-05-01 | 김영환 | 메모리의 데이터 보호회로 |
| US6345359B1 (en) * | 1997-11-14 | 2002-02-05 | Raytheon Company | In-line decryption for protecting embedded software |
| US7068787B1 (en) | 1998-10-23 | 2006-06-27 | Contentguard Holdings, Inc. | System and method for protection of digital works |
| US6937726B1 (en) | 1999-04-06 | 2005-08-30 | Contentguard Holdings, Inc. | System and method for protecting data files by periodically refreshing a decryption key |
| US7356688B1 (en) | 1999-04-06 | 2008-04-08 | Contentguard Holdings, Inc. | System and method for document distribution |
| US7286665B1 (en) | 1999-04-06 | 2007-10-23 | Contentguard Holdings, Inc. | System and method for transferring the right to decode messages |
| US6859533B1 (en) | 1999-04-06 | 2005-02-22 | Contentguard Holdings, Inc. | System and method for transferring the right to decode messages in a symmetric encoding scheme |
| US6289450B1 (en) | 1999-05-28 | 2001-09-11 | Authentica, Inc. | Information security architecture for encrypting documents for remote access while maintaining access control |
| JP4106156B2 (ja) * | 1999-07-07 | 2008-06-25 | 理想科学工業株式会社 | 孔版印刷装置 |
| GB9920502D0 (en) | 1999-09-01 | 1999-11-03 | Ncr Int Inc | Portable terminal |
| US6885748B1 (en) | 1999-10-23 | 2005-04-26 | Contentguard Holdings, Inc. | System and method for protection of digital works |
| US6741705B1 (en) * | 2000-02-23 | 2004-05-25 | Cisco Technology, Inc. | System and method for securing voice mail messages |
| US7743259B2 (en) | 2000-08-28 | 2010-06-22 | Contentguard Holdings, Inc. | System and method for digital rights management using a standard rendering engine |
| US7073199B1 (en) | 2000-08-28 | 2006-07-04 | Contentguard Holdings, Inc. | Document distribution management method and apparatus using a standard rendering engine and a method and apparatus for controlling a standard rendering engine |
| US6931545B1 (en) | 2000-08-28 | 2005-08-16 | Contentguard Holdings, Inc. | Systems and methods for integrity certification and verification of content consumption environments |
| US7237125B2 (en) | 2000-08-28 | 2007-06-26 | Contentguard Holdings, Inc. | Method and apparatus for automatically deploying security components in a content distribution system |
| JP2002105639A (ja) * | 2000-09-25 | 2002-04-10 | L'air Liquide | Ｍｏｃｖｄ処理用の銅原料液及びその製造方法 |
| US7343324B2 (en) | 2000-11-03 | 2008-03-11 | Contentguard Holdings Inc. | Method, system, and computer readable medium for automatically publishing content |
| US6978376B2 (en) | 2000-12-15 | 2005-12-20 | Authentica, Inc. | Information security architecture for encrypting documents for remote access while maintaining access control |
| US6912294B2 (en) | 2000-12-29 | 2005-06-28 | Contentguard Holdings, Inc. | Multi-stage watermarking process and system |
| US7028009B2 (en) * | 2001-01-17 | 2006-04-11 | Contentguardiholdings, Inc. | Method and apparatus for distributing enforceable property rights |
| US6754642B2 (en) | 2001-05-31 | 2004-06-22 | Contentguard Holdings, Inc. | Method and apparatus for dynamically assigning usage rights to digital works |
| WO2002057922A1 (en) | 2001-01-17 | 2002-07-25 | Contentguard Holdings, Inc. | Method and apparatus for managing digital content usage rights |
| DE10101972A1 (de) * | 2001-01-17 | 2002-07-25 | Siemens Ag | Vorrichtung mit einem Steuergerät und einem nicht-flüchtigen Speicher sowie Verfahren zum Betreiben einer solchen Vorrichtung |
| US7774279B2 (en) | 2001-05-31 | 2010-08-10 | Contentguard Holdings, Inc. | Rights offering and granting |
| US7206765B2 (en) | 2001-01-17 | 2007-04-17 | Contentguard Holdings, Inc. | System and method for supplying and managing usage rights based on rules |
| US8069116B2 (en) | 2001-01-17 | 2011-11-29 | Contentguard Holdings, Inc. | System and method for supplying and managing usage rights associated with an item repository |
| US7155011B2 (en) * | 2001-03-13 | 2006-12-26 | Victor Company Of Japan, Limited | Encryption method, decryption method, and recording and reproducing apparatus |
| US7185205B2 (en) * | 2001-03-26 | 2007-02-27 | Galois Connections, Inc. | Crypto-pointers for secure data storage |
| EP2267626B8 (en) * | 2001-03-28 | 2016-11-30 | NDS Limited | Digital rights management system and method |
| US8099364B2 (en) | 2001-05-31 | 2012-01-17 | Contentguard Holdings, Inc. | Digital rights management of content when content is a future live event |
| US8001053B2 (en) | 2001-05-31 | 2011-08-16 | Contentguard Holdings, Inc. | System and method for rights offering and granting using shared state variables |
| US7222104B2 (en) * | 2001-05-31 | 2007-05-22 | Contentguard Holdings, Inc. | Method and apparatus for transferring usage rights and digital work having transferrable usage rights |
| US8275716B2 (en) | 2001-05-31 | 2012-09-25 | Contentguard Holdings, Inc. | Method and system for subscription digital rights management |
| US6895503B2 (en) | 2001-05-31 | 2005-05-17 | Contentguard Holdings, Inc. | Method and apparatus for hierarchical assignment of rights to documents and documents having such rights |
| US6876984B2 (en) | 2001-05-31 | 2005-04-05 | Contentguard Holdings, Inc. | Method and apparatus for establishing usage rights for digital content to be created in the future |
| US7152046B2 (en) | 2001-05-31 | 2006-12-19 | Contentguard Holdings, Inc. | Method and apparatus for tracking status of resource in a system for managing use of the resources |
| US6973445B2 (en) * | 2001-05-31 | 2005-12-06 | Contentguard Holdings, Inc. | Demarcated digital content and method for creating and processing demarcated digital works |
| US8275709B2 (en) | 2001-05-31 | 2012-09-25 | Contentguard Holdings, Inc. | Digital rights management of content when content is a future live event |
| US6976009B2 (en) | 2001-05-31 | 2005-12-13 | Contentguard Holdings, Inc. | Method and apparatus for assigning consequential rights to documents and documents having such rights |
| US7725401B2 (en) | 2001-05-31 | 2010-05-25 | Contentguard Holdings, Inc. | Method and apparatus for establishing usage rights for digital content to be created in the future |
| CN1539117A (zh) | 2001-06-07 | 2004-10-20 | ��̹�е¿عɹɷ�����˾ | 在数字权利管理系统中支持多个委托区域的方法和装置 |
| AU2002345577A1 (en) | 2001-06-07 | 2002-12-23 | Contentguard Holdings, Inc. | Protected content distribution system |
| EP1393230A4 (en) * | 2001-06-07 | 2004-07-07 | Contentguard Holdings Inc | METHOD AND METHOD FOR MANAGING TRANSFER OF RIGHTS |
| US7774280B2 (en) * | 2001-06-07 | 2010-08-10 | Contentguard Holdings, Inc. | System and method for managing transfer of rights using shared state variables |
| JP2003134106A (ja) * | 2001-10-22 | 2003-05-09 | Victor Co Of Japan Ltd | 暗号化方法、復号化方法及び装置、並びに情報記録媒体 |
| US7921284B1 (en) | 2001-12-12 | 2011-04-05 | Gary Mark Kinghorn | Method and system for protecting electronic data in enterprise environment |
| US7681034B1 (en) | 2001-12-12 | 2010-03-16 | Chang-Ping Lee | Method and apparatus for securing electronic data |
| US6889210B1 (en) * | 2001-12-12 | 2005-05-03 | Pss Systems, Inc. | Method and system for managing security tiers |
| US7260555B2 (en) | 2001-12-12 | 2007-08-21 | Guardian Data Storage, Llc | Method and architecture for providing pervasive security to digital assets |
| US8065713B1 (en) | 2001-12-12 | 2011-11-22 | Klimenty Vainstein | System and method for providing multi-location access management to secured items |
| US7631184B2 (en) | 2002-05-14 | 2009-12-08 | Nicholas Ryan | System and method for imposing security on copies of secured items |
| US10360545B2 (en) | 2001-12-12 | 2019-07-23 | Guardian Data Storage, Llc | Method and apparatus for accessing secured electronic data off-line |
| US7380120B1 (en) | 2001-12-12 | 2008-05-27 | Guardian Data Storage, Llc | Secured data format for access control |
| US10033700B2 (en) | 2001-12-12 | 2018-07-24 | Intellectual Ventures I Llc | Dynamic evaluation of access rights |
| US7930756B1 (en) | 2001-12-12 | 2011-04-19 | Crocker Steven Toye | Multi-level cryptographic transformations for securing digital assets |
| US7178033B1 (en) | 2001-12-12 | 2007-02-13 | Pss Systems, Inc. | Method and apparatus for securing digital assets |
| USRE41546E1 (en) | 2001-12-12 | 2010-08-17 | Klimenty Vainstein | Method and system for managing security tiers |
| US7565683B1 (en) | 2001-12-12 | 2009-07-21 | Weiqing Huang | Method and system for implementing changes to security policies in a distributed security system |
| US7562232B2 (en) | 2001-12-12 | 2009-07-14 | Patrick Zuili | System and method for providing manageability to security information for secured items |
| US7783765B2 (en) | 2001-12-12 | 2010-08-24 | Hildebrand Hal S | System and method for providing distributed access control to secured documents |
| US7478418B2 (en) | 2001-12-12 | 2009-01-13 | Guardian Data Storage, Llc | Guaranteed delivery of changes to security policies in a distributed system |
| US7921288B1 (en) | 2001-12-12 | 2011-04-05 | Hildebrand Hal S | System and method for providing different levels of key security for controlling access to secured items |
| US7921450B1 (en) | 2001-12-12 | 2011-04-05 | Klimenty Vainstein | Security system using indirect key generation from access rules and methods therefor |
| US8006280B1 (en) | 2001-12-12 | 2011-08-23 | Hildebrand Hal S | Security system for generating keys from access rules in a decentralized manner and methods therefor |
| US7950066B1 (en) | 2001-12-21 | 2011-05-24 | Guardian Data Storage, Llc | Method and system for restricting use of a clipboard application |
| US8176334B2 (en) | 2002-09-30 | 2012-05-08 | Guardian Data Storage, Llc | Document security system that permits external users to gain access to secured files |
| US8613102B2 (en) | 2004-03-30 | 2013-12-17 | Intellectual Ventures I Llc | Method and system for providing document retention using cryptography |
| US8051303B2 (en) * | 2002-06-10 | 2011-11-01 | Hewlett-Packard Development Company, L.P. | Secure read and write access to configuration registers in computer devices |
| US7478235B2 (en) * | 2002-06-28 | 2009-01-13 | Microsoft Corporation | Methods and systems for protecting data in USB systems |
| US6920566B2 (en) * | 2002-07-12 | 2005-07-19 | Phoenix Technologies Ltd. | Secure system firmware by disabling read access to firmware ROM |
| KR100474526B1 (ko) * | 2002-07-19 | 2005-03-10 | 매그나칩 반도체 유한회사 | 외부 프로그램 코드를 보호할 수 있는 컨트롤 시스템 |
| US8171567B1 (en) | 2002-09-04 | 2012-05-01 | Tracer Detection Technology Corp. | Authentication method and system |
| US7512810B1 (en) | 2002-09-11 | 2009-03-31 | Guardian Data Storage Llc | Method and system for protecting encrypted files transmitted over a network |
| US7836310B1 (en) | 2002-11-01 | 2010-11-16 | Yevgeniy Gutnik | Security system that uses indirect password-based encryption |
| US7577838B1 (en) | 2002-12-20 | 2009-08-18 | Alain Rossmann | Hybrid systems for securing digital assets |
| US7890990B1 (en) | 2002-12-20 | 2011-02-15 | Klimenty Vainstein | Security system with staging capabilities |
| JP4891521B2 (ja) * | 2003-03-28 | 2012-03-07 | 三洋電機株式会社 | データ入出力方法、およびその方法を利用可能な記憶装置およびホスト装置 |
| US7257718B2 (en) | 2003-05-12 | 2007-08-14 | International Business Machines Corporation | Cipher message assist instructions |
| US8707034B1 (en) | 2003-05-30 | 2014-04-22 | Intellectual Ventures I Llc | Method and system for using remote headers to secure electronic files |
| WO2005003969A1 (en) * | 2003-06-27 | 2005-01-13 | Sun Microsystems, Inc. | Hybrid system implementing distinct and co-existing application execution environments and methods for implementing the same |
| US7730543B1 (en) | 2003-06-30 | 2010-06-01 | Satyajit Nath | Method and system for enabling users of a group shared across multiple file security systems to access secured files |
| US7555558B1 (en) | 2003-08-15 | 2009-06-30 | Michael Frederick Kenrich | Method and system for fault-tolerant transfer of files across a network |
| DE10345385B4 (de) | 2003-09-30 | 2005-10-06 | Infineon Technologies Ag | Entschlüsselung bzw. Verschlüsselung bei Schreibzugriffen auf einen Speicher |
| US7703140B2 (en) | 2003-09-30 | 2010-04-20 | Guardian Data Storage, Llc | Method and system for securing digital assets using process-driven security policies |
| US8127366B2 (en) | 2003-09-30 | 2012-02-28 | Guardian Data Storage, Llc | Method and apparatus for transitioning between states of security policies used to secure electronic documents |
| EP1658696B1 (en) | 2004-02-05 | 2009-07-01 | Research In Motion Limited | On-chip storage, creation, and manipulation of an encryption key |
| WO2005088533A1 (en) | 2004-03-12 | 2005-09-22 | Ingenia Technology Limited | Authenticity verification methods, products and apparatuses |
| DE602005014755D1 (de) | 2004-03-12 | 2009-07-16 | Ingenia Technology Ltd | Verfahren und vorrichtungen zur erzeugung authentifizierbarer gegenstände und ihrer nachfolgenden überprüfung |
| US7707427B1 (en) | 2004-07-19 | 2010-04-27 | Michael Frederick Kenrich | Multi-level file digests |
| GB2417592B (en) | 2004-08-13 | 2006-07-26 | Ingenia Technology Ltd | Authenticity verification of articles |
| GB2417074B (en) * | 2004-08-13 | 2007-11-21 | Ingenia Technology Ltd | Authenticity verification methods,products and apparatuses |
| US7458102B2 (en) * | 2004-08-17 | 2008-11-25 | Emc Corporation | Information security architecture for remote access control using non-bidirectional protocols |
| US7653802B2 (en) * | 2004-08-27 | 2010-01-26 | Microsoft Corporation | System and method for using address lines to control memory usage |
| US7734926B2 (en) * | 2004-08-27 | 2010-06-08 | Microsoft Corporation | System and method for applying security to memory reads and writes |
| US7822993B2 (en) * | 2004-08-27 | 2010-10-26 | Microsoft Corporation | System and method for using address bits to affect encryption |
| US7444523B2 (en) | 2004-08-27 | 2008-10-28 | Microsoft Corporation | System and method for using address bits to signal security attributes of data in the address space |
| GB2419434A (en) * | 2004-10-23 | 2006-04-26 | Qinetiq Ltd | Encrypting data on a computer's hard disk with a key derived from the contents of a memory |
| EP1849117A1 (en) * | 2005-02-11 | 2007-10-31 | Universal Data Protection Corporation | Method and system for microprocessor data security |
| RU2417448C2 (ru) * | 2005-07-27 | 2011-04-27 | Инджениа Холдингс Лимитед | Верификация аутентичности |
| US8566607B2 (en) * | 2005-08-26 | 2013-10-22 | International Business Machines Corporation | Cryptography methods and apparatus used with a processor |
| US20070050642A1 (en) * | 2005-08-26 | 2007-03-01 | International Business Machines Corporation | Memory control unit with configurable memory encryption |
| US20070067644A1 (en) * | 2005-08-26 | 2007-03-22 | International Business Machines Corporation | Memory control unit implementing a rotating-key encryption algorithm |
| GB2448245B (en) | 2005-12-23 | 2009-11-04 | Ingenia Holdings | Optical authentication |
| US9313027B2 (en) * | 2005-12-29 | 2016-04-12 | Proton World International N.V. | Protection of a calculation performed by an integrated circuit |
| US7484060B2 (en) * | 2006-04-27 | 2009-01-27 | Blue Coat Systems, Inc. | Systems and methods for protecting customer secrets during vendor troubleshooting |
| US8863230B1 (en) * | 2006-06-09 | 2014-10-14 | Xilinx, Inc. | Methods of authenticating a programmable integrated circuit in combination with a non-volatile memory device |
| US7987358B1 (en) * | 2006-06-09 | 2011-07-26 | Xilinx, Inc. | Methods of authenticating a user design in a programmable integrated circuit |
| US9251339B2 (en) * | 2007-12-29 | 2016-02-02 | International Business Machines Corporation | Core dump privacy during application failure |
| GB2466311B (en) | 2008-12-19 | 2010-11-03 | Ingenia Holdings | Self-calibration of a matching algorithm for determining authenticity |
| GB2466465B (en) | 2008-12-19 | 2011-02-16 | Ingenia Holdings | Authentication |
| GB2476226B (en) | 2009-11-10 | 2012-03-28 | Ingenia Holdings Ltd | Optimisation |
| US9910996B2 (en) * | 2010-06-16 | 2018-03-06 | Vasco Data Security, Inc. | Mass storage device memory encryption methods, systems, and apparatus |
| US9128876B2 (en) | 2011-12-06 | 2015-09-08 | Honeywell International Inc. | Memory location specific data encryption key |
| US8539601B2 (en) | 2012-01-17 | 2013-09-17 | Lockheed Martin Corporation | Secure data storage and retrieval |
| US10102390B2 (en) | 2012-06-28 | 2018-10-16 | Honeywell International Inc. | Memory authentication with redundant encryption |
| US9152801B2 (en) * | 2012-06-28 | 2015-10-06 | Steven W. Cooke | Cryptographic system of symmetric-key encryption using large permutation vector keys |
| US9411600B2 (en) * | 2013-12-08 | 2016-08-09 | Intel Corporation | Instructions and logic to provide memory access key protection functionality |
| US9729320B2 (en) * | 2014-02-25 | 2017-08-08 | Cavium, Inc. | Apparatus and method for software enabled access to protected hardware resources |
| CN104881611B (zh) | 2014-02-28 | 2017-11-24 | 国际商业机器公司 | 保护软件产品中的敏感数据的方法和装置 |
| IL234956A (en) * | 2014-10-02 | 2017-10-31 | Kaluzhny Uri | Data bus protection with enhanced key entropy |
| US10013363B2 (en) | 2015-02-09 | 2018-07-03 | Honeywell International Inc. | Encryption using entropy-based key derivation |
| US10708073B2 (en) | 2016-11-08 | 2020-07-07 | Honeywell International Inc. | Configuration based cryptographic key generation |
| US20180196956A1 (en) * | 2017-01-10 | 2018-07-12 | Renesas Electronics America Inc. | Security architecture and method |
| KR102659866B1 (ko) * | 2022-02-09 | 2024-04-22 | 김봉묵 | 꼬치 구이장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4087626A (en) * | 1976-08-04 | 1978-05-02 | Rca Corporation | Scrambler and unscrambler for serial data |
| DE2658065A1 (de) * | 1976-12-22 | 1978-07-06 | Ibm Deutschland | Maschinelles chiffrieren und dechiffrieren |
| US4246638A (en) * | 1978-09-14 | 1981-01-20 | Thomas William J | Method and apparatus for controlling usage of a programmable computing machine |
| JPS59501128A (ja) * | 1982-06-21 | 1984-06-28 | エス・ピ−・エル・ソフトウエア・プロテクト・ア−・ゲ− | デジタル情報コ−ド化方法および装置 |
| US4847902A (en) * | 1984-02-10 | 1989-07-11 | Prime Computer, Inc. | Digital computer system for executing encrypted programs |
| CH666972A5 (de) * | 1984-07-02 | 1988-08-31 | Software Protect Ltd | Verfahren und einrichtung zur verschluesselten datenuebertragung in datenverarbeitungsanlagen. |
-
1990
- 1990-05-03 US US07/518,117 patent/US5058164A/en not_active Expired - Lifetime
-
1991
- 1991-04-19 EP EP91106278A patent/EP0455064B1/en not_active Expired - Lifetime
- 1991-04-19 DE DE69120596T patent/DE69120596T2/de not_active Expired - Fee Related
- 1991-05-02 JP JP3128197A patent/JPH04229346A/ja active Pending
- 1991-05-02 KR KR1019910007090A patent/KR100227875B1/ko not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995623A (en) * | 1996-01-30 | 1999-11-30 | Fuji Xerox Co., Ltd. | Information processing apparatus with a software protecting function |
| US7761780B2 (en) | 2005-11-28 | 2010-07-20 | Kabushiki Kaisha Toshiba | Method, apparatus, and system for protecting memory |
| JP2016517241A (ja) * | 2013-04-16 | 2016-06-09 | クアルコム，インコーポレイテッド | ストレージデバイスによって支援されるインライン暗号化および暗号化解除 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100227875B1 (ko) | 1999-11-01 |
| DE69120596T2 (de) | 1997-02-20 |
| KR910020560A (ko) | 1991-12-20 |
| EP0455064A3 (en) | 1991-11-21 |
| US5058164A (en) | 1991-10-15 |
| DE69120596D1 (de) | 1996-08-08 |
| EP0455064B1 (en) | 1996-07-03 |
| EP0455064A2 (en) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229346A (ja) | プログラムコード保護用に使用すべきアドレスした情報のストリームのエンクリプション | |
| US7444668B2 (en) | Method and apparatus for determining access permission | |
| CN1647443B (zh) | 帮助具有多个级别软件的集成系统的安全操作的方法和系统 | |
| US7461268B2 (en) | E-fuses for storing security version data | |
| JP4260984B2 (ja) | 情報処理装置および情報処理方法 | |
| TWI498768B (zh) | 具有安全啟動機制之電腦系統、啟動電腦系統的方法、及中央處理單元 | |
| TWI460604B (zh) | 安全微控制器、硬體加密器及用於保全一微控制器內之內容之方法 | |
| US7266842B2 (en) | Control function implementing selective transparent data authentication within an integrated system | |
| US20070237325A1 (en) | Method and apparatus to improve security of cryptographic systems | |
| US8838950B2 (en) | Security architecture for system on chip | |
| EP1638033B1 (en) | Self testing and securing RAM system and method | |
| US8438658B2 (en) | Providing sealed storage in a data processing device | |
| JPH0713873A (ja) | チップ・カードのキーを保護する装置 | |
| CN110020561A (zh) | 半导体装置和操作半导体装置的方法 | |
| JP2005520231A (ja) | 周辺素子へのアクセス保護を含むデータプロセッシングシステムとその方法 | |
| US7975151B2 (en) | Decryption key table access control on ASIC or ASSP | |
| US20060080537A1 (en) | Illegal analysis / falsification preventing system | |
| EP1280038B1 (en) | System and method for code and data security in a semiconductor device | |
| US20060075236A1 (en) | Method and apparatus for high assurance processing | |
| KR20060135467A (ko) | 보호된 비휘발성 메모리를 사용하는 시스템 및 방법 | |
| US5687354A (en) | Memory system and method for protecting the contents of a ROM type memory | |
| JP5798007B2 (ja) | マイクロコンピュータおよびデータ処理装置 | |
| US8844022B2 (en) | Method and system to allow system-on-chip individual I/O control to be disabled and enabled by programmable non-volatile memory | |
| KR20250177937A (ko) | 키 암호화 키를 생성하는 집적회로 및 그것의 동작 방법 | |
| CN116203886A (zh) | 一种应用于fpga的高安全电路 |