JPH04229360A - 密結合対称型マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、少なくとも２つのプロ
セッサと、周辺機器と、通常の入出力オペレーションに
おけるデータ転送のために前記プロセッサと前記周辺機
器とを接続するリンク手段とを含む密結合対称型マルチ
プロセッサシステムに関する。

【０００２】

【従来の技術】この数年間におけるコンピュータの能力
（ｐｏｗｅｒ　）および使い易さすなわち“ユーザフレ
ンドリネス”の向上はめざましく、パーソナルコンピュ
ーティングの爆発的増加等によりますます使い易くなり
つつある端末を介し対話モードでユーザに即座に応答す
ることができるトランザクショナルコンピューティング
を広く生じさせた。

【０００３】このコンピュータの使い易さの向上は、小
，中，大企業の営む過程において実時間処理すなわち即
時データ更新がこれまでになく深く統合されるという新
たな適用分野を生じさせた。また、企業の構造がコンピ
ュータシステムの実時間処理に大きく依存するように変
化しつつある。

【０００４】ユーザの上記のような変化により、コンピ
ュータシステムの設計者はコンピュータシステムがユー
ザの真の要求を満たし得るものとなるようにユーザの要
求を考慮することを強いられた。データ処理の僅かの中
断さえ許容できなかったり、困難を伴えばそのような中
断を許容することができる適用分野、すなわち、サービ
スの１００％の連続性が要求されるすべての適用分野で
は特にそうである。この種の要求はビジネスの活動分野
（生産，財務／金融取引き，通信，．．．）の如何に関
わらず殆どどこでも生ずるものである。

【０００５】この種の要求を満たすために、前記トラン
ザクショナルコンピューティングは新しい型式のコンピ
ュータハードウェアを登場させた。“フォールトトレラ
ント”と呼ばれるもので、コンピュータシステムの全体
ないし一部の僅かな中断でもビジネスの適正な遂行及び
そのイメージが損なわれる結果となりかねない活動分野
において、タスク処理中は可能な限り連続性を保証し得
るものである。

【０００６】特に、この処理連続性という概念は、処理
を行うコンピュータシステムの“ロバストネス（ｒｏｂ
ｕｓｔｎｅｓｓ）”という概念、すなわち、一つもしく
はそれ以上の構成部品のフォールトないしフェイルュア
にも関わらず動作を継続する能力に対応する。この能力
は、特に、コンピュータシステムが、ユーザには見える
べきでないフォールトないしディフェクトを軽減すべく
自身を再構成することができるようにすることにより取
得される。 例えば、マルチプロセッサシステムにおいては、そのよ
うな再構成は、あるプログラムを実行するのに必要な一
個もしくはそれ以上のタスクの遂行を、ブレイクダウン
したプロセッサから他のプロセッサに移すこととなる。

【０００７】従ってそのようなコンピュータシステムは
、例えば１秒間に約１００トランザクション等のトラン
ザクション能力を有していなければならず、また、最高
のセキュリティで動作することができなければならない
。

【０００８】現在、“フォールトトレラント”コンピュ
ータハードウェアは、系統的なハードウェアの冗長性を
基本とする大型マシンと類似の技術設計で構成されたマ
シンから成っており、コストが非常に高く、ユーザは極
めて少数に限定されている。

【０００９】上記したハードウェアの冗長性は、一般に
、マルチプロセッサコンピュータシステムの場合には、
ハードウェア手段の半分を動作させ、残り半分はブレイ
クダウンを待って休ませることとなる。

【００１０】また、プロセッサと周辺機器（ディスク，
コンソール，デスク，．．．）との間の通信手段にはバ
ス、特に中央バスが用いられる。中央バスは、全てのプ
ロセッサに共用され、タスク実行時等におけるプロセッ
サ間のメッセージ転送とデータ転送器そのもののための
データ転送との双方を行うものである。その結果、シス
テムはこの種のバスに通常伴う衝突の問題を抱えること
になる。その問題は、それらバスが、一般に事前には知
り得ない長さが可変の短いメッセージの交換のためやプ
ロセッサ間対話に特有のタスク要求のために比べて、固
定ブロックで動作する直接メモリアクセス（ＤＭＡ）の
データ転送器のためによりよく用いられるという事実に
よって一層悪化する。

【００１１】バスに特有のそれらの問題は、システムの
再構成は可能な限り最良の条件の下では行い得ないとい
うことを意味する。再構成のためには、メッセージがバ
スによって伝送されることが必要であり、また、処理連
続性を保証するために、それらメッセージは直ちにある
プロセッサもしくは他のプロセッサによって考慮されな
ければならない。その結果、このような処理連続性は９
８〜９９％より決して良くはならず、そのために、コン
ピュータシステムの価格を考慮するとき、なんとしても
受入れ難いある程度の不確実性を残す。

【００１２】さらに、経験によれば、タスクの実行中に
生じ得るフォールトないしブレイクダウンの９０％が、
本質的には、ハードウェアよりもむしろソフトウェアと
関係しており、このことは、ハードウェアを多重化する
こと（ｄｏｕｂｌｉｎｇ　ｕｐ　）は決して完全な解決
策ではないことを示す。

【００１３】

【発明が解決しようとする課題】このように、所謂“フ
ォールトトレラント”マシンを開発するためのコンピュ
ータの市場は益々大きく成りつつあるが、現在流通して
いるマシンのコストが障壁となって、無数の潜在的消費
者を思い止まらせていることから始まり、本発明の目的
は、高いトランザクション速度を有し、しかも、各プロ
セッサが別個のタスクを実行し得るが、処理上の要請が
あれば、あるプロセッサがブレイクダウンした場合には
実行中のタスクの実行を継続させるために他のプロセッ
サが動員され、これにより、最高のセキュティで処理の
連続を保証するマルチプロセッサシステムを設計するこ
とにあり、この目的は、斬新かつ独創的で、ソフトウェ
アのフェイルュア等の場合における上記の問題を軽減す
る一方、多くの利益を享受するシステムアーキテクチャ
によって達成される。

【００１４】

【課題を解決するための手段】そして、請求項１の発明
の要旨は、少なくとも２つのプロセッサと、周辺機器と
、入出力オペレーションにおけるデータ転送のためにプ
ロセッサと周辺機器とを接続するリンク手段とを含む密
結合対称型マルチプロセッサシステムであって、各プロ
セッサが、プロセッサ間通信専用の各チャネルによって
他の全てのプロセッサと直接接続されるものを提供する
ことにある。

【００１５】請求項２の発明の要旨は、請求項１記載の
密結合対称型マルチプロセッサシステムにおいて、各チ
ャネルを、各端部に各伝送方向用のバッファメモリを含
むＦＩＦＯ型のチャネルによって構成し、それにより、
各チャネルをシリアルもしくはパラレルなデータ伝送と
非同期的に動作し得るものとしたことにある。

【００１６】請求項３の発明の要旨は、請求項１記載の
密結合対称型マルチプロセッサシステムを、ユーザにと
っての中断なしで処理し続けるように全てのフォールテ
ィリソースを再構成することが可能であり、それにより
、本システムをブレイクダウン等のオペレーティングフ
ォールトに対して強くする実時間カーネルの下で動作す
るものとしたことを要旨とする。

【００１７】請求項４の発明の要旨は、請求項３記載の
密結合対称型マルチプロセッサシステムにおいて、プロ
セッサを、周期的に相互に対話し、ブレイクダウン等の
場合に実現が必要である可能性のある全ての再構成を決
定するものとしたことにある。

【００１８】

【作用】請求項１の発明に係る密結合対称型マルチプロ
セッサシステムにおいては、各プロセッサが、プロセッ
サ間通信専用の各チャネルによって他の全てのプロセッ
サと直接接続されている。

【００１９】請求項２の発明に係る密結合対称型マルチ
プロセッサシステムにおいては、各チャネルが、各端部
に各伝送方向用のバッファメモリを含むＦＩＦＯ型のチ
ャネルによって構成され、それにより、各チャネルがシ
リアルもしくはパラレルなデータ伝送と非同期的に動作
し得る。

【００２０】請求項３の発明に係る密結合対称型マルチ
プロセッサシステムにおいては、自身が、ユーザにとっ
ての中断なしで処理し続けるように全てのフォールティ
リソースを再構成することが可能であり、それにより、
本システムをブレイクダウン等のオペレーティングフォ
ールトに対して強くする実時間カーネルの下で動作する
。

【００２１】請求項４の発明に係る密結合対称型マルチ
プロセッサシステムにおいては、プロセッサが、周期的
に相互に対話し、ブレイクダウン等の場合に実現が必要
である可能性のある全ての再構成を決定する。

【００２２】

【発明の効果】そのため、請求項１〜４の各発明に従え
ば、処理の連続性が向上するという効果が得られる。

【００２３】さらに、本システムのコストを現在流通中
のシステムの約１０分の１のコストに削減することがで
き、遙かに多くのユーザを獲得することが可能となると
いう効果も得られる。

【００２４】さらに、本システムはマイクロおよびミニ
コンピューティングと互換性を有し、特に、ＡＴ＆Ｔ社
の“ＵＮＩＸ（商標）”システムと共に動作し得るとい
う効果も得られる。“ＵＮＩＸ”システムは、応用プロ
グラムを実行するように設計された“オープン”型のシ
ステムである。“オープン”型システムとは、システム
と互換性のある如何なる応用プログラムも、そのプログ
ラムをシステムにもシステムのフォールトトレラント動
作にも適合させる必要なく、受け入れることのできるシ
ステムをいう。

【００２５】さらに、現在のシステムではバスの伝送問
題故に数個のプロセッサしか使用することができないが
、本システムはｎ個（ｎは１０を越える数であり得る）
のプロセッサを含み得、それにより、ｎ（ｎ−１）／２
個のプロセッサ間チャネルが必要となるという効果も得
られる。その結果、本システムは能力に優れ、高いトラ
ンザクション速度を有する。

【００２６】加えて、この斬新なアーキテクチャでは、
リソースの量（プロセッサの数として）を変えることな
く、能力／信頼度の境界線を完全に変えることができる
。プロセッサを、ある時には能力要求を満たすために能
力に、ある時にはセキュリティ要求を満たすために冗長
性にダイナミックに割り当てるのである。この動作は極
めて重要である。というのは、例えば、中断後の再開時
に一貫性（ｃｏｈｅｒｅｎｃｅ　）の維持が極めて重要
であることが知られていれば、“安全”を選んで冗長性
を目指すように、データベース管理システム（ＤＢＭＳ
）における計算（インデックスの更新）の特定のステー
ジを単純化することができるからである。

【００２７】

【実施例】以下、請求項１〜４に共通の実施例を図面を
参照しつつ詳細に説明する。図１に概念的に示されたコ
ンピュータシステムは、３つのプロセッサＰ１〜Ｐ３と
、一組の周辺機器１〜７と、プロセッサＰ１〜Ｐ３と周
辺機器１〜７とを接続するリンク手段Ｂ１，Ｂ２とを有
するマルチプロセッサシステムから成っている。

【００２８】図１の実施例では、周辺機器として、ディ
スクユニット１〜４と、テープスプーラ５と、端末サー
バ６と、制御卓ないしコンソール等の端末７とが含まれ
ている。リンク手段には、周辺機器１〜５とプロセッサ
Ｐ１〜Ｐ３とを接続するＳＣＳＩ型の標準化入出力外部
バスＢ１と、サーバ６とプロセッサＰ１〜Ｐ３とを接続
するＥＴＨＥＲＮＥＴ型の標準化入出力外部バスＢ２と
が使用されている。

【００２９】本マルチプロセッサシステムは対称型、す
なわち、プロセッサＰ１〜Ｐ３は互いに等しく、それぞ
れオペレーティングシステムの同一コピーを実行する。 また、本マルチプロセッサシステムは密結合型、すなわ
ち、あるプログラムを実行する際に各プロセッサ間を要
求の形式で多くの対話を行うものである。本マルチプロ
セッサシステムにおいては、一つのプロセッサが自身に
要求された全てのオペレーションを実行することができ
なければ、オペレーティングシステムがそれらオペレー
ションないしタスクを各プロセッサ間に分散することが
あり得る。

【００３０】本発明の本質的な特徴により、本コンピュ
ータシステムのアーキテクチャにはさらに、プロセッサ
Ｐ１〜Ｐ３の各々を他のプロセッサの各々に直接接続す
る通信チャネルｂが含まれる。プロセッサＰ１とＰ２の
間のチャネルｂ１２と、プロセッサＰ１とＰ３の間のチ
ャネルｂ１３と、プロセッサＰ２とＰ３の間のチャネル
ｂ２３とである。

【００３１】正確には、プロセッサＰ１〜Ｐ３はそれぞ
れ、他の全てのプロセッサと全二重・二地点間・ＦＩＦ
Ｏ型のチャネルによって直接接続され、それにより、完
全な直交性（ｔｏｔａｌ　ｏｒｔｈｏｇｏｎａｌｉｔｙ
　）を有する。換言すれば、各チャネルｂは、伝送方向
（プロセッサへの方向及びプロセッサからの方向）の各
々に設けられたバッファメモリを介してプロセッサＰ１
〜Ｐ３と通信を行う。 各バッファメモリはレジスタのスタックから成り、それ
らレジスタは、最初にスタックに入ったデータが最初に
そこから出るという態様で用いられる。こうして、２つ
のプロセッサ間においてメッセージは非同期的に転送さ
れ、それにより、効率が高められる。特に、あるプロセ
ッサによって他のプロセッサに呼び出される要求は、タ
スクの正常な処理中であってもシステムの再構成中であ
っても、遅滞なく処理される。これら要求は短いので、
発信側のプロセッサが要求を作ると直ちに物理的な転送
が始められ、それにより、プロセッサ間のチャネルｂの
非同期的オペレーションにより、情報を失う危険を全く
伴わないで最大限のオーバラップを保証することができ
るのである。

【００３２】チャネルｂによるメッセージの伝送は、装
置の使用目的に応じて、シリアル形式でもパラレル形式
でも可能である。

【００３３】本システムのオペレーティングシステムに
は、適当な実時間カーネルが含まれる。この実時間カー
ネルは、本システムのアーキテクチャの下において、全
てのリソースを再構成することが可能であり、加えて、
自由にフォールティリソースを除外することができるよ
うにすることも可能である。それによりカーネルは、ユ
ーザが中断することなく処理を実行する。それにより、
本システムはブレイクダウン等のオペレーティングフォ
ールトに対して強くされている。

【００３４】正確には、ユーザによって要求されたタス
クの実行中、オペレーティングシステムはタスク実行中
の種々のプロセッサＰ１〜Ｐ３を制御する。このことは
、メッセージがプロセッサ間をチャネルｂを介して、複
数のプロセッサＰ１〜Ｐ３が相互に、バスＢを介した同
時データ転送がプロセッサ間通信を妨害することもその
逆もないという事実の下で安全に対話することができる
という状態で伝送されることを意味する。

【００３５】時々オペレーティングシステムはユーザプ
ログラムタスクの実行を一時的に停止し、プロセッサ間
の“ミーティング”を準備して、各プロセッサＰ１〜Ｐ
３がチャネルｂを介して相互に対話することにより多数
決でそのタスクの継続に必要な再構成を決定するように
する。そこで、タスクの実行中に、場合によってはテス
トないし診断プログラムが実行される等により、ソフト
ウェアもしくはハードウェアフェイルュアが検出され、
関係するプロセッサのオペレーティングシステムがその
報告を受けた場合は何時でも、オペレーティングシステ
ムは、タスクの処理がそのフォールトの出現の直前から
再開することができるように、場合によっては例えばそ
のフェイルュアによって破壊されたかもしれないファイ
ルの回復と共に、再構成を決定する。このように、上記
の再構成では、全てのプロセッサＰ１〜Ｐ３の間でメッ
セージが伝送される必要があり、それらのメッセージは
プロセッサ間対話専用のチャネルｂを通る。その結果、
外部バスＢ１，Ｂ２の状態とは無関係に、それらのメッ
セージがユーザに迷惑にならないように即座に処理され
る。極端な場合、仮に一つを除いて全てのプロセッサＰ
１〜Ｐ３がフォールト状態となると、最後に残ったプロ
セッサが全てのプログラムの実行を引き受けるであろう
。

【００３６】特に、プロセッサＰ１〜Ｐ３は、インテル
社の４８６等のＣＰＵを含み、個人メモリとＩ／Ｏ装置
とを有するシングルカードマイクロコンピュータでもよ
い。プロセッサ間通信用のチャネルｂとしては、１００
Ｍビット／ｓで動作し、各伝送方向に約１０〜３０Ｍバ
イト／ｓのデータ転送速度を有する８ビットパラレルも
しくはオプティカルシリアルリンクを含むリンクでもよ
い。

【００３７】図２には本発明の別の実施例が示されてい
る。本コンピュータシステムは、５つのプロセッサＰ１
〜Ｐ５と、一組の周辺機器１〜８と、プロセッサＰ１〜
Ｐ５と周辺機器１〜８とを接続するリンク手段Ｂ１，Ｂ
’１，Ｂ２とを含むマルチプロセッサシステムから成っ
ている。図１の実施例と同様に、５つのプロセッサＰ１
〜Ｐ５は１０個のチャネルｂによって他のすべてのプロ
セッサと接続されている。

【００３８】本実施例では、周辺機器として、ディスク
ユニット１〜４と、２つの端末サーバ５，６と、それら
サーバにそれぞれ対応する２つの端末７，８と、Ｘ１１
型の端末９とが使用されている。リンク手段としては、
プロセッサＰ１，Ｐ２とディスクユニット１，２とを接
続するＳＣＳＩ型の入出力外部バスＢ１と、プロセッサ
Ｐ４，Ｐ５とディスクユニット３，４とを接続する他の
ＳＣＳＩ型の入出力外部バスＢ’１と、サーバ５，６，
Ｘ１１型の端末９とプロセッサＰ３，Ｐ４とを接続する
ＥＴＨＥＲＮＥＴ型の入出力外部バスＢ２とが使用され
ている。

【００３９】図１を参照して説明したコンピュータシス
テムの能力について上に述べたことはすべて、図２に示
すコンピュータシステムに等しく当てはまる。

【００４０】当然のことながら、本発明は以上の２つの
実施例に限定されるものではない。特に、プロセッサＰ
１〜Ｐ３（図１）もしくはプロセッサＰ１〜Ｐ５（図２
）あるいは一般にプロセッサＰ１〜Ｐｎに関係する外部
環境はすべて、本発明の本質的特徴、すなわち、すべて
の組のプロセッサを相互に接続する専用のチャネルが見
られる限りは本発明の範囲内でコンピュータシステムご
とに変更可能である。

【図面の簡単な説明】

【図１】請求項１〜４の発明に共通の一実施例である密
結合対称型マルチプロセッサシステムを概念的に示す図
である。

【図２】別の実施例である密結合対称型マルチプロセッ
サシステムを概念的に示す図である。

【符号の説明】

Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５　　プロセッサ１，２，
３，４，５，６，７，８，９　　周辺機器Ｂ１，Ｂ２，
Ｂ’１　　リンク手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　少なくとも２つのプロセッサと、周辺
   機器と、入出力オペレーションにおけるデータ転送のた
   めに前記プロセッサと前記周辺機器とを接続するリンク
   手段とを含む密結合対称型マルチプロセッサシステムで
   あって、前記各プロセッサが、プロセッサ間通信専用の
   各チャネルによって他の全てのプロセッサと直接接続さ
   れることを特徴とするもの。
2. 【請求項２】　　前記各チャネルが、各端部に各伝送方
   向用のバッファメモリを含むＦＩＦＯ型のチャネルによ
   って構成され、それにより、各チャネルがシリアルもし
   くはパラレルなデータ伝送と非同期的に動作し得る請求
   項１のシステム。
3. 【請求項３】　　前記システムが、ユーザにとっての中
   断なしで処理し続けるように全てのフォールティリソー
   スを再構成することが可能であり、それにより、本シス
   テムをブレイクダウン等のオペレーティングフォールト
   に対して強くする実時間カーネルの下で動作する請求項
   １のシステム。
4. 【請求項４】　　前記プロセッサが、周期的に相互に対
   話し、ブレイクダウン等の場合に実現が必要である可能
   性のある全ての再構成を決定する請求項３のシステム。