JPH04229635A

JPH04229635A - アンチヒューズを有する集積回路

Info

Publication number: JPH04229635A
Application number: JP3097835A
Authority: JP
Inventors: Steven A Lytle; スチーヴン　エー．ライトル
Original assignee: American Telephone and Telegraph Co Inc
Current assignee: AT&T Inc
Priority date: 1990-04-30
Filing date: 1991-04-30
Publication date: 1992-08-19
Also published as: KR910019241A; EP0455414A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は複数の電気的にプログラム可能な
アンチヒューズを有する集積回路に係る。

【０００２】

【本発明の背景】現在の半導体集積回路は、典型的な場
合、数百万の個別要素を有する。単一のチップ上に十分
な特性をもたせてすべての個別要素を作成することが困
難なため、多くの集積回路チップ、特にランダムアクセ
スメモリ（ＲＡＭ）を有するチップは、冗長成分をもた
せて製作される。冗長成分は欠陥のある要素の代わりと
して、最終的な回路に選択的に含まれる。このことはラ
ンダムアクセスメモリの製作において、現在共通して行
われている。集積回路製作におけるパターン複写に必要
なマスクの製作価格は、本質的で、ある種の集積回路は
標準マスクで作られ、次にデバイス製作が完了した後、
注文に応じて作られるようになる。そのような特殊化プ
ロセスは、プログラム可能な論理アレイ及び多くのリー
ドオンリーメモリ製作において、共通して用いられてい
る。前者及び後者は典型的な場合、それぞれＰＬＡ及び
ＲＯＭと呼ばれている。ＰＬＡ、ＲＡＭおよびＲＯＭに
ついての製作過程における共通の要素は、所望の回路を
生成させるために、電気的回路を選択的に開いたり閉じ
たりするものである。

【０００３】電気的に回路を閉じるための１つの技術は
、構造に電圧を印加し、電圧が閾値を超えた時、構造は
高い抵抗状態から低い抵抗状態へ変わるようにすること
である。そのような構造の１つについては、１９８４年
４月１０日に承認された米国特許第４，４４２，５０７
号に述べられており、電気的に変更できる抵抗を有する
材料を使用している。材料は元素Ｓｉ、Ｇｅ、Ｃ及びＡ
ｓ又はＰが１０／ｃｍ３以下の濃度でドーパントとして
存在するアルファスズから成るグループから選択される
。材料を貫く導電路の数を減らすため、材料はそれに接
する多結晶リードの粒径より小さい粒径を持つ必要があ
る。構造は電気的にプログラム可能なリードオンリーメ
モリー中で用いられた。１９８４年１２月１１日に承認
された米国特許第４，４８８，２６２号は、エミッタ領
域が少なくとも部分的に誘電体で被覆されたバイポーラ
トランジスタを有する電気的にプログラム可能なＲＯＭ
について述べている。遷移金属の酸化物又はチタン化物
である誘電体は、プログラム中に降伏し、そのためビッ
トラインとエミッタ間にオーム性接触が形成される。

【０００４】もう１つの電気的にプログラム可能なメモ
リについては、１９８５年２月１２日に承認された米国
特許第４，４９９，５５７号に述べられている。そのメ
モリはスパッタリング、プラズマ堆積、化学気相堆積及
び電子ビーム蒸着を含むいくつかの方法の任意のもので
堆積させればよいアモルファスシリコンを用いる。アモ
ルファスシリコンはＨ及びＦとともに、０．１ないし５
パーセントの量存在するＢ又はＰのような周知のドーパ
ントを有する。後者の元素は１０原子パーセントもの量
存在する。ドーパントは導電率、従ってＯＦＦ状態の漏
れ電流を増すが、この導電率の増加は、それによってセ
ルの試験と使用の両方が容易になるため望ましいと言え
る。更に、高抵抗ＯＦＦ状態から低抵抗ＯＮ状態へ電気
的に導入される遷移は、アモルファスシリコンを、結晶
性の導電性シリコンに変える。すなわち、誘電体の降伏
とそれに続く電流により生じるオーム性加熱は相変化を
起こす。

【０００５】構造中で用いられた誘電体材料は、著者に
よって具体的に示されてはいないが、ｎ＋シリコン／誘
電体／多結晶シリコンの電気的にプログラム可能な構造
について、ＩＥＤＭ１９８８，７８６−７８９頁で解説
されている。電流がヒューズのように回路を解放するの
ではなく、閉じるため、著者はプログラム可能な構造に
、“アンチヒューズ”という用語を適用している。この
用語は現在当業者により一般的に用いられている。バイ
ポーラＲＯＭについてのアンチヒューズに関しては、１
９８６バイポーラサーキット・アンド・テクノロジー・
９９−１００頁に述べられている。アンチヒューズはア
モルファスシリコン層の相対する側に金属層を有するア
ンドープ・アモルファスシリコンの層を用いた。アモル
ファスシリコン堆積法については、明確に述べられてい
ない。もし金属層がＡｌから成るなら、Ａｌのスパイク
を防止するため、シリコンと金属の間に、障壁層が存在
した。しかし、２ボルトにおいて、１０μＡもの大きな
アンチヒューズを貫く漏れ電流が、電流ＯＦＦ状態で存
在した。この漏れはバイポーラＲＯＭに対して厳密な限
界のようにはみえなかった。しかし、ある種の用途によ
っては、より高いＯＦＦ状態抵抗、従ってより低い漏れ
電流が望ましい。

【０００６】

【本発明の要旨】本発明の集積回路は、複数のデバイス
と、第１及び第２の複数の空間的に分離された導電性部
分であって、前記第１の複数の導電性部分の少なくとも
１つが、前記デバイスの少なくとも１つに電気的に接触
し、前記第２の複数の導電性部分の少なくとも１つが、
交差部において、前記第１の複数の部分に含まれる少な
くとも１つと交差する複数の導電性部分と、前記回路は
複数の前記交差部を有し、複数のアンチヒューズであっ
て、交差部毎に１つのアンチヒューズがあり、各アンチ
ヒューズはＩＶ族元素から成るグループから選択された
アモルファス材料及び抵抗増加ドーパントから成る層を
含むアンチヒューズと、アモルファス材料の前記層と前
記第２の複数の前記導電性部分の少なくとも１つの間の
ドーパント材料を含む層とを含む。一実施例において、
抵抗増加ドーパントは２ないし８原子パーセントの量存
在する水素である。好ましい実施例において、アモルフ
ァス材料はＳｉから成り、それはプラズマ促進化学気相
堆積（ＰＥＣＶＤ）により堆積させるのが望ましい。別
の実施例において、ドーパント材料は、少なくとも一種
類の遷移金属を含む。更に別の実施例においては、遷移
金属はＴｉから成る。更に好ましい実施例において、ア
ンチヒューズは更にシリコンと導電性部分の少なくとも
１つの間に、少なくとも１つの拡散障壁層を含み、それ
はＡｌのような材料が、アモルファスシリコン中へ又は
それを貫いて拡散するのを防止する。更になお好ましい
実施例において、拡散障壁はＴｉ：Ｗから成る。アンチ
ヒューズはそのＯＦＦ状態にあってもよく、そのＯＮ状
態にプログラムしてもよい。ＯＮ状態の抵抗は単一のド
ーパント層が存在する時は、プログラム電圧の極性に依
存する。デバイスは典型的な場合、トランジスタ、電界
効果又はバイポーラである。更に別の実施例において、
アモルファス材料は少なくとも５０×１０４Ωｃｍの抵
抗率を有するシリコンから成る。

【０００７】

【詳細な記述】アンチヒューズを有する集積回路の例が
、概略的に図１に描かれている。水平に走っている第１
の複数の空間的に分離された導電性部分１０１，１０３
及び１０５と垂直に走っている第２の複数の空間的に分
離された導電性部分２０１，２０３及び２０５が描かれ
ている。第１の複数の部分は第２の複数の部分より低い
所にあり、第１及び第２の複数の部分は、中間誘電体層
（図示されていない）により相互に分離されている。第１及び第２の複数の部分は、図示されているように、
複数の交差部を持つ。また、アンチヒューズ３０１，３
０３及び３０５が、それぞれ部分１０１及び２０１，１
０３及び２０３，１０５及び２０５間に描かれている。アンチヒューズ３０１，３０３及び３０５はそれぞれ交
差点１１２１，１３２３及び１５２５に配置されている
。デバイス１０７，１０９及び１１１はそれぞれ部分１
０１，１０３及び１０５に電気的に接続されている。デバイスへの電気的接触は、導電体を通してである。バ
イポーラトランジスタを含む他の形のデバイスの使用も
考えられるが、デバイスは典型的な場合、電界効果トラ
ンジスタである。もちろん、典型的な回路は多くの部分
、アンチヒューズ及びデバイスを有してよい。しかし、
図示された限定された数で、説明のためには十分である
。そのようなデバイスの要素は、当業者には周知で、詳
細に描く必要はない。デバイス１０７はアンチヒューズ
３０１をその高抵抗ＯＦＦ状態からその低抵抗ＯＮ状態
に変えることにより、部分２０１と電気的に接触させて
もよい。情報を回路にプログラムするために、アンチヒ
ューズを選択的にそれらの低抵抗ＯＮ状態に変えるもの
を含む多くの型の集積回路が考えられる。それらの回路
には、電気的にプログラム可能なリードオンリーメモリ
ー（ＥＰＲＯＭ）及びプログラム可能な論理アレイ（Ｐ
ＬＡ）が含まれる。

【０００８】本発明に従うアンチヒューズを有する集積
回路の一部の断面図が図２に描かれている。描かれてい
る回路の部分は通路を含む。描かれているのは、基板１
、第１の導電性部分３、第１の障壁層５、第１のドーパ
ント層７、誘電体層９、アモルファスシリコン層１１、
第２のドーパント層１３、第２の障壁層１５及び第２の
導電性部分１７である。第１及び第２の導電性部分は、
それぞれ第１及び第２の複数の部分である。他の金属を
使用してもよいが、第１及び第２の導電性部分３及び１
７は典型的な場合Ａｌである。障壁層５及び１５はアモ
ルファスシリコン層中へ又はアモルファスシリコンの導
電体層中への好ましくない拡散を停止する材料から成る
。もしそのような拡散が問題でないなら、障壁層は省い
てもよい。第１及び第２のドーパント層７及び１３は、
アンチヒューズに少なくとも閾値電圧以上の電圧が印加
された時、シリコンと反応してアモルファスシリコン層
を貫く導電路を形成するドーパント材料を含む。ドーパ
ント材料は遷移金属から成るグループから選択された少
なくとも１つの元素を含む。アンチヒューズをその低抵
抗ＯＮ状態に電気的に変えるため、典型的な場合第２層
である少なくとも単一のドーパント層は存在する必要が
ある。誘電体層９は図示されるように、通路を形成する
ためパターン形成されたシリコン酸化物が典型である。

【０００９】層１１の基本的な成分は、シリコンのよう
なアモルファスＩＶ族元素であるが、層はまた抵抗を高
めるドーパントを有してもよい。抵抗の増加は、アンド
ープアモルファスシリコンの抵抗率から測定される。一
実施例において、ドーパントは水素で、それは２ないし
８原子パーセント存在する。すなわち、層１１はアモル
ファスシリコン水素から成る。アモルファスシリコン中
には導電性粒界は存在しないため、アモルファスシリコ
ンは多結晶シリコンより好ましい。シリコンはプラズマ
促進化学気相堆積により堆積させ、水素は堆積プロセス
中に、層に導入するのが便利である。当業者は本明細書
を読んだ後、適切な堆積パラメータを容易に選択できる
であろう。描かれているアンチヒューズは１０９オーム
以上のＯＦＦ状態抵抗を持ち、それはデバイス動作に典
型的な電圧及び１μｍ径の通路の場合、漏れ電流を許容
しうる低いレベル、すなわち１ｎＡいかに制限する。水
素のような抵抗増加ドーパントが存在することが、以下
の理由により、漏れ電流を許容しうるレベルに減らす基
本的な要因と仮定する。スパッタシリコンを含む多くの
アモルファスシリコンは、すべてのシリコン原子が最近
接原子を持つとは限らないため、典型的な場合かなりの
数のダングリングボンドをもつ。ダングリングボンドは
禁制帯中央の順位を生成し、それはホッピング伝導を可
能にし、従ってかなりの漏れ電流の存在を許すことにな
る。しかし、水素を含んだアモルファスシリコンは、水
素の存在により、スパッタ非水素化シリコンより、ダン
グリングボンドは少ない。ダングリングボンドの数が少
ない方が、ホッピング伝導を起こす確率が減る。８原子
パーセントより多い水素の量は、存在する水素の量がダ
ングリングボンドを除去するのに必要な量より多いため
、所望の値より大きな伝導率を生じることがある。水素
位置によるアモルファスシリコン層を貫く伝導が可能に
なる。２原子パーセントより低い水素の量では、所望の
低漏れ電流を得るには多すぎるダングリングボンドが残
る。

【００１０】図２に描かれた構造は、一般に通常の技術
により製作される。しかし、明らかに利点を言えるいく
つかの点がある。誘電体層の堆積とパターン形成は、当
業者にはよく知られた方法による。下のＡｌ層、すなわ
ち第１の導電性部分に損傷を与えるのを防止するため、
アモルファスシリコン層は比較的低温で堆積させる必要
がある。損傷はそれ自身ヒロック、空孔等として現れ、
それらはＡｌ層の特性に悪影響を与える可能性がある。それはアモルファスと述べているが、シリコン層はある
程度の短い範囲の秩序を持ってもよい。従って、アモル
ファスという用語は、多結晶シリコンの粒径より小さな
粒径を持つ材料を含む。シリコン層は層を高抵抗にする
粒径を持たなければならない。すなわち、抵抗率は５０
×１０４Ωｃｍより大きい必要がある。層はまた名目上
アンドープである必要がある。すなわち、通常のｎ−及
びｐ−ドーパントは故意には添加されない。アモルファ
ス水素化シリコンの堆積法は周知であり、当業者は容易
に適切な堆積パラメータを選択するであろう。

【００１１】二つの導電性部分は金属から成る必要はな
い。たとえば、第１の導電性部分はドープするかシリサ
イドにした多結晶シリコンから成ってもよい。この層は
また高濃度ドープ単結晶シリコン層でもよい。第２の導
電性部分も、ドープするかシリサイド化した多結晶シリ
コンから成ってもよい。もちろん、それはＡｌから成っ
てもよい。

【００１２】ドーパント及びアモルファスシリコン層を
除くすべての層の厚さは、当業者には周知の考察により
決められ、従って詳細に述べる必要はない。たとえば、
Ｔｉ：Ｗ拡散障壁層は、実施例では約　．１μｍの厚さ
である。ドーパント層はアモルファスシリコン層は、わ
ずかに薄い。アモルファスシリコン層の厚さは、導電体
間の所望のプログラム電圧及び動作動圧により予測され
る。すなわち、後者の条件は漏れ電流を決め、通常のデ
バイス動作中アンチヒューズが意図せず閉じないように
する余裕度を与える。層が厚くなるにつれ、降伏電圧は
大きくなり、漏れ電流は減少する。厚さの例は約０．１
μｍである。

【００１３】アンチヒューズをプログラムするのに用い
られる印加電圧の極性は、単一のドーパント層のみが存
在する時、アンチヒューズの最終的な抵抗に影響を与え
る。これは以下のように説明される。ドーパント層はア
モルファスシリコン層と第２の導電性部分の間にあると
仮定する。アンチヒューズの低抵抗は、第２の導電性部
分に負電圧が印加された時より、同じ部分に正電圧が印
加された時に得られる。正電圧が第２の導電性部分に印
加された時、シリコン原子がＴｉ層中に移動し、シリサ
イドを形成すると仮定する。しかし、第２の導電性部分
に負電圧が印加された時、Ｔｉ原子はシリコン層中に移
動し、シリサイドはほとんど形成されないか、形成され
ない。ところが、Ｔｉ原子がアモルファスシリコン中に
移動した時、ある程度のポリシリコンが形成されること
があり、それにより抵抗はアモルファスシリコンの値か
ら減少する。

【００１４】アンチヒューズについてアモルファスシリ
コンの層と１ないし２つのドーパント材料の層を例に述
べてきたが、これらの層間に急峻な界面はなく、プログ
ラムの後ドーパントの多い部分又はアモルファスシリコ
ンの部分のみであってもよいことが容易に認識されるよ
う。しかし、説明のため、個別の層をとりあげる方が明
瞭になると確信される。

【００１５】図３はボルト単位で水平にプロットした電
圧に対し、μＡ単位で垂直にプロットしたアンチヒュー
ズの電流−電圧特性を示す。アモルファスシリコンの層
と第２の導電性部分の間に、ドーパント材料Ｔｉの単一
の層のみがあった。アンチヒューズは曲線を得る前に開
けられ、プログラム中曲線を作った。図からわかるよう
に、約１１ボルトのプログラム電圧に到達するまで、電
流は無視でき、１μＡ以下である。この値において、電
流はその閉回路値、すなわちＯＮ状態まで急激に上昇す
る。すべてのアンチヒューズを確実にプログラムするた
めに、閾値以上の電圧はアンチヒューズ中の任意の変化
を補償するのに用いると望ましい。開路抵抗は周知の関
係で通路の大きさに依存するが、閉路抵抗は通路径には
比較的依存しないことが見出されている。このことはプ
ログラムによりアンチヒューズを貫く比較的局在した電
流路が生じていることを示している。これは通路中の電
流密度に対して、制限を加える可能性がある。

【００１６】ここで述べた実施例に対する修正も考えら
れる。たとえば、接触アンチヒューズも製作できる。こ
の実施例において、第１の導電性部分は、デバイスの活
性領域を含む。加えて、Ｇｅ及びＳｎのような他のアモ
ルファスＩＶ族半導体を用いてもよい。更に、ドーパン
ト材料は第２の導電性部分より第１の導電性部分に隣接
させてもよい。極性に依存することによるＯＮ状態抵抗
の変化は、多レベル論理用途を可能にする。Ｆのような
他の抵抗増加ドーパントを用いてもよい。もしアモルフ
ァスシリコンが少なくとも５０×１０４Ωｃｍの抵抗率
を持つなら、抵抗増加ドーパントは省いてもよい。

【図面の簡単な説明】

【図１】アンチヒューズを有する本発明に従う集積回路
を概略的に描いた図である。

【図２】アンチヒューズを服務集積回路の一部分の断面
図である。

【図３】ボルト単位で水平にプロットした電圧に対し、
μアンペア単位で垂直に電流をプロットしたアンチヒュ
ーズの電流−電圧特性である。

【符号の説明】

１０１，１０３，１０５，２０１，２０３，２０５　　
　　導電性部分

Claims

【特許請求の範囲】

【請求項１】　　複数のデバイスと、第１及び第２の空
間的に分離された複数の導電性部分（３，１７）であっ
て、前記第１の複数の導電性部分（３）の少なくとも１
つは、前記デバイスの少なくとも１つに電気的に接触し
、前記第２の複数の部分（１７）の少なくとも１つは、
交差点において前記第１の複数の部分の少なくとも１つ
の上で交差する複数の導電性部分（３，１７）と、複数
のアンチヒューズであって、各交差点毎に１つのアンチ
ヒューズがあり、各アンチヒューズはＩＶ族元素と抵抗
増加ドーパントを含む層から成る複数のアンチヒューズ
と、アモルファス材料の前記層と前記導電性部分の１つ
の間のドーパントを含む第１の材料から成る層（７，１
３）と、前記導電性部分の１つとアモルファス材料の前
記層の間の第２の材料から成る障壁層（５，１５）とを
含む集積回路。
【請求項２】　　請求項１に記載の集積回路において、
前記ＩＶ族元素はＳｉから成る集積回路。
【請求項３】　　請求項２に記載の集積回路において、
前記抵抗増加ドーパントはＨ及びＦから成るグループか
ら選択される集積回路。
【請求項４】　　請求項３に記載の集積回路において、
前記ドーパントはＨで、層（１１）中に２ないし８原子
パーセント存在する集積回路。
【請求項５】　　請求項２に記載の集積回路において、
前記ドーパント材料は遷移金属から成るグループから選
択された少なくとも１つの元素を含む集積回路。
【請求項６】　　請求項５に記載の集積回路において、
前記遷移金属はＴｉから成る集積回路。
【請求項７】　　請求項２に記載の集積回路において、
前記複数の空間的に分離された導電性部分（３，１７）
の少なくとも１つは、アルミニウムから成る集積回路。
【請求項８】　　請求項７に記載の集積回路において、
前記障壁層（５，１５）はＴｉ及びＷから成る集積回路
。
【請求項９】　　請求項１に記載の集積回路において、
前記アンチヒューズの少なくとも１つは、導電性である
集積回路。
【請求項１０】　　請求項１０に記載の集積回路におい
て、前記アンチヒューズの少なくとも１つは、前記第２
の複数の部分が正の極性になるように、前記第１及び第
２の複数の部分（３，１７）に電圧を印加することによ
り、導電性になった集積回路。
【請求項１１】　　請求項１０に記載の集積回路におい
て、前記アンチヒューズの少なくとも１つは、前記第２
の複数の部分に印加された電圧に対し、前記第１の複数
の部分に印加された電圧が正であるように、前記第１及
び第２の複数の部分（３，１７）に電圧を印加すること
により、導電性になった集積回路。