JPH0423063A - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JPH0423063A
JPH0423063A JP2125510A JP12551090A JPH0423063A JP H0423063 A JPH0423063 A JP H0423063A JP 2125510 A JP2125510 A JP 2125510A JP 12551090 A JP12551090 A JP 12551090A JP H0423063 A JPH0423063 A JP H0423063A
Authority
JP
Japan
Prior art keywords
processing unit
signal processing
digital signal
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2125510A
Other languages
English (en)
Inventor
Kazuto Yamamoto
一人 山本
Koshu Suzuki
弘修 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2125510A priority Critical patent/JPH0423063A/ja
Publication of JPH0423063A publication Critical patent/JPH0423063A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Facsimiles In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、複数の機能を平行して処理可能な信号処理装
置に関する。
[従来の技術] 一般に、実時間処理が必要なシステムにおいては、シス
テム制御の処理を実行するための中央演算装置の他に、
高速なデジタル処理を実行するためのデジタル信号処理
ユニットを備えている。
倒えば、グループ3フアクシミリ装置では、装置制御処
理および伝送制御手順処理を実行するためにマイクロプ
ロセッサを用い、また、グループ3ファクシミリモデム
機能を実現するために、汎用のデジタル信号処理ユニッ
ト(DSP)を備えている。
[発明が解決しようとする課!] しかしながら、このような従来装置では、マイクロプロ
セッサとデジタル信号処理ユニット間の信号のやりとり
のための時間が長くなり、システム全体の処理速度を高
速化するのが困難であるという不都合を生じていた。
また、例えば、音声応答機能付のグループ3フアクシミ
リ装置では、音声応答機能のための専用の装置を備えて
おり、音声応答機能を付加するとコストがかさむという
不都合を生じていた。
本発明は、このような実情に鑑みてなされたものであり
、高度なシステムを安価に実現できる信号処理装置を提
供することを目的としている。
[課題を解決するための手段] 本発明は、中央演算処理ユニットおよび中央演算処理ユ
ニット用周辺論理回路ユニットおよびデジタル信号処理
ユニットおよびこれらのユニットを相互接続する内部バ
スを同一の半導体集積装置に集積し、中央演算処理ユニ
ットの処理およびデジタル信号処理ユニットの処理を平
行して実行できるようにしたものである。
また、中央演算処理ユニットおよび中央演算処理ユニッ
ト用周辺論理回路ユニットおよびデジタル信号処理ユニ
ットを集積してなる半導体集積装置と、デジタル信号処
理ユニットに実行させる複数の機能にそれぞれ対応した
命令データ列を記憶した複数の命令記憶装置からなり、
デジタル信号処理ユニットは、実行する命令データ列を
記憶する書き換え可能なインストラクションメモリを備
え、中央演算処理ユニットは1発生した事象に応じた命
令データ列を複数の命令記憶装置から読み出して、デジ
タル信号処理ユニットのインストラクションメモリに記
憶し、このデジタル信号処理ユニットは、インストラク
ションメモリの内容に応じた処理機能を実行するように
したものである。
また、この中央演算処理ユニットは、デジタル信号処理
ユニットのインストラクションメモリの内容を書き換え
るときには、その書き換え直前におけるデジタル信号処
理ユニットのワークメモリの内容を退避して中断した事
象の中断時の状態を保存するようにしたものである。
また、中央演算処理ユニットおよび中央演算処理ユニッ
ト用周辺論理回路ユニットおよびデジタル信号処理ユニ
ットを集積してなる半導体集積装置と、デジタル信号処
理ユニットに実行させる音声符号化合成処理機能の命令
データとグループ3ファクシミリモデム処理機能に対応
した命令データ列を記憶した命令記憶装置からなり、デ
ジタル信号処理ユニットは、実行する命令データ列を記
憶する書き換え可能なインストラクションメモリを備え
、中央演算処理ユニットは、着信検出時には、命令記憶
装置に記憶した音声符号化合成処理機能の命令データ列
をデジタル信号処理ユニットのインストラクションメモ
リに記憶してこのデジタル信号処理ユニットに音声符号
化合成処理機能による留守録音音声応答処理を実行させ
、音声応答を終了したのちに発呼側からの呼出信号を検
出した時点で、命令記憶装置に記憶したグループ3ファ
クシミリモデム機能の命令データ列をデジタル信号処理
ユニットのインストラクションメモリに記憶して、それ
以降は、このデジタル信号処理ユニットにグループ3フ
ァクシミリモデム機能を実行させるようにしたものであ
る。
[作用] したがって、中央演算処理ユニットとデジタル信号処理
ユニットが同一の半導体集積装置に集積されているので
、中央演算処理ユニットとデジタル信号処理ユニット間
のデータのやりとりを高速化できる。また、デジタル信
号処理ユニットの処理機能を適宜に変更できるので、1
つのデジタル信号処理ユニットを用いて、複数の処理機
能を実現でき、装置コストを低減できる。
また、グループ3フアクシミリ装置の音声応答機能を、
グループ3ファクシミリモデム機能を実現するデジタル
信Σ処理ユニットを用いて実現できるので、音声応答機
能付のグループ3フアクシミリ装置のコストを大幅に低
減できる。
[実施例コ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。
第1図は、本発明の一実施例にかかる信号処理装置を示
している。
この信号処理装置LSIは、種々の制御機能を実現する
ためのcpu(中央演算処理装置)1と、高速なデジタ
ル信号処理が可能なデジタル信号処理装置2と、CPU
Iの処理機能に必要な種々の周辺論理回路からなる。
周辺論理回路としては、CPUIを介さずに高速なデー
タ転送を実現するためのDMAC(ダイレクト・メモリ
・アクセス・制御装置)3、発生する割込の優先度など
に基づいて割込信号を発生してcpuiに出力する割込
制御回路4.タイマ機能を実現するためプログラマブル
タイマ5、時刻データを発生するためのリアルタイムク
ロック6、外部ユニットとのデータのやりとりを行うた
めの入出力ボート部7、および、外部ユニットとシリア
ルデータをやりとりするためのシリアルインタフェース
回路8を備えている。
また、これらの各要素間のデータのやりとりは、データ
バス9およびアドレスバスlOを用いて行われる。
デジタル信号処理装置2において、データレジスタ21
は、データバス9との間でデータをやりとりするための
ものであり、タイミング発生部22は、データ入力時に
はデータレジスタ21が次のデータの入力が可能になっ
たことをあられし、また、データ出力時にはデータレジ
スタ21に有効なデータが記憶されていることをあられ
すタイミング信号STを出力するためのものである。こ
のタイミング信号STは、CPUIおよびDMAC5に
それぞれ加えられている。
インストラクションメモリ23は、デジタル信号処理装
置2が実行する命令データ列を記憶するためのものであ
り、プログラムカウンタ24は、インストラクションメ
モリ23に記憶されている命令データ列を順次読み出す
ためのものであり、命令デコート部25は、インストラ
クションメモリ23から読み出された命令データを解析
してその命令動作を各内部ユニットに実行させるための
ものであり、データメモリ26は、実行中の状態などを
記憶するためのワークエリアを構成するものである、命
令実行ユニット27は、高速な乗算器や算術論理ユニッ
ト(ALU)からなる。
アドレス制御部28は、インストラクションメモリ23
へのデータ記憶時およびデータメモリ26からのデータ
読みだし時に、アドレスバス10上のアドレスデータを
インストラクションメモリ23およびデータメモリ26
にそれぞれ加えるためのものである。また、アドレス制
御ユニット28には、CPUlおよびDMAC5から出
力されるデータリード信号RDおよびデータライト信号
WRがワイヤードオアされた状態で加えられている。
また、この信号処理装置LSIには、外付けのデータバ
ス30およびアドレスバス31を介して、CPU1の制
御プログラムデータとその制御プログラム実行時に必要
な各種データを記憶したROM(リード・オンリ・メモ
リ)32、および、CPUIのワークエリアを構成する
RAM(ランダム・アクセス・メモリ)33が接続され
るとともに、デジタル信号処理装置2に実行させる処理
機能を実現するための命令データ列からなるインストラ
クションデータを記憶した2つのROM34.35が接
続されている。
以上の構成で、ROM34またはROM35のインスト
ラクションデータは、DMAC5のDMA転送機能によ
りデジタル信号処理装置2のインストラクションメモリ
23に記憶され、また、デジタル信号処理袋M2の出力
データの取り込みは、CPU1により行われる。
例えば、ROM34のインストラクションデータをデジ
タル信号処理袋!2のインストラクションメモリ23に
記憶するとき、DMAC5は、CPUIに出力している
ホールド要求信号)ILDをアクティブレベルに立上げ
て、データバス9およびアドレスバス10の使用権を明
渡すように要求する。
CPUIは、DMAC5から加えられているホールド要
求信号)ILDがアクティブレベルに立上がると、受は
付は可能な状態になっていれば、そのときに実行中の処
理サイクル(マシンサイクル)を終了した時点で、内部
状態を停止状態に設定して、DMAC5に出力している
ホールド許可信号HLDAをアクティブレベルに立上げ
る。
これにより、DMAC5は、データライト信号VRをア
クティブレベルに立上げるとともにインストラクション
メモリ23への書込アドレスをあられすアドレスデータ
アドレス制御部28に出力する。
これによって、アドレス制御部28は、指定されたアド
レスデータをインストラクションメモリ23に出力し、
タイミング発生部22は、データレジスタ21のデータ
入力タイミングでタイミング信号STをアクティブレベ
ルに立上げる。
それにより、DMAC5は、ROM34に読み出しアド
レスを指定してデータを読み出し、それによって、RO
M34から読み出されたデータは、データバス30およ
びデータバス9を介してデータレジスタ21に入力さお
、データレジスタ21に一旦記憶されたのちに、インス
トラクションメモリ23に記憶される。
このようにして、1転送単位のデータ転送が終了すると
、DMAC5は、ホールド要求信号HLDを非アクテイ
ブレベルに立ち下げて、CPUIにバスの使用権を返す
、 ■転送単位のデータが、インストラクションメモリ23
に記憶されると、タイミング発生部22はタイミング信
号STを非アクテイブレベルに立ち下げ、これにより、
DMAC5は、ホールド要求償号肛りを再度アクティブ
レベルに立上げて、ROM34からの次のデータ読み出
しの準備に移行し、上述と同様にして、CPUIにより
ホールド許可信号HLDAがアクティブレベルに立上げ
られると、上述と同様ニシテ、DMAC5は、ROM3
4からインストラクションメモリ23への1次の転送単
位のデータ転送を行う。
このような処理が繰り返し行われ、それによって、RO
M34の記憶内容がインストラクションメモリ23に記
憶される。
また、インストラクションメモリ23に記憶されている
処理を実行するときに必要な各種データは、CPUIに
よりデータメモリ26に記憶される。
このとき、CPUIが、データメモリ26のアドレスを
アドレス制御部28に出力すると、アドレス制御部28
からデータメモリ26に、入力したアドレスデータが出
力され、データレジスタ21がデータ入力可能な状態に
なった時点で、タイミング制御部22から出力されるタ
イミング信号STがアクティブレベルに立上げられる。
それによって、CPUIは、記憶させるデータをデータ
バス9に出力し、そのデータバス9に出力されたデータ
は、データレジスタ21に一1記憶されたのちに、デー
タメモリ26に記憶される。
1つのデータがデータメモリ26に記憶されると、タイ
ミング発生部22は、タイミング信号STを非アクテイ
ブレベルに立ち下げる。
CP U 1は、記憶させるデータが残っている場合に
は、上述と同様にして、後続のデータをj@次データメ
モリ26に記憶させる。
このようにして、パラメータデータや、処理対象となる
データなど、デジタル信号処理装置2が実行する処理に
必要なデータが、おのおののパラメータなどに対応しま
たデータメモリ26の記憶領域に記憶される。
ここで、デジタル信号処理装置2に処理させるデータは
、入出力ボート部7またはシリアルインターフェース回
路8を介して、外部ユニットより取り込まれたデータ、
または、CPUIにより生成されてRAM33に保存さ
れたデータである。
デジタル処理装置2の処理機能により生成されたデータ
は、次のようにして、CPUIにより取り込まれ、外部
のRAM33に一旦記憶され、入出力ポート部7または
シリアルインターフェース回路8を介して、外部装置に
出力される。
すなわち、デジタル信号処理装置2では、出力データを
形成すると、その出力データをデータレジスタ21にセ
ットし、タイミング発生部22はタイミング信号STを
アクティブレベルに立上げる。
これにより、CPUIは、データリード信号RDをアク
ティブレベルに立上げ、それによって、データレジスタ
21は、そのときに保持している出力データをデータバ
ス9に出力する。
CPUIは、データバス9に出力されたデータを取り込
んで、RAM33に形成しているデジタル信号処理装置
2の出力データバッファに蓄積する。
このようにして、1つの出力データの取り込みを終了す
ると、CPUIは、データリード信号RDを非アクテイ
ブレベルに立ち下げて、次のデータが形成されるまで待
つ。
この処理が繰り返し行われて、デジタル信号処理装置2
からCPUIへのデータ伝送が行われる。
また、RAM33の出力データバッファに蓄積したデー
タは、適宜なタイミングでCPUIが実行する他の制御
処理に使用されたり、あるいは、入出カポ−ドアまたは
シリアルインターフェース回路8を介して外部ユニット
に転送される。
なお、この実施例では、外部ROMからデジタル信号処
理装置t2へのインストラクションデータの転送をDM
AC5のDMA転送機能を用いて行っているが、デジタ
ル信号処理装置2へのインストラクションデータの転送
をCPUIのデータ転送機能を用いて行うこともできる
また、上述した実施例では、デジタル信号処理装!!2
の出力データの取り込みをCPUIのデータ転送機能を
用いて行っているが、デジタル信号処理装置2の出力デ
ータの取り込みをDMAC5のDMA転送機能を用いて
行うこともできる。
また、デジタル処置装置2と外部ユニットとのデータの
やりとりは、上述したシーケンス以外にも、適宜な方法
を用いることができる。
第2図は、第1図に示した信号処理装置1LSIを用い
て構築した、本発明の一実施例にかかるグループ3フア
クシミリ装置を示している。このグループ3フアクシミ
リ装置は、留守番電話機能も備えている。
同図において、ファクシミリ制御部41は、このファク
シミリ装置の各部の制御処理、および、ファクシミリ伝
送制御手順処理を行うものであり、第1図に示した信号
処理装置LSIと同し構成を備えている。
ROM42は、ファクシミリ制御部旧のCPUIが実行
する制御処理プログラム、および、処理プロゲラ11を
実行するときに必要な各種データなどを記憶するもので
あり、RA M43は、ファクシミリ制御部41のワー
クエリアを構成するものである。
ROM44は、ファクシミリ制御部41のデジタル信号
処理装置2が実行する音声符号化/合成処理のインスト
ラクションデータを記憶するものであり。
ROM45は、ファクシミリ制御部41のデジタル信号
処理装置2が実行するグループ3ファクシミリモデム処
理のインストラクションデータを記憶するものである。
ここで、グループ3ファクシミリモデム処理では、伝送
手順信号をやりとりするための低速モデム機能(V、2
1モデム)、および、おもに画情報をやりとりするため
の高速モデム機能(V。
29モデム、V、27terモデム)を実現する。
スキャナ46は、所定の解像度で原稿画像を読み取るた
めのものであり、プロッタ47は、所定の解像度で画像
を記録出力するためのものであり、操作表示部48は、
このファクシミリ装置を操作するためのもので、各種の
操作キー、および、各種の表示器からなる。
符号化復号化部49は、両信号を符号化圧縮するととも
に、符号化圧縮されている画情報を元の両信号に復号化
するためのものであり、磁気ディスク装[50は、符号
化圧縮された状態の画情報を多数記憶するとともに、留
守番電話機能の応答メツセージデータおよび録音した留
守録データなどを記憶するためのものである。
網制御装置i51は、このファクシミリ装置を公衆電話
回線網に接続するためのものであり、自動発着信機能を
備えている。
デジタル/アナログ変換器52は、ファクシミリ制御部
41で形成した送信デジタル信号を対応する送信アナロ
グ信号に変換するものであり、その送信アナログ信号は
、網制御装置51の送信信号入力端に加えられている。
アナログ/デジタル変換器53は、網制御装置51の受
信信号出力端から出力される受信アナログ信号を対応す
る受信デジタル信号に変換するものであり、その受信デ
ジタル信号は、ファクシミリ制御部41に加えられてい
る。
呼出信号(CNG)検出回路54は、グループ3フアク
シミリ装置から発呼時に出力される呼出信号CNGを検
出するものであり、その検出信号は、ファクシミリM御
部41に加えられている。
これらの、ファクシミリ制御部41、ROM42,44
.45、RA M43.スキャナ46、プロッタ47、
操作表示部48.符号化復号化部49、および、磁気デ
ィスク装置50は、システムパス55に接続されており
、これらの各要素間でのデータのやりとりは、主として
このシステムバス55を介して行われている。
また、網制御装置51とファクシミリ制御部41との間
のデータのやりとりは、シリアルインターフェース回路
8を介して行オ)れており、デジタル/アナログ変換器
52、アナログ/デジタル変換器53または呼出信号検
出回路54とファクシミリ制御部41との間のデータの
やりとりは、ファクシミリ制御部41の入出カポ−ドア
を介して行われている。
以上の構成で、このグループ3フアクシミリ装置が発呼
されると、まず、ファクシミリ制御部41は、ROM4
4の記憶内容を内部のインストラクションメモリ26に
入力して、デジタル信号処理装置2の処理機能を音声符
号化/合成機能に設定する9次いで、磁気ディスク装置
50に記憶されている応答音声メツセージデータを読み
込んで、デジタル信号処理装置2で順次応答音声信号に
変換し。
その応答音声信号を送信デジタル信号としてデジタル/
アナログ変換器52に順次出力する。
これにより、第3図に示すように、受信装置Rxからは
、留守録時のファクシミリ応答メツセージMSSが送信
装置子Xに出力される。
送信装置TXでは、受信袋faRXがオフフックして着
信応答したことを検出すると、受信装置RXから応答信
号が送出されるのを待っており、その最初の応答信号が
得られないときには、呼出信号CNGを送出する。
受信袋[RXでは、この呼出信号CNGを受信すると、
ファクシミリ制御部41は、ROM45の記憶内容を内
部のインストラクションメモリ26に入力して、デジタ
ル信号処理装置2の処理機能をグループ3ファクシミリ
モデム機能に変更する。
その状態で、自端末の標準的な伝送機能を通知するため
のデジタル識別信号DISおよび非標準的な伝送機能を
通知するための非標準機能識別信号NSFを送出する。
送信装置TXは、受信したデジタル識別信号DISおよ
び非標準機能識別信号NSFの内容に基づいて、そのと
きに使用する伝送機能を設定し、非標準機能設定信号N
SSによって、その設定内容を受信袋WRXに通知し、
そのときに設定したモデム速度でトレーニングチエツク
信号TCPを送出する。
受信装置RXは、非標準機能設定信号NSSを受信する
と、そのときの伝送機能を装置各部に設定し、そのとき
に設定されたモデム速度でトレーニングチエツク信号T
CPを受信し、その受信結果が良好な場合には、受信′
4!備確認信号CFRを応答する。
送信装置[TXは、受信準備確認信号CFRを受信する
と、画情報PIXを送信し、この場合の送信原稿が1枚
の場合には、メツセージ後命令信号として手順終了信号
EOPを送出する。
受信装置iRXは、画情報PIXを受信すると、その受
信した画情報PIXを符号化復号化部49で元の画信号
に復号化し、その両信号をプロッタ47に転送して、受
信画像を記録出力する。また、手順終了信号EOPを受
信すると、そのときの画情報PIXの受信状態が良好な
場合には、メツセージ確認信号MCFを送出する。
送信装置TXは、メツセージ確認信号MCFを受信する
と、切断命令信号DCNを送出したのちに、回線を復旧
して、一連の送信動作を終了する。
受信装置iRXは、切断命令信号DCNを受信すると、
回線を復旧して、一連の受信動作を終了する。
このようにして、本実施例では、ファクシミリ制御部4
Iのデジタル信号処理装置2を音声符号化/合成装置あ
るいはグループ3ファクシミリモデム装置のいずれかの
機能を実現する装置として使用しているので、留守番電
話機能を備えたファクシミリ装置を容易に構成すること
ができ、また、そのためのコストも非常に小さく押える
ことができる。
第4図は、受信時に実行する処理例を示している。なお
、以下の説明では9本発明に直接関係する部分のみを説
明し、それ以外の部分については、説明を省略する。
着信検出すると、ROM44に記憶されている音声応答
用プログラムデータをデジタル信号処理装置2のインス
トラクションメモリ26に転送して、デジタル信号処理
装置2の装置機能を音声符号化/合成装置機能に設定し
く処理]01)、磁気ディスク装置50より応答音声メ
ツセージデータを読み出して、デジタル信号処理袋W2
に順次与えて、応答音声信号を形成し、その応答音声信
号を発呼側に応答する(処理102)。
応答音声メツセージの送出を終了すると、発呼側から呼
出信号CNGが出力されているかどうかを調べて(判断
103)、判断103の結果がYESになるときには、
発呼側がグループ3フアクシミリ装置なので、ROM4
5に記憶されているグループ3ファクシミリモデム用プ
ログラムデータをデジタル信号処理装置2のインストラ
クションメモリ2Gに転送して、デジタル信号処理袋M
2の装置機能をグループ3ファクシミリモデム機能に設
定する(処理104)。
この状態で、デジタル識別信号DISおよび非標準機能
識別信号NSFを発呼側に順次送出しく処理105)、
伝送機能を設定する命令信号を受信しく処理106)、
そのときに設定されたモデム速度でモデムトレーニング
手順を実行する(処理107)。
そして1画情報を受信し、受信した画情報を符号化復号
化部49で元の画信号に復号化し、その画信号をプロッ
タ47に転送して、受信画像を記録出力する(処理10
g)。
1ペ一ジ分の画像受信および画像記録を終了すると、メ
ツセージ後の命令信号を受信して(処理109)、その
内容がマルチページ信号MPSであるかメツセージ終了
信号EOMであるかを調べる(判断110゜111)。
マルチページ信号MPSを受信して判断110の結果が
YESになるときには、受信結果を通知するための応答
信号を送出して(処理112)、処理308に戻り、次
のページの受信動作を行う。
メツセージ終了信号EOMを受信して、判断111の結
果がYESになるときには、受信結果を通知するための
応答信号を送出して(処理113)、処理106に戻り
、次のページの受信動作を行う。
手順終了信号EOPを受信して、判断IIIの結果がN
Oになるときには、受信結果を通知するための応答信号
を送出して(処理114)、切断命令信号DCNを受信
しく処理115)、回線を復旧して(処理116)、連
の受信動作を終了する。
また、発呼側がグループ3フアクシミリ装置ではなく、
呼出信号CNGを検出できずに判断103の結果がNo
になるときには、一定時間の間受信した音声信号を音声
データに変換し、その音声データを留守録データとして
磁気ディスク装置50に記憶する(処理117)。
そして、一定時間の留守録を終了すると、処理116に
移行して回線を復旧する。なお、このようにして、留守
録メツセージを記憶しているときには、留守録メツセー
ジを記憶していることを操作表示部48に表示し、出力
要求があったときには、図示しないスピーカなどからそ
の留守録メツセージを出力する。
ところで、上述した実施例では、デジタル信号処理装置
を用いてグループ3ファクシミリモデム機能と、音声符
号化/合成機能を実現しているが、デジタル信号処理装
置により、それ以外の機能を実現することもできる。
また、上述した実施例では、本発明にかかる信号処理装
置をグループ3フアクシミリ装置に適用しているが、そ
れ以外のデータ処理装置についても、本発明を同様にし
て適用することができる。
[発明の効果] 以上説明したように、本発明によれば、中央演算処理ユ
ニットとデジタル信号処理ユニットを同一の半導体装置
に集積しているので、それらの要素間におけるデータ伝
送速度をより高速にすることができ、より高速な処理機
能を実現できる。また、デジタル信号処理ユニットのイ
ンストラクションメモリの内容を適宜に変更することで
、デジタル信号処理ユニットの処理機能を適宜に変更す
ることができるので、同一のデジタル信号処理ユニット
で複数の処理機能を実現することができ、装置コストを
大幅に低減することができるという効果を得る。
また、デジタル信号処理ユニットで、グループ3ファク
シミリモデム機能と音声応答機能を実現すると、音声応
答機能付のグループ3フアクシミリ装置を安価に構成す
ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例にかかる信号処理装置を示す
ブロック図、第2図は本発明の一実施例にかかるグルー
プ3フアクシミリ装置を示すブロック図、第3図は伝送
手順の一例を示すタイムチャート、第4図は受信時の処
理例を示すフローチャートである。 LSI・・信号処理装置、1・・・cpu(中央処理装
置)、2・・・デジタル信号処理装置、3・・・DMA
C(ダイレクト・メモリ・アクセス制御袋T)、34,
35,44.45・・・ROM。 代理人 弁理士  紋 1) 誠 第 図 第 図

Claims (4)

    【特許請求の範囲】
  1. (1)中央演算処理ユニットおよび中央演算処理ユニッ
    ト用周辺論理回路ユニットおよびデジタル信号処理ユニ
    ットおよびこれらのユニットを相互接続する内部バスを
    同一の半導体集積装置に集積し、上記中央演算処理ユニ
    ットの処理および上記デジタル信号処理ユニットの処理
    を平行して実行できることを特徴とする信号処理装置。
  2. (2)中央演算処理ユニットおよび中央演算処理ユニッ
    ト用周辺論理回路ユニットおよびデジタル信号処理ユニ
    ットを集積してなる半導体集積装置と、上記デジタル信
    号処理ユニットに実行させる複数の機能にそれぞれ対応
    した命令データ列を記憶した複数の命令記憶装置からな
    り、上記デジタル信号処理ユニットは、実行する命令デ
    ータ列を記憶する書き換え可能なインストラクションメ
    モリを備え、上記中央演算処理ユニットは、発生した事
    象に応じた命令データ列を上記複数の命令記憶装置から
    読み出して、上記デジタル信号処理ユニットのインスト
    ラクションメモリに記憶し、このデジタル信号処理ユニ
    ットは、インストラクションメモリの内容に応じた処理
    機能を実行することを特徴とする信号処理装置。
  3. (3)前記中央演算処理ユニットは、前記デジタル信号
    処理ユニットのインストラクションメモリの内容を書き
    換えるときには、その書き換え直前におけるデジタル信
    号処理ユニットのワークメモリの内容を退避して中断し
    た事象の中断時の状態を保存することを特徴とする請求
    項2記載の信号処理装置。
  4. (4)中央演算処理ユニットおよび中央演算処理ユニッ
    ト用周辺論理回路ユニットおよびデジタル信号処理ユニ
    ットを集積してなる半導体集積装置と、上記デジタル信
    号処理ユニットに実行させる音声符号化合成処理機能の
    命令データとグループ3ファクシミリモデム処理機能に
    対応した命令データ列を記憶した命令記憶装置からなり
    、上記デジタル信号処理ユニットは、実行する命令デー
    タ列を記憶する書き換え可能なインストラクションメモ
    リを備え、上記中央演算処理ユニットは、着信検出時に
    は、上記命令記憶装置に記憶した音声符号化合成処理機
    能の命令データ列を上記デジタル信号処理ユニットのイ
    ンストラクションメモリに記憶してこのデジタル信号処
    理ユニットに音声符号化合成処理機能による留守録音音
    声応答処理を実行させ、音声応答を終了したのちに発呼
    側からの呼出信号を検出した時点で、上記命令記憶装置
    に記憶したグループ3ファクシミリモデム機能の命令デ
    ータ列を上記デジタル信号処理ユニットのインストラク
    ションメモリに記憶して、それ以降は、このデジタル信
    号処理ユニットにグループ3ファクシミリモデム機能を
    実行させることを特徴とする信号処理装置。
JP2125510A 1990-05-17 1990-05-17 信号処理装置 Pending JPH0423063A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2125510A JPH0423063A (ja) 1990-05-17 1990-05-17 信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2125510A JPH0423063A (ja) 1990-05-17 1990-05-17 信号処理装置

Publications (1)

Publication Number Publication Date
JPH0423063A true JPH0423063A (ja) 1992-01-27

Family

ID=14911921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2125510A Pending JPH0423063A (ja) 1990-05-17 1990-05-17 信号処理装置

Country Status (1)

Country Link
JP (1) JPH0423063A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646180A (ja) * 1992-07-08 1994-02-18 Matsushita Graphic Commun Syst Inc 画像通信装置
US7363466B2 (en) 1995-05-02 2008-04-22 Renesas Technology Corp. Microcomputer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646180A (ja) * 1992-07-08 1994-02-18 Matsushita Graphic Commun Syst Inc 画像通信装置
US7363466B2 (en) 1995-05-02 2008-04-22 Renesas Technology Corp. Microcomputer
US7558944B2 (en) 1995-05-02 2009-07-07 Renesas Technology Corp. Microcomputer

Similar Documents

Publication Publication Date Title
JPH1065866A (ja) ファクシミリ装置
JPH0423063A (ja) 信号処理装置
JP2904502B2 (ja) ファクシミリ装置の記録出力方式
JP3586771B2 (ja) 画像メモリ付き通信端末装置
JP3593257B2 (ja) ファクシミリ装置
JP2749311B2 (ja) ファクシミリ装置
JPH03254565A (ja) ファクシミリアダプタ装置
JP2574628B2 (ja) ファクシミリ装置
JP3486460B2 (ja) ファクシミリ装置
JP2590042B2 (ja) 既存の装置に付加価値を付与する付加装置
JP3108425B2 (ja) ファクシミリ通信システム
JP2002116913A (ja) データ処理装置および通信端末装置
JP3418965B2 (ja) ファクシミリ装置の制御方法
JP3175566B2 (ja) ファクシミリ画像データ処理方法
JPH09153975A (ja) ファクシミリ装置
JPS60111576A (ja) フアクシミリ電送方式
JPH10173853A (ja) ファクシミリシステム
JP2005079695A (ja) ファクシミリ装置及びファクシミリ通信方法
JPH0479469A (ja) ファクシミリ装置
JPH02130065A (ja) ファクシミリ装置
JPH03187666A (ja) フアクシミリ装置
JPH09153957A (ja) ファクシミリ装置
JPH11308375A (ja) ファクシミリ装置の制御方法
JPH11177798A (ja) ファクシミリ装置
JPS6079873A (ja) フアクシミリの同報通信方式