JPH0423149A - 二重化データ保全装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要］ プロセッサを存する複数のクラスタと、入出力パスを介
して各クラスタに接続される二重化された共用メモリと
を備えた複合計算機システムにおける二重化データ保全
装置に関し 一方の共用メモリで障害が発生した場合に、高速かつ確
実に二重化運用状態から片肺運用状態に移行できるよう
にすることを目的とし 共用メモリとクラスタとを結ぶ入出力パスを物理的に切
断する入出力パス切断機構を備えるとともに、各クラス
タは、二重化された共用メモリの各領域の有効／無効を
管理する制御情報部と、共用メモリ上の領域を切り離す
ときに、制御情報部にその領域が無効であることを設定
し、その領域と各クラスタとを結ぶ全入出力パスを切断
する処理を行う入出力パス切断処理部と、入出力パスの
切断により、アクセスが異常終了した場合に、制御情報
部にその領域が無効であることを設定し。

以後、その領域に対するアクセスを禁止するアクセス禁
止処理部とを備えるように構成する。

［産業上の利用分野〕 本発明は５二重化された共用メモリを持つ複合計算機シ
ステムにおいて、障害発生または使用者からの指定によ
り、一方のクラスタの切り離しを行うクラスタが、切り
離す側のメモリと全クラスタとの入出力パスを切断する
ことにより、二重化データの保全を行うようにした二重
化データ保全装置に関するものである。

近年のコンピュータシステムでは、単一プロセッサの能
力の伸びが鈍化していることや、信頼性向上の強いニー
ズがあることなどの理由から、複数クラスタを共用メモ
リで接続した複合計算機システムを構築することが一般
的になりつつある。

共用メモリには、複数のクラスタで共用される重要なデ
ータが置かれるため、信較性を高める目的で２共用メモ
リの二重化を行うことが多い。

このような二重化された共用メモリの一方に障害が発生
した場合や５使用者からの切り離しの指示があった場合
には、全クラスタとの整合性を保ちながら、高速に他の
共用メモリのみを使用する片肺運転に移行する必要があ
る。

〔従来の技術〕

第５図は従来技術の例を示す。

従来、二重化された共用メモリ１０−１．１０−２の一
方を切り離す場合に、第５図（イ）または第５図（ロ）
に示すような方式が用いられている。

第５図（イ）に示す方式では、二重化された共用メモリ
１０−１．１０−２へのアクセスを、共用メモリ内の制
御表５０を用いて制御する。すなわち、制御表５０内に
は、リードするとき、どちらの共用メモリから読み込む
のか、またライトするときには、どちらの共用メモリに
書き込むかなどの情報が格納され管理されている。

一方の共用メモリ、例えば共用メモリ１０−１の領域Ｉ
で障害が発生した場合、その障害を検出したクラスタ１
２ａは、その領域ｌが使用不可能状態である旨を、共用
メモリ内の制御表５０に書き込む。

残りのクラスタ１２ｂは、共用メモリ１０−１１０−２
のアクセスに先立ち、この制御表５０を参照し、使用可
能状態であるかどうかを調べる。

共用メモリ１０−１の領域ｌは、使用可能状態でないの
で、その領域１に対するアクセスを禁止し二重化された
他方の領域２へのアクセスのみを行う。

このように５共用メモリ内の制御表５０を用いることに
より、全クラスタは、共用メモリ１０１へのアクセスを
禁止し、残った一方の共用メモリ１０−２へのアクセス
だけを行う。

第５図（ロ）に示す方式では、二重化された共用メモリ
１０−１．１０−２へのアクセスを、各クラスタ１２ａ
、１２ｂが固有に持つ制御表５０１５０−２で制御し、
障害発生時には、クラスタ間の通信を行うことにより、
障害発生を通知する。

各制御表５０−１．５０−２内には、リードするとき、
どちらの共用メモリから読み込むのか。

またライトするときには、どちらの共用メモリに書き込
むかなどの情報が格納され管理されている。

第５図（イ）に示す前述の方式に比べて５クラスタ内の
ローカルメモリへのアクセスでよいので。

１回のアクセス時間が短くなる。

一方の共用メモリ、例えば共用メモリ１０−１の領域１
で障害発生した場合、その障害を検出したクラスタ１２
ａは、自クラスタ内の制御表５０−１に、その領域１は
使用不可能状態である旨を記録する。さらに、　ＳＩ域
１上で障害発生した旨を他クラスタ１２ｂに通知する。

通知を受けたクラスタ１２ｂは１　クラスタ１２ａと同
様に、領域１が使用不可能状態である旨を制御表５０−
２に記録する。

このとき、全クラスタでの制御表の情報更新が完了する
まで、全クラスタの通常の処理を停止する必要がある。

以上の処理により、全クラスタを通じ一方の共用メモリ
１０−１が使用不可能状態であることを認識し、全クラ
スタが残った他方の共用メモリ１Ｏ−２をアクセスする
ように制御する。

（発明が解決しようとする課題〕 第５図（イ）に示す方式には、以下の問題がある。

（ａ）　　各クラスタ１２ａ、１２ｂから共用メモリ１
０−１．１０−２をアクセスする際に、−旦５共用メモ
リ内の制御表５０を参照し、アクセスが可能であるかを
判断する処理が必要になり一回のアクセスに時間がかか
る。

（＋））障害発生により使用不可能とした領域との入出
力パスが実際には存在するため、クラスタが誤動作した
場合に、その領域へアクセスする危険性がある。

（Ｃ）　　共用メモリ内の制御表５０の排他制御が煩雑
である。

（ｄ）共用メモリ内の制御表域で障害が発生した場合、
または設定されている情報に矛盾が生じた場合５　シス
テムが誤動作する可能性がある。

また５第５図（ロ）に示す方式には、以下の問題がある
。

（ａ）　　障害を検出したクラスタで、障害が発生した
旨を他のクラスタに通知する処理が必要であり。

処理が複雑となる。

（ハ）障害発生により使用不可能とした領域との入出力
パスが実際には存在するため、クラスタが誤動作した場
合に、その領域へアクセスする危険性がある。

（Ｃ）　　共用メモリ内の制御表域で障害が発生した場
合、または設定されている情報に矛盾が生じた場合、シ
ステムが誤動作する可能性がある。

本発明は５以上のような通常のメモリアクセス時間の低
下、クラスタ間の通信に伴う処理の複雑化、クラスタ誤
動作による共用メモリのデータ破壊といった従来技術の
問題点を解決し、一方の共用メモリで障害が発生した場
合に、高速かつ確実に二重化運用状態から片肺運用状態
に移行できるようにすることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

第１図において、１０−１．１０−２は共用メモリであ
って二重化されているもの、１１−１１１−２は入出力
パス切断機構、１２−１ないし１２−３は各々プロセッ
サを備えたクラスタ、１３は入出力パスの物理的な切断
処理を行う入出力パス切断処理部、１４は切り乱された
共用メモリに対するアクセスを事前に禁止するアクセス
禁止処理部、１５は二重化された共用メモリに対するア
クセス管理情報を持つ制御情報部、ｐＨ−Ｐ３２は各ク
ラスタと共用メモリ間のデータ転送に用いられる入出力
パスを表す。

本発明では、二重化された共用メモリ１０−１１０−２
と、各クラスタ１２−１〜１２−３とを結ぶ入出力パス
ｐＨ〜Ｐ３２について、物理的に切断するハードウェア
による入出力パス切断機構Ｉ１１．１ｍ−２が設けられ
る。

入出力パス切断機構１１−１または１１−２によって切
り離された共用メモリにアクセスすると入出力パス切断
機構１１−１または１１−２を含むハードウェアによる
制御部は１回復可能なエラーを発生させ、その事象をア
クセス元クラスタのソフトウェアに、プログラムチェン
ク割込みなどにより通知する。

各クラスタ１２−１〜１２−３は７　自クラスタのロー
カルメモリ内に、共用メモリのどちらの領域をアクセス
するかを決定するための制御情報を管理する制御情報部
１５を持つ。

例えばクラスタ１２−１が、共用メモリ１〇−１内の領
域１の障害発生検出により、または使用者からの切り離
しの指示により、共用メモリ１０１を切り離す場合、入
出力パス切断処理部１３は、自クラスタ内の制御情報部
１５に領域１について使用不可能状態を示す情報を設定
しく第１図■）、入出力パス切断機構１１−１により、
共用メモリ１０−１と全クラスタとを結ぶ入出力パスｐ
Ｈ，Ｐ２１．Ｐ３１を物理的に切断する。

他のクラスタ１２−２．１２〜３が、切断された入出力
パスｌ”２１．Ｐ３１を使って、共用メモＵ　１０−１
内の領域１にアクセスすると、物理的に切り離されてい
るため１回復可能なプログラムチエツクが発生する。こ
こで１回復可能とは、エラーの割込み処理などをｊテっ
だ後に１元の処理に復帰できることを意味する。

クラスタ１２−２および１２−３のアクセス禁止処理部
１４は１プログラムヂエツクを検出することにより、領
域ｌが使用不可能状態であることを認識し、以後２その
領域ｌへのアクセスを行わないようにするために、クラ
スタ内に存在する制御情報部１５に、領域１が使用不可
能状態であることを設定する（第１図■、■）。

結果的に、共用メモリ１０−２上の領域２に対してだけ
、全クラスタがアクセスするようになり。

二重化データの保全が実現される。

〔作用〕

本発明では、切り離された領域１への入出力パスｐＨＰ
２１．Ｐ３１が、全クラスタを通して物理的に切断され
た状態となる。

障害検出クラスタ１２−１以外のクラスタ１２２　１２
−３では５切り離された領域２に対してアクセスするが
１　その領域１と自クラスタの入出力パスＰ２１．Ｐ３
１が存在しないため、プログラムチエツクが発生する。

プログラムチエツクが発生することで１各クラスタは、
クラスタ間通信などを用いずに、領域１が切り離されて
いることを認識することができる。

このように物理的に切断することにより、各クラスタは
、領域１に対してアクセスしようとしても　アクセスが
不可能な状態になり、接続されている側の領域２だけを
各クラスタがアクセスするよ・）になる。

クラスタが誤動作した場合にも、切り離された側の領域
１をアクセスすることがなく、二重化データの保全が実
現できる。また、各入出力パスの物理的切断により、ク
ラスタ間での通信を使用ゼずに、他クラスタに障害発生
メモリが使用不可能状態である旨を知らせることができ
る。各クラスタごとに制御情報部１５を設けているため
、共用メモリの二重化データに対するアクセスを高速に
行うことができる。

高速化できる理由は、ローカルメモリのアクセスは共用
メモリのアクセスよりも高速であるので制御情報を共用
メモリ内に設定した場合に比べて。

制御情報を高速に参照できること、制御情報に関する複
雑な排他側’＜７１１等を行う必要がないごとなどであ
る。

〔実施例〕

第２図は本発明の一実施例による状態遷移の例。

第３図は本発明の一実施例処理フロー、第４図は本発明
の一実施例で用いる入出力パス切断機構の説明図を示す
。

以下、説明を簡単にするために、クラスタが２つの場合
を例に説明するが、３以上の場合にも同様に適用できる
。

第２図（イ）は２通常の二重化された共用メ；Ｌす１０
−１．１０−２を介した複数クラスタ１２ａ、１２ｂに
よるシステムの運用状態を示している。領域１が主系で
あり１領域２が従系である。

主系はり一ト／ライ）・の対象となり、従系はライト・
アクセスのみ行われる。

第２図（ロ）に示すように、クラスタ１２ａが領域ｌに
アクセスし、障害を検出したとする。

クラスタ１２ａは、領域ｌの障害を検出すると第２図（
ハ）に示すように、内部の制御情報中で主系を領域２に
書き換え、領域１については使用不可能状態とする。そ
れとともに、クラスタ１２ａから領域１への入出力パス
およびクラスタ１２ｂから領域１への入出力パスを切断
する。この状態では、クラスタ１２ｂ中の制御情報は１
元のままである。

クラスタ１２ｂにおいて、二重化データに対するアクセ
ス要求のため、第２図（ニ）に示すように、領域１にア
クセスしたとする。

クラスタ】２１〕が領域１にアクセスすると、領域１に
対する入出力パスが切断されているため。

第２図（ボ）に示すように、プログラムチエツクが発生
する。

クラスタ１２ｂは、プログラムチエツクが発生すると、
領域１が切り離されていることを認識し内部の制御情報
中で、主系を領域２に書き換え領域１については使用不
可能状態とする。

これにより、以後、領域１について全クラスタのアクセ
スが行われないようになり、領域２だけによる片肺運転
が行われるようになる。

領域１を障害により切り離す場合の例について説明した
が１オペレータ等の指示により、領域Ｉを切り離す場合
も同様である。

処理の流れは１例えば第３図に示ず■〜■のようになる
。

■　例えばクラスタ１２ａが二重化された一方の領域で
障害発生を検出したとする。

■　領域ｌで障害が発生したか領域２で障害が発生した
かを判定する。

■　領域１で障害が発生した場合、内部制御表の更新を
行った後、領域１と全クラスタとの入出力パスを切断す
る。なお、領域２で障害が発生した場合には、領域２と
全クラスタとの入出力パスを切断する。

■　クラスタ１２ａが入出力パスの切断を行った後、障
害を知らない他のクラスタ１２ｂが５領域アクセスを行
ったとする。

■　一方の領域でプログラムチエツクが発生する。

■　領域１のアクセスでプログラムチエツクが発生した
か、領域２のアクセスでプログラムチエツクが発生した
かを判定する。

■　領域Ｉでプログラムチエツクが発生した場合内部の
制御表中で領域１を使用不可能状態にする。領域２でプ
ログラムチエツクが発生した場合には５領域２に対して
同様の処理を行う。

以上の処理により、一方の領域の切り離しが行われると
、以後、他方の領域だけによる片肺運転が行われること
になる。

第１図に示す入出力パス切断機構１１−１．１１−２は
、スイッチその他により、各クラスタから共用メモリに
対するアクセスを物理的に不可能にすることができるも
のであれば、どのようなイ〕のでもよい。

本実施例で用いている入出力パス切断機構等は第４図に
示すような構造になっている。

共用メモリ１０−１．１０−２は、第４図に示すように
、データを格納する記憶機構４０と、共用メモリ全体の
制御またはクラスタ１２との通信を司る制′４２ｊ機構
４１に分かれている。

各クラスタ１２との通信は、制御機構４１にあるボート
４３を介して行われる。各クラスタ１２ごとに、１つの
ボート４３が固定的に割り当てられる。

ボート４３には、有効と無効の２つの状態が存在し、そ
の状態制御のために、各ボート４３と１対１に対応する
１ポートにつき１ビットの制御メモリ４２が、制御機構
４１内に存在する。この制御メモリ４２は、記憶機構４
０内のメモリとは別のものである。

この制御メモリ４２のビットが“″１パのとき対応する
ボート４３の状態は有効であり、そのホト４３に割り当
てられているクラスタＩ２は共用メモリとの通信が可能
である。この状態ではクラスタ１２が共用メモリとのデ
ータ転送を行なえるだけでなく、制御メモリ全体の内容
の変更も可能である。すなわら、有効状態のボート４３
につながっているクラスタ１２は、他のボート４３の状
態を変更することも可能である。

無効状態のボート４３につながっているクラスタ１２は
、データ転送を行えないばかりでなく。

制御メモリの変更も行えない。

以上の機構により、障害が発生した共用メモリに関する
全クラスタ１２のボート４３を無効状態とすることで、
各クラスタ１２からデータ転送を行うことを物理的に抑
止することができる。これにより、クラスタ１２の誤動
作によるデータの破壊を避けることも可能となる。

［発明の効果］ 本発明による効果は以下のとおりである。

（ａ）　　データを保証した状態で、共用メモリの切り
離し７を、高速かつ簡単に実現できる。クラスタ間の通
信は不要である。

α））切り離された共用メモリは、単にラフ１−ウェア
によりアクセスを禁止するだけでなく、物理的にもアク
セスできない状態になるので、システムの誤動作の危険
がない。

（０）共用メモリ内に使用可否を管理する情報を持つ必
要がないので、共用メモリの二重化データに対するアク
セスを高速に行うことができる。

（ｄ）　　共用メモリの切り離しに関する処理について
。

クラスタごとの独立性が強いため、信顛性が高

【図面の簡単な説明】

第１図は本発明の原理説明図。 第２図は本発明の一実施例による状態遷移の側梁３図は
本発明の一実施例処理フロー 第４図は本発明の一実施例で用いる入出力パス切断機構
の説明図。 第５図は従来技術の例を示す。 図中、１０−１．１（１−２は共用メモリ、１１１．１
１−２は入出力パス切断機構、１２−１〜１２−３はク
ラスタ、１３は入出力パス切断処理部、１４はアクセス
禁止処理部、１５は制御情報部、Ｐ１１〜Ｐ３２は人出
力パスを表す。

Claims (1)

1. 【特許請求の範囲】 プロセッサを有する複数のクラスタ（１２−１、１２−
   ２、・・・）と、入出力パス（Ｐ１１、Ｐ１２、・・・
   ）を介して各クラスタに接続される二重化された共用メ
   モリ（１０−１、１０−２）とを備えた複合計算機シス
   テムにおいて、共用メモリとクラスタとを結ぶ入出力パ
   スを物理的に切断する入出力パス切断機構（１１−１、
   １１−２）を備えるとともに、 前記各クラスタは、 二重化された共用メモリの各領域の有効／無効を管理す
   る制御情報部（１５）と、 共用メモリ上の領域を、障害または外部からの指定によ
   り切り離すときに、前記制御情報部にその領域が無効で
   あることを設定し、前記入出力パス切断機構により、そ
   の領域と各クラスタとを結ぶ全入出力パスを切断する処
   理を行う入出力パス切断処理部（１３）と、 切断された入出力パスを使用することにより、アクセス
   が異常終了した場合に、前記制御情報部にその領域が無
   効であることを設定し、以後、その領域に対するアクセ
   スを禁止するアクセス禁止処理部（１４）とを備えたこ
   とを特徴とする二重化データ保全装置。