JPH0423277B2 - - Google Patents
Info
- Publication number
- JPH0423277B2 JPH0423277B2 JP1172084A JP17208489A JPH0423277B2 JP H0423277 B2 JPH0423277 B2 JP H0423277B2 JP 1172084 A JP1172084 A JP 1172084A JP 17208489 A JP17208489 A JP 17208489A JP H0423277 B2 JPH0423277 B2 JP H0423277B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- frequency number
- key
- octave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
- G10H7/04—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories in which amplitudes are read at varying rates, e.g. according to pitch
- G10H7/045—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories in which amplitudes are read at varying rates, e.g. according to pitch using an auxiliary register or set of registers, e.g. a shift-register, in which the amplitudes are transferred before being read
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Description
〔産業上の利用分野〕
この発明は、所望楽音周波数に対応する複数ビ
ツトからなる周波数ナンバーデータを発生し、こ
の周波数ナンバーデータに基づき楽音信号を発生
するようにした電子楽器に関する。 〔従来の技術〕 所望の波形を記憶した波形メモリから鍵に対応
した楽音周波数で記憶されている波形を読み出す
場合、発生すべき楽音波形の周波数に対応する周
波数ナンバーデータに応じて読み出していた。そ
して、従来はこのような周波数に対応する周波数
ナンバーデータを鍵盤の各鍵に個々に対応するよ
うな周波数ナンバー記憶装置として有していた。 〔発明が解決しようとする問題点〕 従来の電子楽器では、周波数に対応する周波数
ナンバーデータを鍵盤の各音に個々に対応するよ
うな周波数ナンバー記憶装置として有していたた
め、例えば、鍵数が61鍵であれば、61の種類の周
波数ナンバーデータを記憶させておく周波数ナン
バー記憶装置が必要となり、該周波数ナンバー記
憶装置として比較的大きな容量の記憶装置が必要
となり、更に任意の音律音階を得るためにも記憶
装置のすべての記憶領域に周波数ナンバーデータ
を設定しなければならないという問題があつた。 この発明は、上述の点に鑑みてなされたもの
で、周波数に対応する周波数ナンバーデータを記
憶する周波数ナンバー記憶装置を小容量化した電
子楽器を提供することを目的とし、且つ平均律音
階は言うにおよばず、平均律音階以外の任意の希
望される音律音階の周波数ナンバーデータを容易
に発生することができる電子楽器を提供すること
を目的とする。 〔問題点を解決するための手段〕 この発明によれば、鍵操作に対応して割り当て
られた各鍵を識別するための鍵情報を記憶する割
り当てメモリと、前記割り当てメモリに割り当て
られている鍵情報の鍵識別データを鍵の音名およ
びオクターブを示す音名データおよびオクターブ
データからなるキーデータとして発生するアドレ
スデコーダ手段と、任意の音律音階の楽音周波数
を得るためにすくなくとも１オクターブ分の各音
名の楽音周波数に対応する複数ビツトからなる周
波数ナンバーデータをそれぞれに記憶する周波数
ナンバー記憶手段、前記アドレスデコーダ手段に
応動し、前記周波数ナンバー記憶手段から前記音
名データに基づき周波数ナンバーデータを読み出
し、該読みだされた周波数ナンバーデータのビツ
ト位置を前記オクターブデータに応じてシフトす
ることにより該周波数ナンバーデータを変更し、
前記鍵情報が示す鍵の音楽周波数に対応するデー
タとして出力するデータ変更手段とを備え、前記
データ変更手段から出力されるデータに基づき対
応する周波数の音楽信号を発生するようにしてい
る。 〔実施例〕 以下の詳細な説明は、この発明を実施する現在
考えうる最良の形態のものに関している。 この説明は、この発明の一般的原理を説明する
目的のためにのみなされ、何ら制限的な意味に解
されるべきではない。この発明の範囲は、特許請
求の範囲の記載によつてもつとも良く表わされて
いる。最初に示されるこの発明の形態に現われる
構成および動作上の特徴は、明らかに不適用の特
性や特定の例外があることを除けば、後に示され
る形態においてもそれらは現われるであろう。 第１図は、米国特許第4085644号（特願昭51−
93519）中に記載されている楽音発生装置におい
て利用されるのに適したシステム１０で周波数ナ
ンバー制御クロツクについての論理ブロツク図を
示す。 実行制御回路１１は、周期的かつ繰り返し的に
制御信号を発生し、メモリアドレスデコーダ１２
に供給する。メモリアドレスデコーダ１２は、実
行制御回路１１から受け入れた信号を翻訳して、
割り当てメモリ１３から対応するデータ語を読み
出させる。 割り当てメモリ１３は、読み出し／書き込みメ
モリで、即時呼出し型メモリまたは循環読み出し
モードで動作するシフトレジスタが適している。
説明のためここで使用する複音シンセサイザーの
ような楽音発生システムの場合、割り当てメモリ
１３中のデータ語は、対応する電圧制御発振器の
割り当てまたは非割り当ての状態を示す１ビツト
（LSB）と、楽器の分割部分を表わし音調シフト
レジスタ１４および１５中に書き込まれた特定の
データを選択するために使用される２ビツトと、
楽器鍵盤上のオクターブを表わす３ビツトと、１
オクターブ内の各音程を表わす４ビツトとからな
つている。 アドレスデコーダ１６は、割り当てメモリ１３
から読み出したデータのうち最下位ビツト
（LSB）を割り当てビツト検出回路１７へ送り、
また音程を表わすビツトを周波数ナンバーテーブ
ル１８中に蓄積されているデータをアドレスする
のに適当な形に変換する。 周波数ナンバーテーブル１８は、２進形の周波
数データ語が記憶されている固定メモリ
（ROM）である。これらのデータ語は、平均律
音階における周波数比を表わす2(n/12)；ｎ＝１、
２、…、Ｍの値である。Ｍは楽器鍵盤の鍵数であ
る。周波数ナンバーテーブル１８には、固定メモ
リ（ROM）が適しているが、普通の即時呼出し
型メモリを使用することも一つの自明な拡張であ
る。それは、平均律音階ではない任意の他の希望
される周波数の組に対応する複数のクロツク周波
数を発生することが必要とされる場合に、新しい
周波数データ語を容易に書き込むことを可能にす
る。 周波数ナンバーテーブル１８から読み出された
周波数データ語は、データ選択ゲート１９によつ
て、周波数ナンバーレジスタ２０または２１のい
ずれかに送られる。周波数ナンバーレジスタの特
定は、実行制御回路１１によつて発生されてデー
タ選択ゲート１９に与えられる制御信号によつて
行なわれる。 周波数ナンバーレジスタ２０および２１は、周
波数ナンバーテーブル１８から読み出された周波
数データ語を保持しており、実行制御回路１１に
よつて変化させられる時までこれらのデータを蓄
積しておくための一時的メモリとして作用する。 周波数データ語は、デジタル−アナログ変換器
２２および２３によつてアナログ周波数制御電圧
に変換される。アナログ周波数電圧は、周波数制
御信号としてそれを電圧制御発振器２４および２
５に供給される。電圧制御発振器は、発生される
周波数がその入力アナログ周波数制御電圧の線形
またはほぼ線形の関数であるようなものであるこ
とが望ましい。 各電圧制御発振器は、普通のサンプルおよびホ
ールド回路のような一時的蓄積機能をもつた手段
を含み、それによつて対応するデジタル−アナロ
グ変換器から受け入れたアナログ電圧を、変換サ
イクルの期間保持する。この変換サイクルは実行
制御回路１１によつて始められ、そしてアナログ
電圧蓄積回路が実質的に一定電圧を維持すること
ができる程度に充分な頻度で変換を行なわせるよ
う調時される。 米国特許第4085644号“複音シンセサイザー”
（特願昭51−93519）においても使用される電圧制
御発振器２４および２５は、音調シフトレジスタ
１４および１５からデータをアドレスして読み出
すための楽音クロツクとして働く。データ禁止回
路２６および２７は、割り当てビツト検出回路１
７によつて検出された割り当てビツトが、対応す
る電圧制御発振器が楽器鍵盤上の割り当てスイツ
チに対応する周波数で動作するよう指示されてい
ることを示すのでなければ、対応する音調シフト
レジスタ１４および１５から読み出されたデータ
が音響装置２８に送られるのを禁止する。 周波数ナンバーテーブル１８に含まれる周波数
データ語を平均律音階について表１に示す。
ツトからなる周波数ナンバーデータを発生し、こ
の周波数ナンバーデータに基づき楽音信号を発生
するようにした電子楽器に関する。 〔従来の技術〕 所望の波形を記憶した波形メモリから鍵に対応
した楽音周波数で記憶されている波形を読み出す
場合、発生すべき楽音波形の周波数に対応する周
波数ナンバーデータに応じて読み出していた。そ
して、従来はこのような周波数に対応する周波数
ナンバーデータを鍵盤の各鍵に個々に対応するよ
うな周波数ナンバー記憶装置として有していた。 〔発明が解決しようとする問題点〕 従来の電子楽器では、周波数に対応する周波数
ナンバーデータを鍵盤の各音に個々に対応するよ
うな周波数ナンバー記憶装置として有していたた
め、例えば、鍵数が61鍵であれば、61の種類の周
波数ナンバーデータを記憶させておく周波数ナン
バー記憶装置が必要となり、該周波数ナンバー記
憶装置として比較的大きな容量の記憶装置が必要
となり、更に任意の音律音階を得るためにも記憶
装置のすべての記憶領域に周波数ナンバーデータ
を設定しなければならないという問題があつた。 この発明は、上述の点に鑑みてなされたもの
で、周波数に対応する周波数ナンバーデータを記
憶する周波数ナンバー記憶装置を小容量化した電
子楽器を提供することを目的とし、且つ平均律音
階は言うにおよばず、平均律音階以外の任意の希
望される音律音階の周波数ナンバーデータを容易
に発生することができる電子楽器を提供すること
を目的とする。 〔問題点を解決するための手段〕 この発明によれば、鍵操作に対応して割り当て
られた各鍵を識別するための鍵情報を記憶する割
り当てメモリと、前記割り当てメモリに割り当て
られている鍵情報の鍵識別データを鍵の音名およ
びオクターブを示す音名データおよびオクターブ
データからなるキーデータとして発生するアドレ
スデコーダ手段と、任意の音律音階の楽音周波数
を得るためにすくなくとも１オクターブ分の各音
名の楽音周波数に対応する複数ビツトからなる周
波数ナンバーデータをそれぞれに記憶する周波数
ナンバー記憶手段、前記アドレスデコーダ手段に
応動し、前記周波数ナンバー記憶手段から前記音
名データに基づき周波数ナンバーデータを読み出
し、該読みだされた周波数ナンバーデータのビツ
ト位置を前記オクターブデータに応じてシフトす
ることにより該周波数ナンバーデータを変更し、
前記鍵情報が示す鍵の音楽周波数に対応するデー
タとして出力するデータ変更手段とを備え、前記
データ変更手段から出力されるデータに基づき対
応する周波数の音楽信号を発生するようにしてい
る。 〔実施例〕 以下の詳細な説明は、この発明を実施する現在
考えうる最良の形態のものに関している。 この説明は、この発明の一般的原理を説明する
目的のためにのみなされ、何ら制限的な意味に解
されるべきではない。この発明の範囲は、特許請
求の範囲の記載によつてもつとも良く表わされて
いる。最初に示されるこの発明の形態に現われる
構成および動作上の特徴は、明らかに不適用の特
性や特定の例外があることを除けば、後に示され
る形態においてもそれらは現われるであろう。 第１図は、米国特許第4085644号（特願昭51−
93519）中に記載されている楽音発生装置におい
て利用されるのに適したシステム１０で周波数ナ
ンバー制御クロツクについての論理ブロツク図を
示す。 実行制御回路１１は、周期的かつ繰り返し的に
制御信号を発生し、メモリアドレスデコーダ１２
に供給する。メモリアドレスデコーダ１２は、実
行制御回路１１から受け入れた信号を翻訳して、
割り当てメモリ１３から対応するデータ語を読み
出させる。 割り当てメモリ１３は、読み出し／書き込みメ
モリで、即時呼出し型メモリまたは循環読み出し
モードで動作するシフトレジスタが適している。
説明のためここで使用する複音シンセサイザーの
ような楽音発生システムの場合、割り当てメモリ
１３中のデータ語は、対応する電圧制御発振器の
割り当てまたは非割り当ての状態を示す１ビツト
（LSB）と、楽器の分割部分を表わし音調シフト
レジスタ１４および１５中に書き込まれた特定の
データを選択するために使用される２ビツトと、
楽器鍵盤上のオクターブを表わす３ビツトと、１
オクターブ内の各音程を表わす４ビツトとからな
つている。 アドレスデコーダ１６は、割り当てメモリ１３
から読み出したデータのうち最下位ビツト
（LSB）を割り当てビツト検出回路１７へ送り、
また音程を表わすビツトを周波数ナンバーテーブ
ル１８中に蓄積されているデータをアドレスする
のに適当な形に変換する。 周波数ナンバーテーブル１８は、２進形の周波
数データ語が記憶されている固定メモリ
（ROM）である。これらのデータ語は、平均律
音階における周波数比を表わす2(n/12)；ｎ＝１、
２、…、Ｍの値である。Ｍは楽器鍵盤の鍵数であ
る。周波数ナンバーテーブル１８には、固定メモ
リ（ROM）が適しているが、普通の即時呼出し
型メモリを使用することも一つの自明な拡張であ
る。それは、平均律音階ではない任意の他の希望
される周波数の組に対応する複数のクロツク周波
数を発生することが必要とされる場合に、新しい
周波数データ語を容易に書き込むことを可能にす
る。 周波数ナンバーテーブル１８から読み出された
周波数データ語は、データ選択ゲート１９によつ
て、周波数ナンバーレジスタ２０または２１のい
ずれかに送られる。周波数ナンバーレジスタの特
定は、実行制御回路１１によつて発生されてデー
タ選択ゲート１９に与えられる制御信号によつて
行なわれる。 周波数ナンバーレジスタ２０および２１は、周
波数ナンバーテーブル１８から読み出された周波
数データ語を保持しており、実行制御回路１１に
よつて変化させられる時までこれらのデータを蓄
積しておくための一時的メモリとして作用する。 周波数データ語は、デジタル−アナログ変換器
２２および２３によつてアナログ周波数制御電圧
に変換される。アナログ周波数電圧は、周波数制
御信号としてそれを電圧制御発振器２４および２
５に供給される。電圧制御発振器は、発生される
周波数がその入力アナログ周波数制御電圧の線形
またはほぼ線形の関数であるようなものであるこ
とが望ましい。 各電圧制御発振器は、普通のサンプルおよびホ
ールド回路のような一時的蓄積機能をもつた手段
を含み、それによつて対応するデジタル−アナロ
グ変換器から受け入れたアナログ電圧を、変換サ
イクルの期間保持する。この変換サイクルは実行
制御回路１１によつて始められ、そしてアナログ
電圧蓄積回路が実質的に一定電圧を維持すること
ができる程度に充分な頻度で変換を行なわせるよ
う調時される。 米国特許第4085644号“複音シンセサイザー”
（特願昭51−93519）においても使用される電圧制
御発振器２４および２５は、音調シフトレジスタ
１４および１５からデータをアドレスして読み出
すための楽音クロツクとして働く。データ禁止回
路２６および２７は、割り当てビツト検出回路１
７によつて検出された割り当てビツトが、対応す
る電圧制御発振器が楽器鍵盤上の割り当てスイツ
チに対応する周波数で動作するよう指示されてい
ることを示すのでなければ、対応する音調シフト
レジスタ１４および１５から読み出されたデータ
が音響装置２８に送られるのを禁止する。 周波数ナンバーテーブル１８に含まれる周波数
データ語を平均律音階について表１に示す。
【表】
【表】
各周波数データ語のビツト数は、希望される周
波数精度と、大きなビツト数のデジタルデータを
正確に変換できるデジタル−アナログ変換器が実
際につくれるかどうかという現実的問題との妥協
によつてきめられる。表１の第１欄は、オルガン
の通常の鍵盤の音名を配列したもので、第２欄
は、その対応する楽音周波数を基本周波数で示
す。第３欄は、Ｃ＃７の周波数を１としたときの
各音の周波数比Ｒを示す。第４欄は、16ビツトの
２進数で比Ｒを表わしたものである。第５欄は、
Ｒを16ビツトに制限したときの周波数誤差をセン
トで示す。第６欄は、Ｒを10ビツトに制限したと
きの周波数誤差をセントで示す。Ｃ＃７が値１に
定められているので、ビブラート手段に関連して
後述されるように、全ビツトが“１”の２進数値
を越えないようにして、最高音のC7に対応する
２進数に何らかの２進数を加算することが可能で
ある。 表１は、オクターブ２からオクターブ６までと
C7だけの項目見出しに限られている。多くの楽
器についての大部分の目的に対しては、周波数誤
差が３セント以下であることが適当と考えられて
いる。 表１の項目を調べることにより、16ビツトから
なる周波数データ語は鍵盤の全範囲をカバーする
のに充分であることがわかる。 しかし、10ビツトの周波数データ語ではオクタ
ーブ２に対して不十分となる。この不十分さの原
因は、情報の高位４ビツトがオクターブ２におい
て右にシフトされており、高位ビツトの数が実質
的に４ビツトだけ減少しているということにあ
る。この発明は、後述するようにオクターブ除算
サブシステムを使用することによつて、周波数デ
ータ語ビツト長の制限から明らかに生ずるこの周
波数誤差を改善しようとするものである。 第２ａ図は、第１図に示し、かつ前述した装置
１０の変型を示す。ここでは、一つのデジタル−
アナログ変換器しか必要としない。この一つのデ
ジタル−アナログ変換器は、利用可能な電圧制御
発振器の各々に対する周波数データ語の全てを時
分割的に変換する。必要なタイミング機能および
クロツクパルスは、全て実行制御回路１１と表示
された論理ブロツク内で発生される。このような
３本の制御線４９，５０および５１を第２ａ図中
に明示してある。残りの線は、図面を見やすくす
るため省略してある。 周波数ナンバーテーブル１８から各周波数デー
タ語が読み出されると、その２進数データはデジ
タル−アナログ変換器２２によつてアナログ電圧
に変換される。変換のタイミングは、第２ｂ図中
の線５１で示すように実行制御回路１１によつて
制御される。変換後、入力の周波数データ語に対
応するアナログ電圧は、信号選択ゲートによつて
サンプルおよびホールド回路４１または４２のい
ずれかに送られる。適当なサンプルおよびホール
ド回路の選択は、実行制御回路１１から送られた
信号によつて決定される。 各サンプルおよびホールド回路の出力は、バツ
フア増幅器４３および４４に接続される。サンプ
ルおよびホールド回路は、電圧制御発振器２４お
よび２５の周波数を制御するためのアナログ電圧
のメモリとして働く。バツフア増幅器４３および
４４は、第２の入力信号端子をそなえ、それによ
り基本周波数制御信号に付加して広範囲の周波数
変調信号を受けいれることができる。これらの変
調信号は、周波数変調信号発生器４５および４６
によつてつくられる。各バツフア増幅器からの出
力信号は、電圧制御発振器２４および２５のため
の周波数制御信号として使用される。 周波数変調信号発生器は、ビブラート、スラ
ー、ポルタメントおよびランダム雑音による変化
のような各種の周波数変調効果を与えるために使
用される。 第２ｂ図は、第２ａ図に含まれた論理ブロツク
に関連するいくつかの回路を示す。信号選択ゲー
ト４０は、MOS FETスイツチ５２および５４
からなり、実行制御回路１１でつくられた信号に
よつて導通状態に置かれたとき、信号を演算増幅
器５３および５５に伝達する。サンプルおよびホ
ールド回路４１は、実行制御回路１１によつて制
御されるMOS FETスイツチ５６を含む。スイ
ツチ５６は、デジタル−アナログ変換器２２によ
るデジタル−アナログ変換の完了後に導通して、
コンデンサ５８を充電する。演算増幅器５７は、
コンデンサ５８を放電させることなしにその電圧
をバツフア増幅器４３に伝える。 第３図は、第２ａ図に示したこの発明の実施例
の変型を示す。この変型構成では、13の音C7、
B6、Ａ＃６、A6、Ｇ＃６、G6、Ｆ＃６、F6、
E6、Ｅ＃６、Ｄ＃６、D6、Ｃ＃６、C6、に対応
する13の周波数データ語からなる周波数ナンバー
テーブルを使用する。第13音C7は、追加的な２
の除算回路をオクターブ除算回路６０が必要とし
ないようにして用いられる。周波数ナンバーテー
ブルは、オクターブ除算回路６０中でのオクター
ブ除算のために適当な数字を考慮することによつ
て12の周波数データ語で構成することができる。 アドレスデコーダ１６は、１オクターブ内の音
程のみを翻訳して周波数ナンバーテーブル１８か
らその音に対応するデータ語を引き出すために使
用される。アドレスデコーダ１６はまた、割り当
てメモリ１３に記憶されているデータ語中に含ま
れたオクターブデータビツトを、オクターブ除算
回路６０に転送する。オクターブ除算回路６０
は、オクターブ制御信号によつて要求されると
き、２進周波数データ語を右にシフトして周波数
データ語を２の羃乗で除算する。それによりオク
ターブ５中の要求された音は、１位置の右シフト
または２による除算を受ける。次の表２は、オル
ガン中の各オクターブに必要とされる右シフトを
示す。
波数精度と、大きなビツト数のデジタルデータを
正確に変換できるデジタル−アナログ変換器が実
際につくれるかどうかという現実的問題との妥協
によつてきめられる。表１の第１欄は、オルガン
の通常の鍵盤の音名を配列したもので、第２欄
は、その対応する楽音周波数を基本周波数で示
す。第３欄は、Ｃ＃７の周波数を１としたときの
各音の周波数比Ｒを示す。第４欄は、16ビツトの
２進数で比Ｒを表わしたものである。第５欄は、
Ｒを16ビツトに制限したときの周波数誤差をセン
トで示す。第６欄は、Ｒを10ビツトに制限したと
きの周波数誤差をセントで示す。Ｃ＃７が値１に
定められているので、ビブラート手段に関連して
後述されるように、全ビツトが“１”の２進数値
を越えないようにして、最高音のC7に対応する
２進数に何らかの２進数を加算することが可能で
ある。 表１は、オクターブ２からオクターブ６までと
C7だけの項目見出しに限られている。多くの楽
器についての大部分の目的に対しては、周波数誤
差が３セント以下であることが適当と考えられて
いる。 表１の項目を調べることにより、16ビツトから
なる周波数データ語は鍵盤の全範囲をカバーする
のに充分であることがわかる。 しかし、10ビツトの周波数データ語ではオクタ
ーブ２に対して不十分となる。この不十分さの原
因は、情報の高位４ビツトがオクターブ２におい
て右にシフトされており、高位ビツトの数が実質
的に４ビツトだけ減少しているということにあ
る。この発明は、後述するようにオクターブ除算
サブシステムを使用することによつて、周波数デ
ータ語ビツト長の制限から明らかに生ずるこの周
波数誤差を改善しようとするものである。 第２ａ図は、第１図に示し、かつ前述した装置
１０の変型を示す。ここでは、一つのデジタル−
アナログ変換器しか必要としない。この一つのデ
ジタル−アナログ変換器は、利用可能な電圧制御
発振器の各々に対する周波数データ語の全てを時
分割的に変換する。必要なタイミング機能および
クロツクパルスは、全て実行制御回路１１と表示
された論理ブロツク内で発生される。このような
３本の制御線４９，５０および５１を第２ａ図中
に明示してある。残りの線は、図面を見やすくす
るため省略してある。 周波数ナンバーテーブル１８から各周波数デー
タ語が読み出されると、その２進数データはデジ
タル−アナログ変換器２２によつてアナログ電圧
に変換される。変換のタイミングは、第２ｂ図中
の線５１で示すように実行制御回路１１によつて
制御される。変換後、入力の周波数データ語に対
応するアナログ電圧は、信号選択ゲートによつて
サンプルおよびホールド回路４１または４２のい
ずれかに送られる。適当なサンプルおよびホール
ド回路の選択は、実行制御回路１１から送られた
信号によつて決定される。 各サンプルおよびホールド回路の出力は、バツ
フア増幅器４３および４４に接続される。サンプ
ルおよびホールド回路は、電圧制御発振器２４お
よび２５の周波数を制御するためのアナログ電圧
のメモリとして働く。バツフア増幅器４３および
４４は、第２の入力信号端子をそなえ、それによ
り基本周波数制御信号に付加して広範囲の周波数
変調信号を受けいれることができる。これらの変
調信号は、周波数変調信号発生器４５および４６
によつてつくられる。各バツフア増幅器からの出
力信号は、電圧制御発振器２４および２５のため
の周波数制御信号として使用される。 周波数変調信号発生器は、ビブラート、スラ
ー、ポルタメントおよびランダム雑音による変化
のような各種の周波数変調効果を与えるために使
用される。 第２ｂ図は、第２ａ図に含まれた論理ブロツク
に関連するいくつかの回路を示す。信号選択ゲー
ト４０は、MOS FETスイツチ５２および５４
からなり、実行制御回路１１でつくられた信号に
よつて導通状態に置かれたとき、信号を演算増幅
器５３および５５に伝達する。サンプルおよびホ
ールド回路４１は、実行制御回路１１によつて制
御されるMOS FETスイツチ５６を含む。スイ
ツチ５６は、デジタル−アナログ変換器２２によ
るデジタル−アナログ変換の完了後に導通して、
コンデンサ５８を充電する。演算増幅器５７は、
コンデンサ５８を放電させることなしにその電圧
をバツフア増幅器４３に伝える。 第３図は、第２ａ図に示したこの発明の実施例
の変型を示す。この変型構成では、13の音C7、
B6、Ａ＃６、A6、Ｇ＃６、G6、Ｆ＃６、F6、
E6、Ｅ＃６、Ｄ＃６、D6、Ｃ＃６、C6、に対応
する13の周波数データ語からなる周波数ナンバー
テーブルを使用する。第13音C7は、追加的な２
の除算回路をオクターブ除算回路６０が必要とし
ないようにして用いられる。周波数ナンバーテー
ブルは、オクターブ除算回路６０中でのオクター
ブ除算のために適当な数字を考慮することによつ
て12の周波数データ語で構成することができる。 アドレスデコーダ１６は、１オクターブ内の音
程のみを翻訳して周波数ナンバーテーブル１８か
らその音に対応するデータ語を引き出すために使
用される。アドレスデコーダ１６はまた、割り当
てメモリ１３に記憶されているデータ語中に含ま
れたオクターブデータビツトを、オクターブ除算
回路６０に転送する。オクターブ除算回路６０
は、オクターブ制御信号によつて要求されると
き、２進周波数データ語を右にシフトして周波数
データ語を２の羃乗で除算する。それによりオク
ターブ５中の要求された音は、１位置の右シフト
または２による除算を受ける。次の表２は、オル
ガン中の各オクターブに必要とされる右シフトを
示す。
以上のように本発明によれば、周波数に対応す
る周波数ナンバーデータとしてすくなくとも１オ
クターブ分だけ記憶装置に記憶しておけばよいの
で、記憶装置の記憶容量がすべての鍵の周波数ナ
ンバーデータを記憶するより格段に縮減でき且つ
記憶装置の記憶容量もすくないので任意の音律音
階の設定も非常に削減される。
る周波数ナンバーデータとしてすくなくとも１オ
クターブ分だけ記憶装置に記憶しておけばよいの
で、記憶装置の記憶容量がすべての鍵の周波数ナ
ンバーデータを記憶するより格段に縮減でき且つ
記憶装置の記憶容量もすくないので任意の音律音
階の設定も非常に削減される。
第１図は、複音シンセサイザとともに使用され
るような周波数数字制御クロツクのブロツク図で
ある。第２ａ図は、時分割データ変換チヤネルお
よび周波数制御電圧メモリを説明するブロツク図
である。第２ｂ図は、一つのデジタル−アナログ
変換器によつて時分割使用されるサンプルおよび
ホールド回路の論理図を示す。第３図は、周波数
の単一オクターブテーブルとオクターブ除算回路
を示すブロツク図である。第４図は、オクターブ
除算回路の論理図を示す。第５ａ図は、オクター
ブ除算がアナログ信号チヤネル中で行なわれる場
合のブロツク図を示す。第５ｂ図は、デジタル−
アナログ変換器の基準電圧部においてオクターブ
除算を行なつた場合の論理図を示す。第６図は、
電圧制御発振器中の周波数決定回路素子の組を切
換えるためのオクターブデータの使用を示すブロ
ツク図である。第７図は、周波数データ数字上に
ビブラートを導入するための手段を示す論理図で
ある。第８図は、自動整調のためのブロツク図で
ある。第９ａ図は、自動整調装置に使用される位
相弁別回路の論理図である。第９ｂ図は、位相弁
別回路中のタイミング信号を示す。第９ｃ図は、
位相弁別回路の特性曲線を示す。
るような周波数数字制御クロツクのブロツク図で
ある。第２ａ図は、時分割データ変換チヤネルお
よび周波数制御電圧メモリを説明するブロツク図
である。第２ｂ図は、一つのデジタル−アナログ
変換器によつて時分割使用されるサンプルおよび
ホールド回路の論理図を示す。第３図は、周波数
の単一オクターブテーブルとオクターブ除算回路
を示すブロツク図である。第４図は、オクターブ
除算回路の論理図を示す。第５ａ図は、オクター
ブ除算がアナログ信号チヤネル中で行なわれる場
合のブロツク図を示す。第５ｂ図は、デジタル−
アナログ変換器の基準電圧部においてオクターブ
除算を行なつた場合の論理図を示す。第６図は、
電圧制御発振器中の周波数決定回路素子の組を切
換えるためのオクターブデータの使用を示すブロ
ツク図である。第７図は、周波数データ数字上に
ビブラートを導入するための手段を示す論理図で
ある。第８図は、自動整調のためのブロツク図で
ある。第９ａ図は、自動整調装置に使用される位
相弁別回路の論理図である。第９ｂ図は、位相弁
別回路中のタイミング信号を示す。第９ｃ図は、
位相弁別回路の特性曲線を示す。
Claims (1)
- 【特許請求の範囲】 １ 鍵操作に対応して割り当てられた各鍵を識別
するための鍵情報を記憶する割り当てメモリと、 前記割り当てメモリに割り当てられている鍵情
報の鍵識別データを鍵の音名およびオクターブを
示す音名データおよびオクターブデータからなる
キーデータとして発生するアドレスデコーダ手段
と、 任意の音律音階の楽音周波数を得るためにすく
なくとも１オクターブ分の各音名の楽音周波数に
対応する複数ビツトからなる周波数ナンバーデー
タをそれぞれ記憶する周波数ナンバー記憶手段
と、 前記アドレスレコーダ手段に応動し、前記周波
数ナンバー記憶手段から前記音名データに基づき
周波数ナンバーデータを読み出し、該読み出され
た周波数ナンバーデータのビツト位置を前記オク
ターブデータに応じてシフトすることにより該周
波数ナンバーデータを変更し、前記鍵情報が示す
鍵の楽音周波数に対応するデータとして出力する
データ変更手段と、 を具え、前記データ変更手段から出力されるデー
タに基づき対応する周波数の楽音信号を発生する
ようにした電子楽器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US634,533 | 1975-11-24 | ||
| US05/634,533 US4067254A (en) | 1975-11-24 | 1975-11-24 | Frequency number controlled clocks |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51140616A Division JPS5265415A (en) | 1975-11-24 | 1976-11-22 | Frequency number control clock unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02139599A JPH02139599A (ja) | 1990-05-29 |
| JPH0423277B2 true JPH0423277B2 (ja) | 1992-04-21 |
Family
ID=24544181
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51140616A Granted JPS5265415A (en) | 1975-11-24 | 1976-11-22 | Frequency number control clock unit |
| JP1172084A Granted JPH02139599A (ja) | 1975-11-24 | 1989-07-05 | 周波数ナンバー制御クロツク装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51140616A Granted JPS5265415A (en) | 1975-11-24 | 1976-11-22 | Frequency number control clock unit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4067254A (ja) |
| JP (2) | JPS5265415A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282785A (en) * | 1977-10-17 | 1981-08-11 | Kabushiki Kaisha Kawai Gakki Seisakusho | Electronic musical instrument |
| US4223583A (en) * | 1979-02-09 | 1980-09-23 | Kawai Musical Instrument Mfg. Co., Ltd. | Apparatus for producing musical tones having time variant harmonics |
| US4249448A (en) * | 1979-04-09 | 1981-02-10 | Kawai Musical Instrument Mfg. Co. Ltd. | Even-odd symmetric computation in a polyphonic tone synthesizer |
| US4270430A (en) * | 1979-11-19 | 1981-06-02 | Kawai Musical Instrument Mfg. Co., Ltd. | Noise generator for a polyphonic tone synthesizer |
| US4337681A (en) * | 1980-08-14 | 1982-07-06 | Kawai Musical Instrument Mfg. Co., Ltd. | Polyphonic sliding portamento with independent ADSR modulation |
| US5121667A (en) * | 1989-11-06 | 1992-06-16 | Emery Christopher L | Electronic musical instrument with multiple voices responsive to mutually exclusive ram memory segments |
| JP5724073B2 (ja) * | 2011-03-04 | 2015-05-27 | 株式会社コルグ | 補償機能付き電圧制御発振器およびこれを用いた電子鍵盤楽器 |
| CN111128257B (zh) * | 2018-10-30 | 2024-10-01 | 长鑫存储技术有限公司 | 电源调节电路及方法、存储器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3659031A (en) * | 1969-10-10 | 1972-04-25 | Nippon Musical Instruments Mfg | Monophonic electronic musical instrument with a variable frequency oscillator employing positive feed back |
| JPS5023982B1 (ja) * | 1970-11-29 | 1975-08-12 | ||
| JPS5040657B2 (ja) * | 1971-10-25 | 1975-12-25 | ||
| JPS514101B2 (ja) * | 1971-12-13 | 1976-02-09 | ||
| JPS5246088B2 (ja) * | 1973-04-13 | 1977-11-21 | ||
| US3821712A (en) * | 1972-12-29 | 1974-06-28 | Sonic Ind Inc | Musical sequencer |
-
1975
- 1975-11-24 US US05/634,533 patent/US4067254A/en not_active Expired - Lifetime
-
1976
- 1976-11-22 JP JP51140616A patent/JPS5265415A/ja active Granted
-
1989
- 1989-07-05 JP JP1172084A patent/JPH02139599A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0157354B2 (ja) | 1989-12-05 |
| JPS5265415A (en) | 1977-05-30 |
| US4067254A (en) | 1978-01-10 |
| JPH02139599A (ja) | 1990-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4476766A (en) | Electronic musical instrument with means for generating accompaniment and melody sounds with different tone colors | |
| US3955459A (en) | Electronic musical instrument | |
| JPS6133199B2 (ja) | ||
| US4164020A (en) | Programmable sound synthesizer | |
| JPH0423277B2 (ja) | ||
| US4083283A (en) | Electronic musical instrument having legato effect | |
| US4283983A (en) | Electronic musical instrument | |
| US4103581A (en) | Constant speed portamento | |
| US4528884A (en) | Wave reading apparatus | |
| US4526080A (en) | Automatic rhythm performing apparatus | |
| US4152966A (en) | Automatic chromatic glissando | |
| US4338844A (en) | Tone source circuit for electronic musical instruments | |
| JPS5858678B2 (ja) | 電子楽器 | |
| US4800794A (en) | Harmonic coefficient generator for an electronic musical instrument | |
| JPS6029958B2 (ja) | 電子楽器 | |
| US4216693A (en) | Means for storing bass rhythm patterns | |
| JP2615545B2 (ja) | 電子楽器 | |
| JPS5821796A (ja) | 電子楽器 | |
| JPS6230240Y2 (ja) | ||
| JPS62106498A (ja) | 電子楽器 | |
| JPH0348639Y2 (ja) | ||
| JPS631596B2 (ja) | ||
| SU1023390A1 (ru) | Синтезатор частот дл электромузыкального инструмента | |
| JPS604474B2 (ja) | 電子楽器のビブラート装置 | |
| JPS628796B2 (ja) |