JPH04233325A

JPH04233325A - 高速ｔｔｌバッファ回路及びラインドライバ

Info

Publication number: JPH04233325A
Application number: JP3173362A
Authority: JP
Inventors: Lars G Jansson; ラース　ジイ．　ジャンソン; Michael G Ward; マイケル　ジイ．　ウォード
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1990-06-19
Filing date: 1991-06-19
Publication date: 1992-08-21
Also published as: US5034632A; EP0462451A1; KR920001848A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、ＴＴＬ出力バ
ッファラインドライバに対して有用な新規な非反転即ち
真出力ＴＴＬバッファ回路に関するものである。この新
規な回路形態は、信号伝搬遅延、電力消費、及びスイッ
チング誘起型接地ノイズを減少させている。入力スレッ
シュホールドヒステリシス回路は、入力信号の低から高
電位レベルへの遷移に続く入力ノイズマージンを増加さ
せている。バイアス回路は温度依存性を減少させている
。この非反転ＴＴＬバッファ回路は、新たな回路形態に
おいてオーバードライブ及びクランプ回路を組込んでい
る。

【０００２】

【従来の技術】例えば出力バッファラインドライバとし
て有用な従来の非反転ＴＴＬバッファ回路を図１に示し
てある。入力端ＶＩＮにおける高及び低電位レベルのデ
ータ信号が、このバッファ回路を介して伝搬し、且つ入
力データ信号と同位相で出力端ＶＯＵＴ　において出力
データ信号として送給される。ダーリントントランジス
タ対Ｑ５，Ｑ６によって与えられるプルアップ回路が、
抵抗Ｒ５及びダイオードＤ８を介して、高電位電力レー
ルＶＣＣから出力端ＶＯＵＴ　へ電流をソース、即ち供
給する。プルダウントランジスタ要素Ｑ４は、出力端Ｖ
ＯＵＴ　から低電位電力レールＧＮＤへ電流をシンク、
即ち吸込む。抵抗Ｒ６及びダイオードＤ６は、プルダウ
ントランジスタ要素Ｑ４が導通状態とすべきではない場
合に、そのトランジスタのベースの放電を行なうための
リーク経路を与えている。分相トランジスタ要素Ｑ３は
、プルアップ及びプルダウントランジスタ要素の導通状
態を夫々反対の位相となるように制御する。

【０００３】分相トランジスタ要素Ｑ３は反転段である
。分相トランジスタ要素Ｑ３のコレクタノードへのプル
アップ回路Ｑ５，Ｑ６の結合により、出力端ＶＯＵＴ　
において反転された信号が得られる。従って、非反転バ
ッファ回路を与えるためには、該バッファ回路に第二の
反転段トランジスタ要素ＱＢが付加されている。分相ト
ランジスタ要素Ｑ３のベースノードは、反転段トランジ
スタ要素ＱＢのコレクタノードへ結合されており、第二
の反転用カップリングを与えている。抵抗ＲＢを介して
分相トランジスタ要素Ｑ３へのベース駆動電流は、反転
段トランジスタ要素ＱＢの導通状態によって制御される
。ダイオードＤＢは、トランジスタ要素ＱＢに対しての、
低電位電力レールＧＮＤへのエミッタ電流経路を与えて
いる。リーク抵抗ＲＧは、トランジスタ要素ＱＢが導通
状態にない場合に、該トランジスタのベースを放電させ
る。

【０００４】図１のバッファ回路の入力回路は、入力ダ
イオードＤ１と入力トランジスタ要素ＱＡとを有してい
る。入力端ＶＩＮにおける低電位信号は、抵抗Ｒ１を介
してのベース駆動電流を、入力トランジスタＱＡのベー
スノードからそらさせて、該トランジスタをターンオフ
させる。入力端ＶＩＮにおける高電位信号は、入力トラ
ンジスタ要素ＱＡをターンオフさせるためのベース駆動
電流を供給し、トランジスタ要素ＱＡは、抵抗ＲＡを介
して反転段トランジスタ要素ＱＢへのベース駆動電流を
供給する。従って、トランジスタ要素ＱＡ及びＱＢは、
入力データ信号と同位相で導通状態となる。トランジス
タ要素ＱＢ及びＱ３のコレクタノードは、逐次的な反転
用カップリングを与え、従って出力端ＶＯＵＴ　におけ
るデータ信号は入力端ＶＩＮにおける入力信号と同位相
である。

【０００５】別の従来の非反転バッファ回路を図２に示
してあり、その場合には、利得段が付加されている。こ
の付加的な増幅段は、電圧増幅器段トランジスタ要素Ｑ
Ａ１によって与えられており、該トランジスタ要素は抵
抗ＲＡ１を介して反転段トランジスタ要素ＱＢのベース
ノードへ増幅したベース駆動電流を供給する。図２の例
においては、トランジスタＱＡ，ＱＡ１，ＱＢは、入力
端ＶＩＮにおける入力信号と同位相で動作する。抵抗Ｒ
Ｂ１を介しての分相トランジスタ要素Ｑ３へのベース駆
動電流は、ダイオードＤＢ１を介しての反転段トランジ
スタ要素ＱＢのコレクタノードにおける反転用カップリ
ングによって制御される。図１におけるものと同様の動
作を行なう残りの部品には同一の参照番号を付してある
。図２の回路は、例えば、βの低いトランジスタ要素が使
用される場合に付加的な利得が必要である場合に使用す
ることが可能である。

【０００６】図１及び２に示した従来の非反転バッファ
回路の欠点は、反転又は利得のために付加的な段が設け
られることを必要とすることであり、そのことは該回路
を介しての信号伝搬遅延を著しく増加させる。更に、こ
れらの付加的な段は電力消費を増加させる。図１及び２
の従来の非反転バッファ回路のその他の動作的な特徴で
あって改善することが所望されるものとしては、温度依
存性、接地ノイズ（接地バウンス及びアンダーシュート
を包含する）、入力端におけるノイズマージン、スイッ
チング速度等である。

【０００７】

【発明が解決しようとする課題】本発明の目的とすると
ころは、信号伝搬遅延を減少し且つスイッチング速度を
増加させた高速出力バッファ及びラインドライバ用の新
規な非反転ＴＴＬバッファ回路を提供することである。本発明の別の目的とするところは、新規なオーバードラ
イブ及びクランプ回路を介して達成される増加されたス
イッチング速度に対し制御した限界内で分相スイッチン
グトランジスタ要素を動作させる非反転、即ち真出力バ
ッファ回路を提供することである。オーバードライブ及
びクランプ回路を入力段への反転用カップリング内に直
接的に結合することによって付加的な段の遅延が回避さ
れている。本発明の更に別の目的とするところは、新規
なスレッシュホールドヒステリシス回路により入力回路
でのノイズマージンを改善し、バイアス回路によって入
力端における温度依存性を減少し、且つ分相トランジス
タ要素を制御する新規なオーバードライブ及びクランプ
回路構成を使用して接地バウンス及び及びアンダーシュ
ートを減少させることである。

【０００８】

【課題を解決するための手段】本発明によれば、高及び
低電位レベルでのデータ信号を受取る入力端とデータ信
号を送給するための出力端とをもったＴＴＬバッファ回
路が提供される。出力端から低電位電力レールへ電流を
シンク、即ち吸込むためにプルダウントランジスタ要素
が出力端に結合されている。プルアップ回路が出力端に
結合されており、高電位電力レールから出力端へ電流を
ソース、即ち供給している。フェーズスプリッタ（分相
）トランジスタ要素が、プルアップ回路とプルダウント
ランジスタ要素の導通状態を反対の位相で制御するため
に結合されている。入力トランジスタ要素を具備する入
力トランジスタ回路が、本バッファ回路へ結合するため
のベースノード、コレクタノード、エミッタノードを与
えており、ベースノードが入力端へ結合されている。

【０００９】本発明によれば、エミッタホロワトランジ
スタ要素のベースノードが反転用カップリング状態で入
力トランジスタ回路のコレクタノードへ結合されている
。エミッタホロワトランジスタ要素のエミッタノードは
、分相トランジスタ要素のベースノードへ結合されてお
り、入力端におけるデータ信号に応答して分相トランジ
スタ要素へベース駆動電流を供給する。

【００１０】本発明は、エミッタホロワトランジスタ要
素のベースノードと低電位電力レールとの間に第一クラ
ンプ回路経路を画定する第一クランプ回路を与えている
。この第一クランプ回路経路は、エミッタホロワトラン
ジスタ要素が比較的非導通状態にある場合に、該ベース
ノードを低電位レベルにクランプする。同時に、該第一
クランプ回路は、該入力トランジスタ回路をスイッチン
グさせるのに必要な入力スレッシュホールド電圧レベル
を確立する。

【００１１】本発明は、更に、エミッタホロワトランジ
スタ要素が比較的導通状態にある場合にベースノードを
高電位レベルにクランプする第二クランプ回路経路を画
定するエミッタホロワトランジスタ要素のベースノード
へ結合されている第二クランプ回路を提供している。こ
の第二クランプ回路高電位レベルは、ベース駆動電流を
エミッタホロワトランジスタ要素から分相トランジスタ
要素へ制限するために選択されている。分相トランジス
タ要素の飽和は、スレッシュホールド飽和動作領域、即
ちソフトな飽和動作領域又はＴＴＬバッファ回路のスイ
ッチング速度を改善するために高電位クランプ電圧レベ
ルに従ったリニア動作領域に制限することが可能である
。

【００１２】この回路構成の利点は、非反転データ信号
出力を得るために最早付加的な反転段が必要とされない
ことである。従来技術における回路においてのこのよう
な付加的な段によって導入される付加的な伝搬遅延は回
避される。その代わりに、エミッタホロワトランジスタ
要素ドライバが、直接的に、入力トランジスタ要素のコ
レクタノードへ結合されて、反転用のカップリングを与
える。このエミッタホロワトランジスタ要素は、高速タ
ーンオンのために分相トランジスタ要素の初期的なオー
バードライブを与える。該クランプ回路は、分相トラン
ジスタ要素の動作を選択した動作限界内に拘束し、その
ことは、深い飽和を回避し且つ分相トランジスタ要素の
迅速なターンオフを可能とする。

【００１３】好適な実施例においては、入力トランジス
タ回路が入力トランジスタ要素を有しており、且つ第一
クランプ回路が、入力トランジスタ要素のエミッタノー
ドと低電位電力レールとの間に結合されている。従って
、第一クランプ回路が、該入力トランジスタ要素を介し
て、エミッタホロワトランジスタ要素のベースノードへ
結合されている。第一クランプ回路は、例えば、入力ト
ランジスタ要素のエミッタノードと低電位電力レールと
の間に直列的に結合された第一及び第二ダイオード要素
等のような複数個の電圧降下部品から構成することが可
能であり、選択した入力スレッシュホールド電圧レベル
を確立する。

【００１４】オフセット用の温度係数を与えるために、
第一クランプ回路の第一及び第二ダイオード要素が、ベ
ースコレクタ短絡型（ＢＣＳ）ＰＮ接合ダイオード及び
ショットキダイオードであるように選択されている。温
度依存性は、更に、第一クランプ回路へ結合されており
該ダイオード要素をバイアスする電流源バイアス回路に
よって更に減衰させることが可能である。該電流源バイ
アス回路は、該ダイオード要素を介して、該ダイオード
要素を横断しての電圧降下の温度依存性を減少させるの
に充分な電流密度レベルを維持する。

【００１５】好適な実施例においては、該第二クランプ
回路が、エミッタホロワトランジスタ要素のベースノー
ドと、分相トランジスタ要素のコレクタノードとの間に
結合された第二クランプ回路経路を画定する。この形態
において、該第二クランプ回路は、ベース駆動電流をエ
ミッタホロワトランジスタ要素から分相トランジスタ要
素へ制限するためにエミッタホロワトランジスタ要素と
分相トランジスタ要素との間に電圧フィードバック回路
を与える。

【００１６】該第二クランプ回路は、エミッタホロワト
ランジスタ要素のベースノードと分相トランジスタ要素
のコレクタノードとの間に直列的に結合された第一及び
第二ダイオード要素から構成することが可能である。該
第二クランプ回路部品は、分相トランジスタ要素のベー
スからコレクタへの接合を横断しての順方向バイアスを
、例えば、ソフトな飽和動作領域内のレベルへクランプ
し、その際に深い飽和を回避する。

【００１７】好適実施例においては、該第二クランプ回
路が、選択した抵抗とダイオード要素とから構成されて
おり、従ってクランプ用電圧降下及び電圧フィードバッ
クレベルは「プログラマブル（書込み可能）」である。この第二クランプ回路形態の抵抗要素を横断しての電圧
降下は、例えば、リニア動作領域、スレッシュホールド
飽和動作領域、又はソフトな飽和動作領域における分相
トランジスタ要素の動作に対して選択することが可能で
ある。エミッタホロワトランジスタ要素は、未だに、第
二クランプ回路の好適な形態における入力回路によって
反転用カップリングを介して制御される。しかしながら
、エミッタホロワのベースノードにおける電圧、従って
ベース駆動クランプ回路抵抗を介しての電流は、エミッ
タホロワトランジスタ要素のベースノードへ結合されて
いる制御型電流源回路の定電流によって設定される。

【００１８】一例として、電流ミラー回路の電流ミラー
スレーブ分岐回路は、エミッタホロワトランジスタ要素
のベースノードへ結合させることが可能である。電流ミ
ラーマスタ分岐回路は、非電流スイッチング、定電流、
電流ミラー回路に対しての定電流を発生する。この電流
源回路形態は、制御型電流源を与え、且つエミッタホロ
ワトランジスタ要素のベースにおいて初期電圧を設定す
る制御された電流を供給する。ベース駆動クランプ回路
における抵抗の抵抗値の選択及び制御型電流源電流レベ
ルの設定により、第二クランプ回路を横断しての電圧降
下及び所望の動作領域における分相トランジスタ要素の
動作に対するクランプ用電圧レベルを「プログラム」す
る。

【００１９】好適な「プログラマブル（書込み可能）」
第二クランプ回路の別の実施例によれば、ＶＢＥマルチ
プライヤ回路が、エミッタホロワトランジスタ要素のベ
ースノードと分相トランジスタ要素のコレクタノードと
の間に結合されている。ＶＢＥマルチプライヤ回路トラ
ンジスタのベース対エミッタノード抵抗は、それを横断
してＶＢＥの電圧を有する制御型電流源を与える。この
コレクタ対ベースノード抵抗は、ＶＢＥマルチプライヤ
回路トランジスタのＶＢＥ電圧降下と直列的なベース駆
動クランプ回路プログラマブル抵抗電圧降下を与える。この「プログラマブル」クランプ回路は、例えば、分相
トランジスタ要素又はその他のＴＴＬスイッチングトラ
ンジスタ要素に対する動作領域の選択を行なうことを可
能とする。

【００２０】別の実施例によれば、第二クランプ回路が
、エミッタホロワトランジスタ要素のベースノードと低
電位電力レールとの間において複数個の電圧降下部品か
らなるスタックから構成される第二クランプ回路経路を
画定する。この形態においては、第二クランプ回路が、
エミッタホロワトランジスタ要素のベースノードを、エ
ミッタホロワトランジスタ要素が比較的導通状態にある
場合に、選択した高電位レベルにクランプする。この形態において分相トランジスタ要素に対するベース
駆動を更に制限するために、ベース駆動制限用抵抗が、
エミッタホロワトランジスタ要素のエミッタノードと分
相トランジスタ要素のベースノードとの間に結合されて
いる。分相トランジスタ要素のターンオン期間中に過渡
的なベース駆動の向上を与えるために、分相トランジス
タ要素のベースノードにおいて、ベース駆動制限用抵抗
と並列してベース駆動ダイオード要素を結合させること
が可能である。

【００２１】第二クランプ回路実施例の何れかによれば
、その第二クランプ回路の電圧降下部品は、エミッタホ
ロワトランジスタ要素、分相トランジスタ要素及びプル
ダウントランジスタ要素の夫々のベース対エミッタノー
ドを横断しての電圧降下の和よりも初期的に多少大きな
高電位レベルクランプ電圧をエミッタホロワトランジス
タ要素のベースノードに確立する。これらのトランジス
タ要素は、導通状態にある場合にＶＢＥのスタックを構
成する。エミッタホロワトランジスタ要素のベースノー
ドにおいて初期的にセットアップされる電圧レベルは、
高速スイッチング動作用の過渡的なオーバードライブを
与え、次いで第二クランプ回路のベース駆動電流制限及
びクランプ作用が行なわれる。

【００２２】本発明の別の特徴によれば、入力端におけ
る低から高電位レベルへのデータ信号からの遷移の後に
低電位レベルクランプ用電圧及び入力スレッシュホール
ド電圧レベルを低下させるためにスレッシュホールドヒ
ステリシス回路が第一クランプ回路に結合されている。入力端における高から低電位レベルへのデータ信号の遷
移に続いてより高い入力スレッシュホールド電圧レベル
が回復される。入力端における低から高電位レベルへの
遷移に続く入力スレッシュホールド電圧レベルの降下は
入力ノイズマージンを増加させる。

【００２３】スレッシュホールドヒステリシス回路の好
適実施例においては、バイパストランジスタ要素が導通
状態にある場合に第一クランプ回路ダイオードスタック
の少なくとも１個のダイオード要素をバイパスするため
に、第一クランプ回路と低電位電力レールとの間にバイ
パストランジスタ要素が結合されている。分相トランジ
スタ要素が導通状態にない場合に、バイパストランジス
タ要素をターンオンし且つ第一クランプ回路のダイオー
ド要素をバイパスさせるために、バイパストランジスタ
要素のベースノードと分相トランジスタ要素のコレクタ
ノードとの間にバイパス制御回路が結合されている。

【００２４】図示例においては、バイパス制御回路は、
ベースノードを分相トランジスタ要素のコレクタノード
へ結合しており且つエミッタノードをバイパス制御抵抗
を介してバイパストランジスタ要素のベースノードへ結
合しているバイパス制御エミッタホロワトランジスタ要
素を使用している。出力端における高から低電位レベル
への遷移に続いて、バイパストランジスタ要素を迅速に
ターンオフさせるために、バイパスターンオフトランジ
スタ要素を、バイパストランジスタ要素のベースノード
と低電位電力レールとの間に結合させることが可能であ
る。バイパスターンオフトランジスタ要素のベースノー
ドが分相トランジスタ要素のエミッタノードへ結合され
ており、且つ分相トランジスタ要素が導通状態にある場
合に、バイパストランジスタ要素の迅速なターンオフの
ために、プルダウントランジスタ要素ベース駆動電流の
小さな一部を使用する。

【００２５】

【実施例】一般化したＴＴＬ反転出力ゲート乃至はバッ
ファ回路を図３（Ａ）及び（Ｂ）に示してある。この回
路は、新規なオーバードライブ及びクランプ制御回路を
組込んでおり、それは、ＴＴＬスイッチングトランジス
タ要素の及びこの例においては分相トランジスタ要素Ｑ
３の高速スイッチング動作及び制御のために広範な適用
を有している。この例においては、入力信号が、直接的
にホスト回路から、入力ダイオードＤ１５を介して、電
流ミラー分岐回路２６内に結合されている電流ミラート
ランジスタ要素Ｑ５Ｂのコレクタノードへ印加される。この電流ミラー分岐回路は、電流ミラー回路の「スレー
ブ」分岐部である。分岐回路２６は、必要な基準電圧レ
ベルシフトを与え、且つエミッタホロワトランジスタ要
素Ｑ２のベースノードにおいて抵抗Ｒ５Ｂを横断して所
望の電圧レベルをセットアップする。エミッタホロワト
ランジスタ要素Ｑ２は、分相トランジスタ要素Ｑ３へベ
ース駆動電流を供給し、初期的に、該分相トランジスタ
要素の高速なターンオンのためにオーバードライブ電流
を供給する。

【００２６】スレーブ電流ミラー分岐回路２６内を流れ
る電流は、電流ミラー回路定電流「マスター」分岐回路
２５によって制御される。エミッタホロワトランジスタ
要素Ｑ２のベースノードにおいて基準電圧をセットアッ
プする電流ミラー回路は、エミッタホロワのベースノー
ドにおいての高速信号伝搬及び高速電圧レベルスイッチ
動作のための非電流スイッチング定電流ミラー回路であ
る。

【００２７】オーバードライブ・クランプ回路の分相ト
ランジスタ要素ベース駆動クランプ回路は、図３の例に
おいては、電圧降下部品Ｒ５Ａ及びＤ５によって与えら
れている。この構成の利点は、抵抗要素Ｒ５Ａが、分相
トランジスタ要素Ｑ３のベース・コレクタ接合を横断し
て所望の順方向バイアスクランプ電圧レベルを与えるた
めに選択可能、即ち「プログラマブル（書込み可能）」
であるということである。この選択したクランプ電圧レ
ベルは、所望の動作領域において分相トランジスタ要素
の動作を制御する。このベース駆動クランプ回路の別の
実施例を図３（Ａ）に示してあり、その場合には、第二
クランプ回路のノード対ノードクランプ電圧降下は固定
されている。

【００２８】ベース駆動クランプ回路の好適なプログラ
ム可能な実施例においては、抵抗Ｒ５Ａを横断しての電
圧降下は、抵抗Ｒ５Ａの抵抗値、及び電流ミラー回路及
び抵抗Ｒ５Ｂによってセットアップされる抵抗Ｒ５Ａを
介しての電流に従って選択、即ちプログラムされる。こ
のオーバードライブ・クランプ回路構成の特徴は、エミ
ッタホロワベース駆動トランジスタ要素Ｑ２が、トラン
ジスタ要素Ｑ３の迅速なターンオンのために過渡的なオ
ーバードライブを与えることが可能であるということで
ある。同時に、このベースドライブクランプ回路は、分
相トランジスタ要素Ｑ３の迅速なターンオフのために、
分相トランジスタ要素Ｑ３の動作を、リニア動作領域、
スレッシュホールド飽和領域、又はソフトな飽和領域へ
制限する。従って、このオーバードライブ・クランプ回
路は、高速スイッチング動作のための信号伝搬速度にお
いて一般的な改善を与えている。

【００２９】尚、ＴＴＬスイッチングトランジスタ要素
に関して、「深い飽和」、「ソフトな飽和動作領域」又
は「ソフトな飽和領域」、「スレッシュホールド飽和動
作領域」又は「スレッシュホールド飽和」、及び「飽和
外」又は「非飽和動作」又は「リニア動作」という用語
は、一般的に、以下の意味を有するものとして使用され
ている。「深い飽和」は、ベース対コレクタ（Ｂ−Ｃ）
接合を横断しての順方向バイアス、即ち順方向電圧降下
ＶＢＣがＶＢＣ＞φであるようなＴＴＬスイッチングト
ランジスタ要素の動作のことを意味している。尚、φは
標準的なベース対エミッタ（Ｂ−Ｅ）ＰＮ接合電圧降下
ＶＢＥである。「ソフト飽和」は、約（１／２）φ＜Ｖ
ＢＣ＜φの範囲内におけるＢ−Ｃ順方向バイアスでの動
作のことを意味する。ショットキークランプ型ＴＴＬト
ランジスタ要素の場合、ＶＢＣは、室温動作の場合には
、（１／２）φに一層近く、且つ高温の場合には、φに
一層近い。０＜ＶＢＣ＜（１／２）φの範囲内の順方向
バイアスでの動作は、「スレッシュホールド飽和」動作
と呼ばれ、実効的に、ベース内の電荷キャリヤの蓄積を
除去し、リニア動作と同等のスイッチング速度を達成す
る。実際上、このスレッシュホールド飽和動作領域において
は、トランジスタ要素は飽和外にあり且つリニア領域に
ある。しかしながら、厳格な意味においては、「リニア
動作」、「飽和外」は、０又は負のＶＢＣでのトランジ
スタ要素の動作のことを意味している。

【００３０】本発明によれば、オーバードライブ・クラ
ンプ回路が、図４に示した如く、新規な回路形態におけ
る非反転ＴＴＬ出力バッファ回路内に組込まれている。エミッタホロワトランジスタ要素Ｑ２が、分相トランジ
スタ要素Ｑ３のベース駆動を与える。従って、分相トラ
ンジスタ要素Ｑ３は、エミッタホロワトランジスタ要素
Ｑ２と同位相で動作する。しかしながら、エミッタホロ
ワトランジスタ要素Ｑ２のベースノードは、入力トラン
ジスタ要素Ｑ１のコレクタノードにおいて入力段へ直接
的に反転用カップリング状態で結合されている。従って
、従来必要とされていた付加的な反転段及び付加的な信
号伝搬遅延を必要とすることなしに、非反転用バッファ
回路が提供される。同時に、エミッタホロワトランジス
タ要素Ｑ２は、初期的に、高速スイッチング動作のため
に、分相トランジスタ要素Ｑ３へ無制限のベース駆動電
流を供給することが可能である。

【００３１】入力トランジスタ要素Ｑ１への反転用カッ
プリングにより、エミッタホロワトランジスタ要素Ｑ２
は、入力トランジスタ要素とずれた位相で入力データ信
号に応答する。エミッタホロワトランジスタ要素Ｑ２及
び分相トランジスタ要素Ｑ３の動作を制御するエミッタ
ホロワトランジスタ要素Ｑ２のベースノードにおける電
圧限界は、第一及び第二クランプ回路によって設定され
る。エミッタホロワトランジスタ要素Ｑ２のベースノー
ドにおける低電位レベルを設定する第一クランプ回路が
、入力トランジスタ要素Ｑ１を介して、エミッタホロワ
トランジスタ要素Ｑ２のベースノードへ結合されており
、且つダイオードスタックＤ２及びＤ３から構成されて
いる。

【００３２】この例においては、ダイオードＤ２は、ダ
イオードＤ２を横断して１ＶＢＥの電圧降下を与えるベ
ース・コレクタ短絡型（ＢＣＳ）トランジスタ要素であ
る。この１ＶＢＥは、典型的に、約０．８Ｖである。ダ
イオードＤ３は、そのダイオードを横断して１ＶＳＤの
電圧降下を与えるショットキーダイオードである。ショ
ットキーダイオードの電圧降下は、典型的に、約０．６
Ｖである。Ｄ２及びＤ３の反対の極性の温度係数のため
に、第一クランプ回路の複合温度係数は幾分補償される
。

【００３３】入力端ＶＩＮに高電位レベルデータ信号が
表われると、入力トランジスタ要素Ｑ１は導通状態とな
り、入力トランジスタ要素のコレクタ対エミッタ経路を
横断しての電圧降下ＶＳＡＴ　は約０．２Ｖに等しい。入力トランジスタ要素Ｑ１が導通状態にあり且つエミッ
タホロワトランジスタ要素Ｑ２が比較的非導通状態にあ
る場合のエミッタホロワトランジスタ要素Ｑ２のベース
ノードに印加される低電位レベルは、１ＶＳＡＴ　＋１
ＶＢＥ＋１ＶＳＤに等しく、即ち約１．６Ｖである。第
一クランプ回路によって確立されるこの電圧レベルは、
入力スレッシュホールド電圧レベルを設定し、そのレベ
ルにおいて、入力端における高電位データ信号が入力ト
ランジスタ要素Ｑ１をターンオンさせる。

【００３４】図４のバッファ回路の入力回路及び入力ク
ランプ回路の動作の温度依存性を更に減少させるために
、ショットキーダイオードＤ４及び抵抗Ｒ３から構成さ
れる電流バイアス用回路が、高電位電力レールＶＣＣと
第一クランプ回路のダイオードスタックＤ２，Ｄ３の上
部との間に結合されている。抵抗要素Ｒ３は、電力散逸
を減少させるために比較的大型の抵抗であるが、ダイオ
ードＤ２及びＤ３を介して十分な電流をソース、即ち供
給し、従って、それらは、バイアスされた状態を維持し
、且つより低い温度依存性の動作領域においてダイオー
ドＤ２及びＤ３の動作のために十分な電流密度で導通す
る。

【００３５】入力端ＶＩＮに低電位レベルのデータ信号
が表われると、入力トランジスタ要素Ｑ１はターンオフ
し、且つベース駆動電流が、抵抗Ｒ２を介して、エミッ
タホロワトランジスタ要素Ｑ２のベースへソース、即ち
供給され、従って該トランジスタ要素は比較的導通状態
となる。エミッタホロワトランジスタ要素Ｑ２のベース
ノードにおける初期的な高電圧レベルは、エミッタホロ
ワトランジスタ要素Ｑ２のベースノードから分相トラン
ジスタ要素Ｑ３のベースへ実効的に無制限なベース駆動
を許容する。このオーバードライブは、分相トランジス
タ要素Ｑ３の高速スイッチング動作を開始させる。

【００３６】分相トランジスタ要素Ｑ３が導通状態とな
ると、エミッタホロワトランジスタ要素Ｑ２のベースノ
ードに結合されている第二クランプ回路が、動作状態と
なり、エミッタホロワトランジスタ要素Ｑ２のベースノ
ードにおける高電位レベルを設定し且つ制限する。図４
の実施例におけるダイオード要素Ｄ４及びＤ５から構成
される第二クランプ回路は、実効的に、分相トランジス
タ要素Ｑ３のコレクタノードとエミッタホロワトランジ
スタ要素Ｑ２のベースノードとの間における電圧フィー
ドバック回路として動作するベース駆動制限用クランプ
回路を与える。分相トランジスタ要素Ｑ３が導通状態を
開始すると、分相トランジスタ要素Ｑ３のコレクタノー
ドにおける初期的に高い電位レベルは降下を開始する。

【００３７】図４の実施例においては、第二クランプ回
路が、１ＶＳＤの電圧降下を有するショットキーダイオ
ードＤ４と１ＶＢＥの電圧降下を有するＢＣＳトランジ
スタダイオードＤ５とから構成されていることに注意す
べきである。第二クランプ回路Ｄ４，Ｄ５は、エミッタ
ホロワトランジスタ要素Ｑ２のベース対エミッタノード
から、分相トランジスタ要素Ｑ３のベース対コレクタノ
ードを介して、分相トランジスタ要素Ｑ３のコレクタノ
ードから第二クランプ回路Ｄ４，Ｄ５を介してエミッタ
ホロワトランジスタ要素Ｑ２のベースノードへ帰還する
電圧フィードバックループの一部である。ダイオードＤ
５を横断しての１ＶＢＥの電圧降下は、この電圧フィー
ドバックループにおけるエミッタホロワトランジスタ要
素Ｑ２のベース対エミッタ接合を横断しての１ＶＢＥ電
圧降下をオフセットする。１ＶＳＤが、付加的なクラン
プ用電圧降下を与える。

【００３８】その結果、分相トランジスタ要素Ｑ３のコ
レクタノードにおける電位レベルがエミッタホロワトラ
ンジスタ要素Ｑ２のベースノードにおける高電位レベル
より上で１ＶＳＤ以下に降下すると、第二クランプ回路
が分相トランジスタ要素Ｑ３のベースノードから分相ト
ランジスタ要素Ｑ３のコレクタノードへ分流するベース
駆動電流を導通させる。第二クランプ回路Ｄ４，Ｄ５は
、分相トランジスタ要素Ｑ３のコレクタノードにおける
電位レベルをクランプし、そのことは、分相トランジス
タ要素Ｑ３のベース対コレクタ接合を横断しての順方向
バイアスを、所望の動作領域、例えばソフトな飽和動作
領域又はスレッシュホールド飽和動作領域に制限する。

【００３９】この回路構成においては、エミッタホロワ
トランジスタ要素Ｑ２が、分相トランジスタ要素Ｑ３の
高速なターンオンのための初期的なオーバードライブを
供給するが、それは新規な非反転用出力バッファ回路の
文脈においてである。第一及び第二クランプ回路は、エ
ミッタホロワトランジスタ要素Ｑ２の動作を制限すると
共に制御し、従って分相トランジスタ要素Ｑ３を所望の
動作領域内に制御し且つ制限する。

【００４０】図４の非反転用ＴＴＬ出力バッファ回路の
別の実施例を図５に示してある。図４におけるものと同
一の機能を達成する部品には同一の参照番号が付してあ
る。更に、図５の回路には、入力端ＶＩＮにおけるノイ
ズマージンを改善するための入力スレッシュホールドヒ
ステリシス回路が組込まれている。このことは、エミッ
タホロワトランジスタ要素Ｑ２が比較的非導通状態とな
る場合に、入力端ＶＩＮにおける低から高電位レベルへ
の遷移に続いて、入力スレッシュホールド電圧レベルを
低下させることによって達成される。エミッタホロワト
ランジスタ要素Ｑ２が比較的非導通状態であると、分相
トランジスタ要素Ｑ３がターンオフし、入力データ信号
と同じ位相で出力端ＶＯＵＴ　において高電位レベルの
出力データ信号を与える。

【００４１】分相トランジスタ要素Ｑ３が導通状態でな
い場合には、分相トランジスタ要素Ｑ３の高電位レベル
コレクタノードへ結合されているバイパス制御回路が導
通状態となる。バイパス制御回路エミッタホロワトラン
ジスタ要素Ｑ１６が、抵抗Ｒ１４を介して、バイパスト
ランジスタ要素Ｑ１４のベースノードへ電流を導通させ
、該トランジスタＱ１４をターンオンさせる。バイパス
トランジスタ要素Ｑ１４は、第一クランプ回路Ｄ２，Ｄ
３の一部をバイパスする。この実施例においては、バイ
パストランジスタ要素Ｑ１４は、ショットキーダイオー
ド要素Ｄ３を横断しての電圧降下をバイパスする。導通
状態にある場合には、バイパストランジスタ要素Ｑ１４
は、実効的に、約０．６Ｖである１ＶＳＤのショットキ
ーダイオードＤ３を横断しての電圧降下に対して、約０
．２Ｖの１ＶＳＡＴ　の電圧降下を置換させる。従って
、第一クランプ回路クランプ電圧及び入力スレッシュホ
ールドは、０．４Ｖだけ低下され、同じ量だけ入力ノイ
ズマージンを改善する。

【００４２】バイパス制御回路エミッタホロワトランジ
スタ要素Ｑ１６の動作は、抵抗Ｒ５及びＲ１４と共に、
抵抗分割器を与える。抵抗分割器の方程式によれば、エ
ミッタホロワトランジスタ要素Ｑ１６は、実効的に、抵
抗Ｒ５の抵抗値を、迅速なターンオンのためにＲ５／β
に減少させ、一方該バイパストランジスタ要素を分相ト
ランジスタ要素Ｑ３のコレクタから分離させる。エミッ
タホロワトランジスタ要素Ｑ１６のベースは、分相トラ
ンジスタ要素Ｑ３のコレクタ回路から僅かの電流を引出
すに過ぎない。

【００４３】図５の非反転バッファ回路の入力端及び出
力端における高から低電位レベルへの遷移があると、元
の入力スレッシュホールド電圧レベルを回復するために
、バイパストランジスタ要素Ｑ１４を迅速にシャットオ
フさせることが望ましい。しかしながら、リーク抵抗Ｒ
１５は大型の抵抗であり、バイパストランジスタ要素Ｑ
１４のベースを迅速に放電させることはできない。従っ
て、バイパストランジスタ要素Ｑ１４の積極的なターン
オフのために、バイパスターンオフトランジスタ要素Ｑ
１５が設けられている。入力端及び出力端における高か
ら低電位レベルへの遷移があると、バイパスターンオフ
トランジスタ要素Ｑ１５のベースノードは、分相トラン
ジスタ要素Ｑ３のエミッタリードからベース駆動電流を
受取る。従って、トランジスタ要素Ｑ１５は、バイパス
トランジスタ要素Ｑ１４を積極的に且つ迅速にターンオ
フさせる。入力端及び出力端における低から高電位レベ
ルへのさらなる遷移があると、バイパスターンオフトラ
ンジスタ要素Ｑ１５はシャットダウンされる。注意すべ
きことであるが、ダイオード要素Ｄ２３は、バイパスト
ランジスタ要素Ｑ１４をターンオンさせるために向上さ
れたベース駆動電流を供給するＡＣ過渡的電流上昇を供
給する。

【００４４】図５の実施例において示される如く、第二
クランプ回路は、一対の直列結合したショットキーダイ
オードＤ４及びＤ７によって与えられている。ＶＢＥの
電圧降下を有するＰＮ接合ダイオードと比較してショッ
トキーダイオードを横断しての電圧降下ＶＳＤは僅かに
低いので、図５の第二クランプ回路は、図４の回路と比
較して、僅かに低いベース駆動クランプ電圧レベルを与
える。図４の回路においては、ダイオードＤ４及びＤ５
の第二クランプ回路は、実効的に、分相トランジスタ要
素Ｑ３のベース・コレクタ接合を横断しての順方向バイ
アスを、ソフトな飽和動作領域において約０．６Ｖへク
ランプする。図５の実施例においては、ダイオードＤ４
及びＤ７の第二クランプ回路は、実効的に、分相トラン
ジスタ要素Ｑ３のベース・コレクタ接合を横断しての順
方向バイアスを、スレッシュホールド飽和動作領域にお
いて約０．４Ｖへクランプする。

【００４５】図５の回路は、更に、部品Ｒ２０，Ｑ１７
，Ｑ１０及びＤＣＭＫ信号入力によって与えられるいわ
ゆる「ＤＣミラーキラー」回路を有している。この様な
ＤＣミラーキラー回路は、例えば、１９８６年４月８日
に発行された米国特許第４，５８１，５５０号（Ｆｅｒ
ｒｉｓ　　ｅｔ　　ａｌ．）及び１９８２年１月１９日
に発行された米国特許第４，３１１，９２７号（Ｆｅｒ
ｒｉｓ）に記載されている。いわゆる「ＡＣミラーキラ
ー」回路は、例えば、１９８２年３月２３日に発行され
た米国特許第４，３２１，４９０号（Ｂｅｃｈｄｏｌｔ
）に記載される如く、部品Ｑ９，Ｄ１３，Ｄ１５，Ｄ１
６によって与えられる。

【００４６】第二クランプ回路が分相トランジスタ要素
Ｑ３に対する所望の動作領域を選択するために「プログ
ラム」することが可能である本発明に基づく非反転バッ
ファ回路の好適実施例を図６に示してある。図６の好適
実施例においては、第二クランプ回路が、「プログラム
可能」な抵抗要素Ｒ５ＡとダイオードＤ５とから構成さ
れている。抵抗Ｒ５Ａを横断しての電圧降下は、第二ク
ランプ回路Ｒ５Ａ，Ｄ５を横断してのノードからノード
への複合クランプ用電圧降下が、所望の動作領域におい
て分相トランジスタ要素Ｑ３の動作に対して分相トラン
ジスタ要素Ｑ３のベース・コレクタ接合を横断しての順
方向バイアスをクランプするように、プログラム乃至は
選択することが可能である。

【００４７】ベース駆動クランプ回路抵抗要素Ｒ５Ａを
横断しての電圧降下は、勿論、抵抗Ｒ５Ａの抵抗値及び
抵抗Ｒ５Ａを介して流れる電流の関数である。従って、
抵抗Ｒ５Ａを横断しての電圧降下のプログラミング即ち
選択は、所望の電圧降下を達成するために所望のレベル
において抵抗Ｒ５Ａを介して流れる電流を設定するため
の付加的な回路を必要とする。このために、本発明は、
エミッタホロワトランジスタ要素Ｑ２のベースノードに
おいて基準電流源を設けており、それは、図６の実施例
においては、電流ミラー回路の形態である。以下に説明
する電流ミラー回路は、エミッタホロワトランジスタ要
素Ｑ２のベースノードにおいて良好に画定された基準電
圧レベルをセットアップし、抵抗Ｒ５Ａを介して所望の
電流を流させる。

【００４８】図６の電流ミラー回路は、マスター電流ミ
ラー分岐回路２５及びスレーブ電流ミラー分岐回路２６
を有している。マスター電流ミラー分岐回路２５は、分
岐回路２５内に固定したマスター電流をセットアップし
、該電流は、電流ミラートランジスタ要素Ｑ４Ｂ及びＱ
５Ｂの電流ミラー形態カップリングのために、スレーブ
電流ミラー分岐回路２６内にミラー動作される。

【００４９】マスター分岐回路２５は、高電位電力レー
ルＶＣＣと接地電位電力レールとの間に結合されている
。それは、ＶＢＥマルチプライヤ回路Ｒ１４，Ｒ１５，Ｑ
４Ａ、電圧降下抵抗要素Ｒ４Ｂ、マスター電流ミラート
ランジスタ要素Ｑ４Ｂを有している。マスター分岐回路
２５における定電流乃至は基準電流は、抵抗要素Ｒ４Ｂ
を横断しての電圧降下に従って確立される。抵抗Ｒ４Ｂ
を横断しての電圧降下は、高電位電力レールＶＣＣの電
圧レベル及び抵抗Ｒ１４を横断しての電圧降下、トラン
ジスタ要素Ｑ４Ａを横断してのＶＢＥ及びＢＣＳマスタ
ー電流ミラートランジスタ要素Ｑ４Ｂを横断してのＶＢ
Ｅに依存する。この定電流乃至は基準電流は、スレーブ
電流ミラー分岐回路２６内において反映される。抵抗Ｒ
２の選択した抵抗値と共に、この電流のプログラムされ
た値が、エミッタホロワトランジスタ要素Ｑ２のベース
ノードにおいて確立される基準電圧レベル、従ってベー
ス駆動クランプ回路の抵抗Ｒ５Ａを介して流れる電流の
大きさを決定する。要するに、図６の実施例においては
、所望の動作領域における分相トランジスタ要素Ｑ３の
動作のための第二クランプ回路のプログラミングは、エ
ミッタホロワトランジスタ要素Ｑ２のベースノードにお
ける所望の基準電圧レベルを確立する固定した基準電流
源によって達成され、そのことは抵抗Ｒ５Ａを介しての
電流を決定し、次いでそのことは抵抗Ｒ５Ａを横断して
の電圧降下及び第二クランプ回路の全体的なクランプ用
電圧を確立する。

【００５０】エミッタホロワトランジスタ要素Ｑ２のベ
ースノードにおいて定電流即ち基準電流を確立するため
の別の回路形態を図７に示してある。この回路形態によ
れば、基準電流は、抵抗要素Ｒ２３を介して高電位電力
レールＶＣＣと低電位電力レールＧＮＤとの間に結合さ
れるＶＢＥマルチプライヤ回路Ｒ２１，Ｒ２２，Ｑ２２
によって確立される。抵抗Ｒ２３を介しての基準電流は
、抵抗Ｒ２３の抵抗値及びＶＢＥマルチプライヤ回路を
横断しての複合電圧降下に依存する。ＶＢＥマルチプラ
イヤ回路を横断してのノードからノードへの電圧降下は
、ＶＢＥ（１＋Ｒ２１／Ｒ２２）の形態でＶＢＥの関数
である。エミッタホロワトランジスタ要素Ｑ２１へのベース駆動
電流は、固定レベルにセットされており、従ってエミッ
タホロワトランジスタ要素Ｑ２１は、一定レベルで動作
し、入力トランジスタ要素Ｑ１が導通状態でない場合に
、エミッタ抵抗Ｒ２２を介してエミッタホロワトランジ
スタ要素Ｑ２のベースへ一定のベース駆動基準電圧を供
給する。従って、一定の基準電流は、抵抗要素Ｒ５Ａを
横断しての電圧降下、従って第二クランプ回路を横断し
ての複合クランプ用電圧を選択するためにベース駆動ク
ランプ回路の抵抗Ｒ５Ａを介して既知の電流を供給する
。

【００５１】図８に示したプログラム可能なベース駆動
クランプ回路乃至は第二クランプ回路の別の実施例にお
いては、エミッタホロワトランジスタ要素Ｑ２のベース
ノードと分相トランジスタ要素Ｑ３のコレクタノードと
の間のベース駆動クランプ回路自身がＶＢＥマルチプラ
イヤ回路Ｒ１１，Ｒ１２，Ｑ１２である。プログラム可
能な電圧フィードバッククランプ回路としてのＶＢＥマ
ルチプライヤ回路のさらなる解析は以下の如くである。定電流乃至は基準電流源が抵抗Ｒ１２によって与えられ
ており、該抵抗は、トランジスタ要素Ｑ１２のベース・
エミッタ接合の固定した電圧降下ＶＢＥを横断して結合
されている。抵抗Ｒ１２の既知の抵抗値及びそれを横断
しての既知の電圧降下が、この電流源の基準電流を確立
する。全体的なクランプ回路を横断してのノードからノードへ
の複合電圧降下は、更に、抵抗Ｒ１１の抵抗値に依存す
る。複合電圧降下は、ＶＢＥマルチプライヤ回路方程式
ＶＢＥ（１＋Ｒ１１／Ｒ１２）によって与えられるＶＢ
Ｅの関数である。従って、クランプ用電圧は、所望の動
作領域における分相トランジスタ要素Ｑ３の動作をクラ
ンプするための抵抗Ｒ１１及びＲ１２の値に従って選択
することが可能である。図８の回路は、第二クランプ回
路Ｄ４，Ｄ５を置換して、図４に示した如く、非反転バ
ッファ回路内に組込まれる。

【００５２】本発明の更に別の実施例を図９の非反転用
バッファ回路に示してある。この実施例においては、第
二クランプ回路はエミッタホロワトランジスタ要素Ｑ２
のベースノードと分相トランジスタ要素Ｑ３Ａのコレク
タノードとの間に結合されているのではなく、エミッタ
ホロワトランジスタ要素Ｑ２のベースノードと低電位電
力レールＧＮＤとの間に結合されている。図９に示した
如く、第二クランプ回路は、ダイオードスタックＤＥ，
ＤＦ，ＤＧ，ＤＨから構成されており、それは、エミッ
タホロワトランジスタ要素Ｑ２が比較的導通状態にある
場合に、エミッタホロワトランジスタ要素Ｑ２のベース
ノードにおける高電位レベルを設定する。この高電位ク
ランプ電圧レベルは、トランジスタ要素Ｑ２，Ｑ３Ａ，
Ｑ４がエミッタホロワトランジスタ要素Ｑ２による初期
的なオーバードライブを与えるためにターンオンする場
合に、３ＶＢＥよりも多少大きなものに設定される。図
４乃至８のベース駆動クランプ回路がない場合には、分
相トランジスタ要素Ｑ３Ａへのベース駆動はベース駆動
制限用抵抗Ｒ４Ｂによって制限される。ダイオードＤ７
は、分相トランジスタ要素Ｑ３Ａの初期的なベース駆動
電流過渡的向上及び初期的な高速のターンオンのために
、ベース駆動制限用抵抗Ｒ４Ｂの周りに容量的カップリ
ングを与えている。

【００５３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに、種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】　　従来の非反転用ＴＴＬ出力バッファ回路を
示した概略回路図。

【図２】　　付加的な利得段を具備した従来のＴＴＬ出
力バッファ回路を示した概略回路図。

【図３】　　（Ａ）はプログラム可能なオーバードライ
ブ及びクランプ回路を組込んだ１９８９年１２月１１日
付で出願した本願出願人の出願に係わる米国特許出願第
４５０，８２６号に記載されている反転用ＴＴＬバッフ
ァ回路を示した概略回路図、（Ｂ）は（Ａ）の回路の一
部であって分相トランジスタ要素に対するオーバードラ
イブ及びクランプ回路の別の実施形態を示した概略図。

【図４】　　本発明の一実施例に基づいて構成された非
反転用ＴＴＬ出力バッファ回路を示した概略回路図。

【図５】　　本発明の一実施例に基づきスレッシュホー
ルドヒステリシス回路を組込んだ非反転用出力バッファ
回路ラインドライバを示した詳細な概略回路図。

【図６】　　所望の動作領域において分相トランジスタ
要素の動作を制御するための「プログラム可能」なクラ
ンプ回路を与える第二クランプ回路に対しての好適実施
例を示した反転用出力バッファ回路を示した概略回路図
。

【図７】　　エミッタホロワトランジスタ要素のベース
ノードにおける別の制御型電流源を示した「プログラム
可能」ベース駆動制限用第二クランプ回路を具備する別
の非反転用バッファ回路を示した概略回路図。

【図８】　　本発明の別の実施例に基づく「プログラム
可能」ベース駆動制限用第二クランプ回路を示した部分
的概略図。

【図９】　　本発明の更に別の実施例に基づく非反転用
出力バッファ回路を示した概略回路図。

【符号の説明】

Ｑ１　　入力トランジスタ要素Ｑ２　　エミッタホロワトランジスタ要素Ｑ３　　分相
トランジスタ要素Ｄ２，Ｄ３　　第一クランプ回路（ダイオードスタック
）Ｄ４，Ｄ５　　第二クランプ回路

Claims

【特許請求の範囲】

【請求項１】　　ＴＴＬ非反転バッファ回路において、
高及び低電位レベルでの入力データ信号を受取る入力端
が設けられており、データ信号を送給するための出力端
が設けられており、前記入力端に結合して入力トランジ
スタ回路が設けられており、前記出力端から低電位電力
レールへ電流をシンクするために前記出力端へ結合して
プルダウントランジスタ要素が設けられており、高電位
電力レールから前記出力端へ電流をソースするために前
記出力端へ結合してプルアップ回路が設けられており、
前記プルアップ回路及びプルダウントランジスタ要素の
導通状態を反対の位相に制御すべく結合されている分相
トランジスタ要素が設けられており、前記入力端へベー
スノードに結合している入力トランジスタ要素が設けら
れており、ベースノードを前記入力トランジスタ要素の
コレクタノードへ結合しており且つ前記入力端における
データ信号に応答してベース駆動電流を前記分相トラン
ジスタ要素へソースするためにエミッタノードを前記分
相トランジスタ要素のベースノードへ結合しているエミ
ッタホロワトランジスタ要素が設けられており、前記入
力端における低から高電位レベルへのデータ信号の遷移
に続いて前記エミッタホロワトランジスタ要素が比較的
に非導通状態にある場合に前記エミッタホロワトランジ
スタ要素のベースノードを低電位レベルにクランプし且
つ前記入力トランジスタ要素のスイッチングのための入
力スレッシュホールド電圧レベルを確立するために前記
エミッタホロワトランジスタ要素のベースノードから前
記入力トランジスタ要素を介して低電位パワーレールへ
の第一クランプ回路経路を画定し前記入力トランジスタ
要素のエミッタノードと低電位パワーレールとの間に結
合されている複数個の電圧降下部品を有する第一クラン
プ回路手段が設けられており、前記入力端における高か
ら低電位レベルへのデータ信号の遷移に続いて前記エミ
ッタホロワトランジスタ要素が比較的導通状態にある場
合にベース駆動電流を前記エミッタホロワトランジスタ
要素から前記分相トランジスタ要素へ制限しその際に前
記分相トランジスタ要素の飽和を制限するために前記エ
ミッタホロワと分相トランジスタ要素との間に電圧フィ
ードバック回路を与える前記エミッタホロワトランジス
タ要素のベースノードと前記分相トランジスタ要素のコ
レクタノードとの間に結合されている複数個の電圧降下
部品を有する第二クランプ回路手段が設けられているこ
とを特徴とするＴＴＬ非反転バッファ回路。
【請求項２】　　請求項１において、更に、入力ノイズ
マージンを増加させるために前記入力端における低から
高電位レベルへの遷移の後に入力スレッシュホールド電
圧を低下させ且つ前記入力端における高から低電位レベ
ルへの遷移の後により高い入力スレッシュホールド電圧
レベルを回復するために前記第一クランプ回路手段へ結
合されているスレッシュホールドヒステリシス回路手段
が設けられており、前記スレッシュホールドヒステリシ
ス回路手段は、前記バイパストランジスタ要素が導通状
態にある場合に前記第一クランプ回路手段の少なくとも
１個の電圧降下部品をバイパスするために前記第一クラ
ンプ回路手段へ結合されているバイパストランジスタ要
素を有すると共に、前記入力端における低から高電位レ
ベルへのデータ信号の遷移に続いて前記分相トランジス
タ要素が導通状態にない場合に前記バイパストランジス
タ要素をターンオンするために前記バイパストランジス
タ要素のベースノードと前記分相トランジスタ要素のコ
レクタノードとの間に動作結合されているバイパス制御
回路を有することを特徴とするＴＴＬ非反転バッファ回
路。
【請求項３】　　請求項２において、前記バイパス制御
回路が、更に、前記バイパストランジスタ要素の迅速な
ターンオフのために前記バイパストランジスタ要素のベ
ースノードと低電位電力レールとの間に結合されている
バイパスターンオフトランジスタ要素を有しており、前
記バイパスターンオフトランジスタ要素は、前記入力端
における高から低電位レベルへのデータ信号の遷移に続
いて前記分相トランジスタ要素が導通状態にある場合に
前記バイパストランジスタ要素の迅速なターンオフのた
めに前記分相トランジスタ要素のエミッタノードへ動作
結合されているベースノードを有することを特徴とする
ＴＴＬ非反転バッファ回路。
【請求項４】　　請求項１において、更に、前記電圧降
下部品をバイアスさせ且つ前記電圧降下部品を横断して
の電圧降下の温度依存性を減少させるために前記電圧降
下部品を介しての電流密度レベルを維持するために前記
第一クランプ回路手段の電圧降下部品へ結合されている
電流源バイアス回路が設けられていることを特徴とする
ＴＴＬ非反転バッファ回路。
【請求項５】　　請求項１において、前記第二クランプ
回路手段が、選択した抵抗値をもった抵抗電圧降下部品
とダイオード電圧降下部品とを具備する書込み可能なク
ランプ回路を有しており、且つ、前記抵抗電圧降下部品
を介しての電流を設定するために前記エミッタホロワト
ランジスタ要素のベースノードへ結合されている制御型
電流源が設けられていることを特徴とするＴＴＬ非反転
バッファ回路。
【請求項６】　　請求項５において、前記制御型電流源
が、非電流スイッチング、定電流、電流ミラー回路を有
することを特徴とするＴＴＬ非反転バッファ回路。
【請求項７】　　請求項５において、前記第二クランプ
回路がＶＢＥマルチプライヤ回路を有することを特徴と
するＴＴＬ非反転バッファ回路。
【請求項８】　　ＴＴＬ非反転バッファ回路において、
高及び低電位レベルにおけるデータ信号を受取るための
入力端が設けられており、データ信号を送給するための
出力端が設けられており、前記入力端へ結合して入力ト
ランジスタ回路が設けられており、前記出力端から低電
位電流レールへ電流をシンクするために前記出力端に結
合してプルダウントランジスタ要素が設けられており、
高電位電力レールから前記出力端へ電流をソースするた
めに前記出力端へ結合してプルアップ回路が設けられて
おり、前記プルアップ回路及び前記プルダウントランジ
スタ要素の導通状態を反対の位相に制御するために結合
されている分相トランジスタ要素が設けられており、ベ
ースノードが前記入力端へ結合されている入力トランジ
スタ要素が設けられており、前記入力端におけるデータ
信号に応答して前記分相トランジスタ要素へベース駆動
電流をソースするためにベースノードが前記入力トラン
ジスタ要素のコレクタノードへ結合されており且つエミ
ッタノードが前記分相トランジスタ要素のベースノード
へ結合されているエミッタホロワトランジスタ要素が設
けられており、前記入力端における低から高電位レベル
へのデータ信号の遷移に続いて前記エミッタホロワトラ
ンジスタ要素が比較的非導通状態にある場合に前記エミ
ッタホロワトランジスタ要素のベースノードを低電位レ
ベルへクランプし且つ前記入力トランジスタ要素のター
ンオンに対する入力スレッシュホールド電圧レベルを確
立するために前記エミッタホロワトランジスタ要素のベ
ースノードから前記入力トランジスタ要素を介して前記
低電位電力レールへの第一クランプ回路経路を画定する
前記入力トランジスタ要素のベースノードと前記低電位
電力レールとの間に結合されている電圧降下部品を有す
る第一クランプ回路手段が設けられており、前記入力端
において高から低電位レベルへのデータ信号の遷移に続
いて前記エミッタホロワトランジスタ要素が比較的導通
状態にある場合に前記エミッタホロワトランジスタ要素
のベースノードを前記ベースノードにおける高電位レベ
ルにクランプするために前記エミッタホロワトランジス
タ要素のベースノードと前記低電位電力レールとの間に
結合されている電圧降下部品を有する第二クランプ回路
手段が設けられており、ベース駆動電流を前記エミッタ
ホロワトランジスタ要素から前記分相トランジスタ要素
へ制限しその際に前記分相トランジスタ要素の飽和を制
限するために前記エミッタホロワトランジスタ要素のエ
ミッタノードと前記分相トランジスタ要素のベースノー
ドとの間に結合されているベース駆動制限用抵抗が設け
られていることを特徴とするＴＴＬ非反転バッファ回路
。
【請求項９】　　請求項８において、更に、前記入力端
における高から低電位レベルへのデータ信号の遷移に続
いて前記分相トランジスタ要素へのベース駆動電流の過
渡的な向上を与えるために前記ベース駆動制限用抵抗と
並列的に結合されているベース駆動ダイオード要素が設
けられていることを特徴とするＴＴＬ非反転バッファ回
路。
【請求項１０】　　請求項９において、更に、前記電圧
降下部品を横断しての電圧降下の温度依存性を減少させ
るために前記電圧降下部品をバイアスし且つ前記電圧降
下部品を介しての電流密度レベルを維持するために前記
第一クランプ回路手段に結合して電流源バイアス回路が
設けられていることを特徴とするＴＴＬ非反転バッファ
回路。
【請求項１１】　　請求項８において、更に、入力ノイ
ズマージンを増加させるために前記入力端における低か
ら高電位レベルへのデータ信号の遷移の後に前記入力ス
レッシュホールド電圧レベルを低下させ、且つ前記入力
端における高から低電位レベルへのデータ信号の遷移に
続いて一層高い入力スレッシュホールド電圧レベルを回
復するために前記第一クランプ回路手段へ結合されてい
るスレッシュホールドヒステリシス回路手段が設けられ
ていることを特徴とするＴＴＬ非反転バッファ回路。
【請求項１２】　　ＴＴＬバッファ回路において、高及
び低電位レベルでのデータ信号を受取るための入力端が
設けられており、データ信号を送給するための出力端が
設けられており、前記入力端に結合されているベースノ
ードとコレクタノードとエミッタノードとをもった入力
トランジスタ回路が設けられており、前記出力端から低
電位電力レールへ電流をシンクするために前記出力端へ
結合されているプルダウントランジスタ要素が設けられ
ており、高電位電力レールから前記出力端へ電流をソー
スするために前記出力端へ結合されているプルアップ手
段が設けられており、前記プルアップ手段及びプルダウ
ントランジスタ要素の導通状態を反対の位相に制御する
ために結合されている分相トランジスタ要素が設けられ
ており、前記入力端におけるデータ信号に応答して前記
分相トランジスタ要素へベース駆動電流をソースするた
めにベースノードが前記入力トランジスタ回路のコレク
タノードへ結合されており且つエミッタノードが前記分
相トランジスタ要素のベースノードへ結合されているエ
ミッタホロワトランジスタ要素が設けられており、前記
エミッタホロワトランジスタ要素が比較的非導通状態に
ある場合に前記ベースノードを低電位レベルにクランプ
し且つ前記入力トランジスタ回路のスイッチングのため
に前記入力スレッシュホールド電圧レベルを確立するた
めに前記エミッタホロワトランジスタ要素のベースノー
ドと前記低電位電力レールとの間に第一クランプ回路経
路を確立する第一クランプ回路手段が設けられており、
前記分相トランジスタ要素の飽和を制限し且つ本ＴＴＬ
バッファ回路のスイッチング速度を改善するために前記
エミッタホロワトランジスタ要素が比較的に導通状態に
ある場合にベース駆動電流を前記エミッタホロワトラン
ジスタ要素から前記分相トランジスタ要素へ制限するた
めに前記ベースノードを高電位レベルにクランプする第
二クランプ回路経路を画定する前記エミッタホロワトラ
ンジスタ要素のベースノードへ結合されている第二クラ
ンプ回路手段が設けられていることを特徴とするＴＴＬ
バッファ回路。
【請求項１３】　　請求項１２において、前記第一クラ
ンプ回路手段が、前記入力トランジスタ回路のエミッタ
ノードと前記低電位電力レールとの間に結合されており
、前記第一クランプ回路手段が前記入力トランジスタ回
路を介して前記エミッタホロワトランジスタ要素のベー
スノードへ結合されていることを特徴とするＴＴＬバッ
ファ回路。
【請求項１４】　　請求項１２において、前記第一クラ
ンプ回路手段が、前記入力トランジスタ回路のエミッタ
ノードと前記低電位電力レールとの間に直列的に結合さ
れている第一及び第二ダイオード要素を有することを特
徴とするＴＴＬバッファ回路。
【請求項１５】　　請求項１４において、更に、前記ダ
イオード要素を横断しての電圧降下の温度依存性を減少
させるために前記ダイオード要素をバイアスし且つ前記
ダイオード要素を介しての電流密度レベルを維持するた
めに前記第一クランプ回路手段へ結合して電流源バイア
ス回路が設けられていることを特徴とするＴＴＬバッフ
ァ回路。
【請求項１６】　　請求項１４において、前記第一クラ
ンプ回路手段の前記第一及び第二ダイオード要素が、夫
々、前記第一クランプ回路手段の複合温度係数を減少さ
せるためにＢＣＳトランジスタ要素ダイオード及びショ
ットキダイオードを有することを特徴とするＴＴＬバッ
ファ回路。
【請求項１７】　　請求項１４において、更に、入力ノ
イズマージンを増加させ且つ前記入力端におけるデータ
信号電位レベルの第二遷移の後に一層高い入力スレッシ
ュホールド電圧レベルへ回復するために前記入力端にお
けるデータ信号電位レベルの第一遷移の後に前記入力ス
レッシュホールド電圧レベルを低下させるために前記第
一クランプ回路手段へ結合してスレッシュホールドヒス
テリシス回路手段が設けられていることを特徴とするＴ
ＴＬバッファ回路。
【請求項１８】　　請求項１７において、前記スレッシ
ュホールドヒステリシス回路手段が、前記バイパストラ
ンジスタ要素が導通状態にある場合に前記第一クランプ
回路手段の少なくとも１個のダイオード要素をバイパス
するために前記第一クランプ回路手段と前記低電位電力
レールとの間に動作結合されているバイパストランジス
タ要素を有すると共に、前記分相トランジスタ要素が非
導通状態にある場合に前記バイパストランジスタ要素を
ターンオンさせ且つ前記第一クランプ回路手段のダイオ
ード要素をバイパスするために前記バイパストランジス
タ要素のベースノードと前記分相トランジスタ要素のコ
レクタノードとの間に結合されているバイパス制御回路
を有することを特徴とするＴＴＬバッファ回路。
【請求項１９】　　請求項１８において、前記バイパス
制御回路がバイパス制御エミッタホロワトランジスタ要
素を有しており、そのベースノードは前記分相トランジ
スタ要素のコレクタノードへ結合されており且つそのエ
ミッタノードはバイパス制御抵抗を介して前記バイパス
トランジスタ要素のベースノードへ結合されていること
を特徴とするＴＴＬバッファ回路。
【請求項２０】　　請求項１９において、前記バイパス
制御回路は、更に、前記入力端におけるデータ信号電位
レベルの第一遷移の期間中に前記バイパストランジスタ
要素をターンオンさせるためにベース駆動電流において
過渡的な増加を与えるために前記バイパス制御抵抗と並
列的に結合されているバイパス制御ダイオード要素を有
しており、前記分相トランジスタ要素がコレクタ抵抗を
介して前記高電位電力レールへ結合されており、且つ前
記分相トランジスタ要素コレクタ抵抗及び前記バイパス
制御抵抗が前記バイパストランジスタ要素を制御するた
めの抵抗分割器を形成していることを特徴とするＴＴＬ
バッファ回路。
【請求項２１】　　請求項１９において、前記バイパス
制御回路が、更に、前記バイパストランジスタ要素の迅
速なターンオフのために前記バイパストランジスタ要素
のベースノードと前記低電位電力レールとの間に結合さ
れているバイパスターンオフトランジスタ要素を有して
おり、前記バイパスターンオフトランジスタ要素のベー
スノードは、前記入力端における選択したデータ信号の
電位レベルの遷移に続いて前記分相トランジスタ要素が
導通状態にある場合に前記バイパストランジスタ要素の
迅速なターンオフのために前記分相トランジスタ要素の
エミッタノードへ動作結合されていることを特徴とする
ＴＴＬバッファ回路。
【請求項２２】　　請求項１２において、前記第二クラ
ンプ回路手段が、ベース駆動電流を前記エミッタホロワ
トランジスタ要素から前記分相トランジスタ要素へ制限
するために前記エミッタホロワと前記分相トランジスタ
要素との間に電圧フィードバック回路を与える前記エミ
ッタホロワトランジスタ要素のベースノードと前記分相
トランジスタ要素のコレクタノードとの間に結合されて
いる第二クランプ回路経路を画定することを特徴とする
ＴＴＬバッファ回路。
【請求項２３】　　請求項２２において、前記第二クラ
ンプ回路手段が、前記エミッタホロワトランジスタ要素
ベースノードと前記分相トランジスタ要素コレクタノー
ドとの間に直列的に結合されている第一及び第二ダイオ
ード要素を有することを特徴とするＴＴＬバッファ回路
。
【請求項２４】　　請求項２３において、前記第二クラ
ンプ回路手段の前記第一及び第二ダイオード要素が、夫
々、第一及び第二ショットキダイオードを有することを
特徴とするＴＴＬバッファ回路。
【請求項２５】　　請求項２３において、前記第二クラ
ンプ回路手段の第一及び第二ダイオード要素が、夫々、
ショットキダイオード及びＰＮ接合ダイオードを有する
ことを特徴とするＴＴＬバッファ回路。
【請求項２６】　　請求項２２において、前記第二クラ
ンプ回路手段が、選択した抵抗値を持った抵抗電圧降下
部品及びダイオード電圧降下部品を具備する書込み可能
なクランプ回路を有しており、且つ、前記抵抗電圧降下
部品を介しての電流を設定するために前記エミッタホロ
ワトランジスタ要素のベースノードに結合して制御型電
流源が設けられていることを特徴とするＴＴＬバッファ
回路。
【請求項２７】　　請求項２６において、前記制御型電
流源が非電流スイッチング、定電流、電流ミラー回路を
有すること特徴とするＴＴＬバッファ回路。
【請求項２８】　　請求項２６において、前記第二クラ
ンプ回路がＶＢＥマルチプライヤ回路を有することを特
徴とするＴＴＬバッファ回路。
【請求項２９】　　請求項１２において、前記第二クラ
ンプ回路手段が、前記エミッタホロワトランジスタ要素
が比較的導通状態にある場合に前記エミッタホロワトラ
ンジスタ要素のベースノードを高電位レベルにクランプ
するために前記エミッタホロワトランジスタ要素のベー
スノードと前記低電位電力レールとの間に第二クランプ
回路経路を画定し、且つ前記エミッタホロワトランジス
タ要素のエミッタノードと前記分相トランジスタ要素の
ベースノードとの間に結合してベース駆動制限用抵抗が
設けられていることを特徴とするＴＴＬバッファ回路。
【請求項３０】　　請求項２９において、前記第二クラ
ンプ回路手段が複数個の直列結合された電圧降下部品を
有しており、該複数個の直列結合された電圧降下部品は
、前記エミッタホロワトランジスタ要素と、分相トラン
ジスタ要素とプルダウントランジスタ要素の夫々のベー
スノードからエミッタノードを横断しての電圧降下の和
よりも多少大きな高電位レベルクランプ電圧を前記エミ
ッタホロワトランジスタ要素のベースノードに確立する
ことを特徴とするＴＴＬバッファ回路。
【請求項３１】　　請求項２９において、更に、前記入
力端におけるデータ信号電位レベルの第二遷移期間中に
前記分相トランジスタ要素のターンオンに対し過渡的な
ベース駆動の向上を与えるために前記分相トランジスタ
要素のベースノードにおいて前記ベース駆動制限用抵抗
と並列的に結合されてベース駆動ダイオード要素が設け
られていることを特徴とするＴＴＬバッファ回路。