JPH0423457B2 - - Google Patents
Info
- Publication number
- JPH0423457B2 JPH0423457B2 JP61185047A JP18504786A JPH0423457B2 JP H0423457 B2 JPH0423457 B2 JP H0423457B2 JP 61185047 A JP61185047 A JP 61185047A JP 18504786 A JP18504786 A JP 18504786A JP H0423457 B2 JPH0423457 B2 JP H0423457B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- circuit
- output signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔概要〕
受信信号の搬送波周波数から１／ｎ（ｎは位相
数の整数倍）離れた周波数で再生搬送波が同期引
込みされたフオールスロツク状態の時に、位相検
波出力信号のアイパターンのクロスポイント上に
１／ｎ離れた周波数成分の最大振幅が存在するか
ら、この最大振幅をデイジタル処理によつて検出
することにより、フオールスロツク状態を識別検
出するものである。
数の整数倍）離れた周波数で再生搬送波が同期引
込みされたフオールスロツク状態の時に、位相検
波出力信号のアイパターンのクロスポイント上に
１／ｎ離れた周波数成分の最大振幅が存在するか
ら、この最大振幅をデイジタル処理によつて検出
することにより、フオールスロツク状態を識別検
出するものである。
本発明は、デイジタル無線通信方式に於ける受
信側の復調回路に於いて、再生搬送波の擬似引込
みを検出するフオールスロツク検出回路に関する
ものである。
信側の復調回路に於いて、再生搬送波の擬似引込
みを検出するフオールスロツク検出回路に関する
ものである。
QPSK方式やQAM方式等に於いては、受信波
に位相同期した基準搬送波を再生し、その搬送波
を用いて受信信号を位相検波するものであり、そ
の場合に、４相位相変調波を位相検波してレベル
識別を行つたデータを基に再生搬送波位相を制御
する構成に於いて、１／（変調相数）＝１／４の
周波数成分を含むことになり、その為に、例えば
クロツク周波数の１／４離れた周波数に同期引込
みされるフオールスロツク状態、即ち、擬似同期
引込み状態となることがある。
に位相同期した基準搬送波を再生し、その搬送波
を用いて受信信号を位相検波するものであり、そ
の場合に、４相位相変調波を位相検波してレベル
識別を行つたデータを基に再生搬送波位相を制御
する構成に於いて、１／（変調相数）＝１／４の
周波数成分を含むことになり、その為に、例えば
クロツク周波数の１／４離れた周波数に同期引込
みされるフオールスロツク状態、即ち、擬似同期
引込み状態となることがある。
一般的には、ｎ相PSKの場合に、１／ｎの周
波数成分を含み、クロツク周波数の１／ｎ離れた
周波数に擬似同期引込みされる場合があり、例え
ば、ｎ＝４とした12MHzの４相PSKの場合、
12／４＝３〔ＭHz〕離れた周波数に擬似同期引込
みされる場合がある。その為に、このフオールス
ロツク状態を検出して、正しい周波数に同期引込
みされるように制御する必要がある。従つて、簡
単にフオールスロツク状態を検出することが要望
されている。
波数成分を含み、クロツク周波数の１／ｎ離れた
周波数に擬似同期引込みされる場合があり、例え
ば、ｎ＝４とした12MHzの４相PSKの場合、
12／４＝３〔ＭHz〕離れた周波数に擬似同期引込
みされる場合がある。その為に、このフオールス
ロツク状態を検出して、正しい周波数に同期引込
みされるように制御する必要がある。従つて、簡
単にフオールスロツク状態を検出することが要望
されている。
QPSK波、QAM波の復調回路は、例えば、第
４図に示す構成を有するもので、入力端子３１に
中間周波信号に変換された受信信号が加えられ
て、ハイブリツド回路３２により分岐され、分岐
出力信号は検波器３３，３４にそれぞれ加えられ
る。又電圧制御発振器３６からの搬送波信号が検
波器３３に、又π／２の移相を行う移相器３５を
介して搬送波信号が検波器３４にそれぞれ加えら
れ、π／２の位相差の搬送波信号によつて受信信
号の位相検波が行われて、Ｉ、Ｑチヤネルの検波
出力信号が得られる。
４図に示す構成を有するもので、入力端子３１に
中間周波信号に変換された受信信号が加えられ
て、ハイブリツド回路３２により分岐され、分岐
出力信号は検波器３３，３４にそれぞれ加えられ
る。又電圧制御発振器３６からの搬送波信号が検
波器３３に、又π／２の移相を行う移相器３５を
介して搬送波信号が検波器３４にそれぞれ加えら
れ、π／２の位相差の搬送波信号によつて受信信
号の位相検波が行われて、Ｉ、Ｑチヤネルの検波
出力信号が得られる。
このＩ、Ｑチヤネルの検波出力信号はＡ／Ｄ変
換器３７，３８にそれぞれ加えられ、搬送波再生
回路３９からのタイミング信号に従つてレベル識
別が行われ、複数ビツト構成のデイジタル信号に
変換される。このＩ、Ｑチヤネルのデイジタル信
号は搬送波再生回路３９に加えられて、そのデー
タビツトより下位の誤差信号を用いて電圧制御発
振器３６の出力信号位相を制御する制御電圧が形
成され、それによつて、電圧制御発振器３６は受
信信号位相に同期化される。
換器３７，３８にそれぞれ加えられ、搬送波再生
回路３９からのタイミング信号に従つてレベル識
別が行われ、複数ビツト構成のデイジタル信号に
変換される。このＩ、Ｑチヤネルのデイジタル信
号は搬送波再生回路３９に加えられて、そのデー
タビツトより下位の誤差信号を用いて電圧制御発
振器３６の出力信号位相を制御する制御電圧が形
成され、それによつて、電圧制御発振器３６は受
信信号位相に同期化される。
又ビツトタイミング再生回路４０は、Ａ／Ｄ変
換器３７，３８により変換されたデイジタル信号
を基に、ビツトタイミング信号を形成してパルス
再生回路４１に加えるものであり、パルス再生回
路４１は、このビツトタイミング信号に従つて、
Ａ／Ｄ変換器３７，３８の出力のデイジタル信号
を基にQPSK信号の場合には、Ｉ、Ｑチヤネルそ
れぞれの２値のパルス信号を出力する。
換器３７，３８により変換されたデイジタル信号
を基に、ビツトタイミング信号を形成してパルス
再生回路４１に加えるものであり、パルス再生回
路４１は、このビツトタイミング信号に従つて、
Ａ／Ｄ変換器３７，３８の出力のデイジタル信号
を基にQPSK信号の場合には、Ｉ、Ｑチヤネルそ
れぞれの２値のパルス信号を出力する。
又搬送波再生回路３９からＡ／Ｄ変換器３７，
３８に加えられるタイミング信号は、移相器４３
によつて位相が制御されて識別器４２に加えら
れ、検波器３３からの検波出力信号の識別タイミ
ングが決定される。即ち、Ａ／Ｄ変換器３３に於
けるレベル識別タイミングと、識別器４２に於け
るレベル識別タイミングとが異なるように制御さ
れ、それぞれの識別出力信号が排他的オア回路４
４に加えられ、その出力信号が判別回路４５に加
えられて、フオールスロツク状態か否かの判別が
行われる。若し、フオールスロツク状態であるこ
とが検出されると、その検出信号によつて搬送波
再生回路３９を制御し、スキヤン回路等により再
同期引込動作を開始させる。
３８に加えられるタイミング信号は、移相器４３
によつて位相が制御されて識別器４２に加えら
れ、検波器３３からの検波出力信号の識別タイミ
ングが決定される。即ち、Ａ／Ｄ変換器３３に於
けるレベル識別タイミングと、識別器４２に於け
るレベル識別タイミングとが異なるように制御さ
れ、それぞれの識別出力信号が排他的オア回路４
４に加えられ、その出力信号が判別回路４５に加
えられて、フオールスロツク状態か否かの判別が
行われる。若し、フオールスロツク状態であるこ
とが検出されると、その検出信号によつて搬送波
再生回路３９を制御し、スキヤン回路等により再
同期引込動作を開始させる。
第５図は従来例の動作説明図であり、２値信号
について、ａは正規の同期状態に於ける検波出力
信号のアイパターン、ｂはフオールスロツク状態
に於ける検波出力信号のアイパターンを示すもの
であつて、データ識別タイミングは、アイパター
ンの開いたタイミングに選定され、又フオールス
ロツク検出タイミングは、クロスポイントに近い
タイミングに選定されている。
について、ａは正規の同期状態に於ける検波出力
信号のアイパターン、ｂはフオールスロツク状態
に於ける検波出力信号のアイパターンを示すもの
であつて、データ識別タイミングは、アイパター
ンの開いたタイミングに選定され、又フオールス
ロツク検出タイミングは、クロスポイントに近い
タイミングに選定されている。
正規の同期状態に於いては、データ識別タイミ
ングに於いて、例えば、検波出力信号レベルが識
別レベルより上で“１”の識別出力信号が得られ
ると、次のフオールスロツク検出タイミングに於
いても、識別レベルより上の信号レベルとなるの
で、同じ“１”の識別出力信号が得られる。従つ
て、排他的オア回路４４の出力信号は“０”とな
る。これに対して、フオールスロツク状態に於い
ては、データ識別タイミングに於いて、前述と同
様に“１”であつても、フオールスロツク検出タ
イミングでは、１／ｎ離れた差周波数成分信号が
含まれていることにより、“０”となる場合が生
じる。その場合は、排他的オア回路４４の出力信
号は“１”となる。
ングに於いて、例えば、検波出力信号レベルが識
別レベルより上で“１”の識別出力信号が得られ
ると、次のフオールスロツク検出タイミングに於
いても、識別レベルより上の信号レベルとなるの
で、同じ“１”の識別出力信号が得られる。従つ
て、排他的オア回路４４の出力信号は“０”とな
る。これに対して、フオールスロツク状態に於い
ては、データ識別タイミングに於いて、前述と同
様に“１”であつても、フオールスロツク検出タ
イミングでは、１／ｎ離れた差周波数成分信号が
含まれていることにより、“０”となる場合が生
じる。その場合は、排他的オア回路４４の出力信
号は“１”となる。
判別回路４５に於いては、排他的オア回路４４
の出力信号を積分或いはカウントすることによ
り、フオールスロツク状態であるか否かを判別す
ることができる。
の出力信号を積分或いはカウントすることによ
り、フオールスロツク状態であるか否かを判別す
ることができる。
第６図のａはデータ識別タイミング信号、ｂは
このデータ識別タイミング信号により検波出力信
号を識別した識別出力信号を示し、正規の同期状
態では、フオールスロツク検出タイミング信号に
より検波出力信号を識別した識別出力信号はｃに
示すものとなる。ｂに示す識別出力信号をｃに示
す識別出力信号を基に識別すると、ｄに示すもの
となる。このｃ，ｄに示す信号の排他的オアをと
ると、ｅに示すようにローレベル（Ｌ）の連続と
なる。
このデータ識別タイミング信号により検波出力信
号を識別した識別出力信号を示し、正規の同期状
態では、フオールスロツク検出タイミング信号に
より検波出力信号を識別した識別出力信号はｃに
示すものとなる。ｂに示す識別出力信号をｃに示
す識別出力信号を基に識別すると、ｄに示すもの
となる。このｃ，ｄに示す信号の排他的オアをと
ると、ｅに示すようにローレベル（Ｌ）の連続と
なる。
又フオールスロツク状態に於いて、フオールス
ロツク検出タイミング信号により検波出力信号を
識別した時に、識別出力信号がｆに示す場合、こ
の識別出力信号を基にｂに示す識別出力信号を識
別すると、ｇに示すものとなる。従つて、ｆ，ｇ
に示す信号の排他的オアをとると、ｈに示すよう
に、ハイレベル（Ｈ）の検出信号が得られる。
ロツク検出タイミング信号により検波出力信号を
識別した時に、識別出力信号がｆに示す場合、こ
の識別出力信号を基にｂに示す識別出力信号を識
別すると、ｇに示すものとなる。従つて、ｆ，ｇ
に示す信号の排他的オアをとると、ｈに示すよう
に、ハイレベル（Ｈ）の検出信号が得られる。
従つて、ハイレベル（Ｈ）の検出信号を積分或
いはカウントとして、フオールスロツク検出信号
を出力することができる。
いはカウントとして、フオールスロツク検出信号
を出力することができる。
前述の従来例に於いては、移相器４３によりフ
オールスロツク識別タイミング信号の位相を設定
するものであるが、このフオールスロツク識別タ
イミング信号は、正規の同期状態では、データ識
別タイミング信号による識別出力信号と同じ識別
出力信号が得られ、フオールスロツク状態では、
異なる識別出力信号が得られるタイミングに調整
する必要があり、その調整が容易でない欠点があ
る。又雑音による影響を受け易い欠点がある。
オールスロツク識別タイミング信号の位相を設定
するものであるが、このフオールスロツク識別タ
イミング信号は、正規の同期状態では、データ識
別タイミング信号による識別出力信号と同じ識別
出力信号が得られ、フオールスロツク状態では、
異なる識別出力信号が得られるタイミングに調整
する必要があり、その調整が容易でない欠点があ
る。又雑音による影響を受け易い欠点がある。
本発明は、雑音による影響が少なく、且つタイ
ミング設定が容易なフオールスロツク検出回路を
提供することを目的とするものである。
ミング設定が容易なフオールスロツク検出回路を
提供することを目的とするものである。
本発明のフオールスロツク検出回路は、第１図
を参照して説明すると、検波回路５により受信信
号を位相検波したＩ、Ｑチヤネルの検波出力信号
のレベル識別を行う第１及び第２のＡ／Ｄ変換器
１，２と、Ｉ、Ｑチヤネルの何れか一方の検波出
力信号を、第１及び第２のＡ／Ｄ変換器１，２に
於ける変換タイミングに対して180°位相が異なる
タイミング、即ち、インバータ６により反転した
タイミング信号に従つてレベル識別を行う第３の
Ａ／Ｄ変換器３と、この第３のＡ／Ｄ変換器３の
出力信号から差周波数成分の最大振幅を検出し、
フオールスロツク状態か否かを判別する判別部４
とを備えたものである。
を参照して説明すると、検波回路５により受信信
号を位相検波したＩ、Ｑチヤネルの検波出力信号
のレベル識別を行う第１及び第２のＡ／Ｄ変換器
１，２と、Ｉ、Ｑチヤネルの何れか一方の検波出
力信号を、第１及び第２のＡ／Ｄ変換器１，２に
於ける変換タイミングに対して180°位相が異なる
タイミング、即ち、インバータ６により反転した
タイミング信号に従つてレベル識別を行う第３の
Ａ／Ｄ変換器３と、この第３のＡ／Ｄ変換器３の
出力信号から差周波数成分の最大振幅を検出し、
フオールスロツク状態か否かを判別する判別部４
とを備えたものである。
第１及び第２のＡ／Ｄ変換器１，２は、図示を
省略したタイミング再生回路からのタイミング信
号に従つて、Ｉ、Ｑチヤネルの検波出力信号のレ
ベル識別によりデイジタル信号に変換する。その
場合のタイミング信号に対して180°位相が異なる
タイミング信号に従つて、Ｉ、Ｑチヤネルの何れ
か一方の検波出力信号のレベル識別によりデイジ
タル信号に変換すると、フオールスロツク状態に
於いては、アイパターンのクロスポイント上に、
変調相数をｎとすると、その整数倍を含む１／ｎ
離れた差周波数成分が現れるから、この差周波数
成分を第３のＡ／Ｄ変換器３から得られることに
なり、これを判別部４で判別して、フオールスロ
ツク状態を検出するものである。〔実施例〕 以下図面を参照して本発明の実施例について詳
細に説明する。
省略したタイミング再生回路からのタイミング信
号に従つて、Ｉ、Ｑチヤネルの検波出力信号のレ
ベル識別によりデイジタル信号に変換する。その
場合のタイミング信号に対して180°位相が異なる
タイミング信号に従つて、Ｉ、Ｑチヤネルの何れ
か一方の検波出力信号のレベル識別によりデイジ
タル信号に変換すると、フオールスロツク状態に
於いては、アイパターンのクロスポイント上に、
変調相数をｎとすると、その整数倍を含む１／ｎ
離れた差周波数成分が現れるから、この差周波数
成分を第３のＡ／Ｄ変換器３から得られることに
なり、これを判別部４で判別して、フオールスロ
ツク状態を検出するものである。〔実施例〕 以下図面を参照して本発明の実施例について詳
細に説明する。
第２図は本発明の実施例のブロツク図であり、
１１は中間周波信号に変換されたQPSK信号等の
受信信号の入力端子、１２はハイブリツド回路、
１３，１４は検波器、１５はπ／２の移相器、１
６は電圧制御発振器、１７，１８はＡ／Ｄ変換
器、１９は搬送波再生回路、２０はビツトタイミ
ング再生回路、２１はパルス再生回路、２２は
Ａ／Ｄ変換器、２３はインバータ、２４は排他的
オア回路、２５は判別回路である。
１１は中間周波信号に変換されたQPSK信号等の
受信信号の入力端子、１２はハイブリツド回路、
１３，１４は検波器、１５はπ／２の移相器、１
６は電圧制御発振器、１７，１８はＡ／Ｄ変換
器、１９は搬送波再生回路、２０はビツトタイミ
ング再生回路、２１はパルス再生回路、２２は
Ａ／Ｄ変換器、２３はインバータ、２４は排他的
オア回路、２５は判別回路である。
前述の検波器１３，１４が第１図に於ける検波
回路５に対応し、Ａ／Ｄ変換器１７，１８が第１
図に於ける第１及び第２のＡ／Ｄ変換器１，２に
対応し、Ａ／Ｄ変換器２２が第１図に於ける第３
のＡ／Ｄ変換器３に対応し、排他的オア回路２４
と判別回路２５とが第１図に於ける判別部４に対
する。
回路５に対応し、Ａ／Ｄ変換器１７，１８が第１
図に於ける第１及び第２のＡ／Ｄ変換器１，２に
対応し、Ａ／Ｄ変換器２２が第１図に於ける第３
のＡ／Ｄ変換器３に対応し、排他的オア回路２４
と判別回路２５とが第１図に於ける判別部４に対
する。
受信信号は、前述の従来例と同様に、ハイブリ
ツド回路１２により分岐され、検波器１３，１４
により電圧制御発振器１６からの搬送波により位
相検波されてＩ、Ｑチヤネルの検波出力信号とな
り、Ａ／Ｄ変換器１７，１８によりレベル識別さ
れてデイジタル信号に変換される。そのタイミン
グは、検波出力信号のアイパターンが開いたタイ
ミングで、搬送波再生回路１９からのタイミング
信号によつて決定される。
ツド回路１２により分岐され、検波器１３，１４
により電圧制御発振器１６からの搬送波により位
相検波されてＩ、Ｑチヤネルの検波出力信号とな
り、Ａ／Ｄ変換器１７，１８によりレベル識別さ
れてデイジタル信号に変換される。そのタイミン
グは、検波出力信号のアイパターンが開いたタイ
ミングで、搬送波再生回路１９からのタイミング
信号によつて決定される。
Ａ／Ｄ変換器１７，１８の出力信号は搬送波再
生回路１９、ビツトタイミング再生回路２０及び
パルス再生回路２１に加えられ、パルス再生回路
２１に於いては、ビツトタイミング再生回路２０
からのビツトタイミング信号に基づいてQPSK信
号の場合は２値、又16値QAM信号の場合は４値
のパルスとして再生出力する。又搬送波再生回路
１９は、位相誤差成分を求めて電圧制御発振器１
６の制御電圧を形成し、電圧制御発振器１６の出
力信号の再生搬送波の位相を受信信号の位相に同
期化させる。
生回路１９、ビツトタイミング再生回路２０及び
パルス再生回路２１に加えられ、パルス再生回路
２１に於いては、ビツトタイミング再生回路２０
からのビツトタイミング信号に基づいてQPSK信
号の場合は２値、又16値QAM信号の場合は４値
のパルスとして再生出力する。又搬送波再生回路
１９は、位相誤差成分を求めて電圧制御発振器１
６の制御電圧を形成し、電圧制御発振器１６の出
力信号の再生搬送波の位相を受信信号の位相に同
期化させる。
又Ａ／Ｄ変換器２２は、インバータ２３によつ
て反転されたタイミング信号に従つて検波出力信
号のレベル識別を行うものであり、データ識別を
行うＡ／Ｄ変換器１７，１８に加えられるタイミ
ング信号に対して180°の位相差を有するものとな
る。従つて、検波出力信号のアイパターンの開い
た点をデータ識別タイミングとすると、それより
180°位相が異なるアイパターンのクロスポイント
をフオールスクロツク検出タイミングとすること
になる。
て反転されたタイミング信号に従つて検波出力信
号のレベル識別を行うものであり、データ識別を
行うＡ／Ｄ変換器１７，１８に加えられるタイミ
ング信号に対して180°の位相差を有するものとな
る。従つて、検波出力信号のアイパターンの開い
た点をデータ識別タイミングとすると、それより
180°位相が異なるアイパターンのクロスポイント
をフオールスクロツク検出タイミングとすること
になる。
このＡ／Ｄ変換器２２の出力信号の上位２ビツ
トを排他的オア回路２４に加えるものであり、正
規の同期状態では、排他的オア回路２４の出力信
号は“１”となるが、フオールスロツク状態では
“０”となる。従つて、判別回路２５に於いて、
排他的オア回路２４の出力信号を積分或いはカウ
ントして閾値と比較することにより、フオールス
ロツク状態であるか否かの検出信号を出力するこ
とができる。
トを排他的オア回路２４に加えるものであり、正
規の同期状態では、排他的オア回路２４の出力信
号は“１”となるが、フオールスロツク状態では
“０”となる。従つて、判別回路２５に於いて、
排他的オア回路２４の出力信号を積分或いはカウ
ントして閾値と比較することにより、フオールス
ロツク状態であるか否かの検出信号を出力するこ
とができる。
第３図は本発明の実施例の動作説明図であり、
ａは正規の同期状態、ｂはフオールスロツク状態
のアイパターンを示し、データ識別タイミングに
対してフオールスロツク検出タイミングは、前述
のように180°の位相差を有するものである。そし
て、Ａ／Ｄ変換器２２に於いては、フオールスロ
ツク検出タイミングで検波出力信号のレベル識別
を行うもので、正規の同期状態では、ａに示すよ
うに、Ａ／Ｄ変換器２２の出力信号の上位２ビツ
トは、“10”又は“01”となる。この２ビツトを
排他的オア回路２４に加えるもので、この場合
は、“１”の出力信号となる。
ａは正規の同期状態、ｂはフオールスロツク状態
のアイパターンを示し、データ識別タイミングに
対してフオールスロツク検出タイミングは、前述
のように180°の位相差を有するものである。そし
て、Ａ／Ｄ変換器２２に於いては、フオールスロ
ツク検出タイミングで検波出力信号のレベル識別
を行うもので、正規の同期状態では、ａに示すよ
うに、Ａ／Ｄ変換器２２の出力信号の上位２ビツ
トは、“10”又は“01”となる。この２ビツトを
排他的オア回路２４に加えるもので、この場合
は、“１”の出力信号となる。
又フオールスロツク状態では、ｂに示すよう
に、アイパターンのクロスポイント上に差周波数
成分の最大振幅が存在することになり、フオール
スロツク検出タイミングで検波出力信号のレベル
識別を行うと、Ａ／Ｄ変換器２２の出力信号の上
位２ビツトは、“11”又は“00”となる場合が多
くなる。その場合は、排他的オア回路２４の出力
信号が“０”となるから、判別回路２５に於い
て、排他的オア回路２４の出力信号を積分或いは
カウントとして、予め設定した閾値と比較するこ
とにより、フオールスロツクの検出信号を出力す
ることができるので、その検出信号を搬送波再生
回路１９に加えて、再同期引込動作を行わせて、
正規の同期状態に引込ませることができる。
に、アイパターンのクロスポイント上に差周波数
成分の最大振幅が存在することになり、フオール
スロツク検出タイミングで検波出力信号のレベル
識別を行うと、Ａ／Ｄ変換器２２の出力信号の上
位２ビツトは、“11”又は“00”となる場合が多
くなる。その場合は、排他的オア回路２４の出力
信号が“０”となるから、判別回路２５に於い
て、排他的オア回路２４の出力信号を積分或いは
カウントとして、予め設定した閾値と比較するこ
とにより、フオールスロツクの検出信号を出力す
ることができるので、その検出信号を搬送波再生
回路１９に加えて、再同期引込動作を行わせて、
正規の同期状態に引込ませることができる。
以上説明したように、本発明は、Ｉ、Ｑチヤネ
ルの検波出力信号のレベル識別を行うＡ／Ｄ変換
器１，２と、Ｉ、Ｑチヤネルの何れか一方の検波
出力信号を、Ａ／Ｄ変換器１，２に加えるタイミ
ング信号と180°位相が異なるタイミング信号によ
りレベル識別を行うＡ／Ｄ変換器３と、判別部４
とを備え、判別部４に於いてＡ／Ｄ変換器３の出
力信号から差周波数成分の最大振幅を検出して、
フオールスロツク状態か否かを検出するものであ
り、フオールスロツク検出タイミングは、データ
識別タイミングを180°反転することにより得られ
るから、タイミング設定が容易となる利点があ
る。又アイパターンのクロスポイント上の１／ｎ
離れた差周波数成分の最大振幅を検出するもので
あるから、雑音による影響を殆ど受けないことに
なり、誤動作が極めて少なくなる利点がある。
ルの検波出力信号のレベル識別を行うＡ／Ｄ変換
器１，２と、Ｉ、Ｑチヤネルの何れか一方の検波
出力信号を、Ａ／Ｄ変換器１，２に加えるタイミ
ング信号と180°位相が異なるタイミング信号によ
りレベル識別を行うＡ／Ｄ変換器３と、判別部４
とを備え、判別部４に於いてＡ／Ｄ変換器３の出
力信号から差周波数成分の最大振幅を検出して、
フオールスロツク状態か否かを検出するものであ
り、フオールスロツク検出タイミングは、データ
識別タイミングを180°反転することにより得られ
るから、タイミング設定が容易となる利点があ
る。又アイパターンのクロスポイント上の１／ｎ
離れた差周波数成分の最大振幅を検出するもので
あるから、雑音による影響を殆ど受けないことに
なり、誤動作が極めて少なくなる利点がある。
第１図は本発明の原理ブロツク図、第２図は本
発明の実施例のブロツク図、第３図ａ，ｂは本発
明の実施例の動作説明図、第４図は従来例のブロ
ツク図、第５図ａ，ｂは従来例の動作説明図、第
６図は従来例のフオールスロツク検出動作説明図
である。 １，２，３はＡ／Ｄ変換部、４は判別部、５は
検波回路、６はインバータ、１１は受信信号の入
力端子、１２はハイブリツド回路、１３，１４は
検波器、１５は移相器、１６は電圧制御発振器、
１７，１８はＡ／Ｄ変換器、１９は搬送波再生回
路、２０はビツトタイミング再生回路、２１はパ
ルス再生回路、２２はＡ／Ｄ変換器、２３はイン
バータ、２４は排他的オア回路、２５は判別回路
である。
発明の実施例のブロツク図、第３図ａ，ｂは本発
明の実施例の動作説明図、第４図は従来例のブロ
ツク図、第５図ａ，ｂは従来例の動作説明図、第
６図は従来例のフオールスロツク検出動作説明図
である。 １，２，３はＡ／Ｄ変換部、４は判別部、５は
検波回路、６はインバータ、１１は受信信号の入
力端子、１２はハイブリツド回路、１３，１４は
検波器、１５は移相器、１６は電圧制御発振器、
１７，１８はＡ／Ｄ変換器、１９は搬送波再生回
路、２０はビツトタイミング再生回路、２１はパ
ルス再生回路、２２はＡ／Ｄ変換器、２３はイン
バータ、２４は排他的オア回路、２５は判別回路
である。
Claims (1)
- 【特許請求の範囲】 １ 受信信号を位相検波したＩ、Ｑチヤネルの検
波出力信号のレベル識別を行う第１及び第２の
Ａ／Ｄ変換器１，２と、 前記Ｉ、Ｑチヤネルの何れか一方の検波出力信
号を、前記第１及び第２のＡ／Ｄ変換器１，２に
於ける変換タイミングに対して180°位相が異なる
タイミングでレベル識別を行う第３のＡ／Ｄ変換
器３と、 該第３のＡ／Ｄ変換器３の出力信号から差周波
数成分の最大振幅を検出し、フオールスロツク状
態か否かを判別する判別部４とを備えた ことを特徴とするフオールスロツク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185047A JPS6342254A (ja) | 1986-08-08 | 1986-08-08 | フォ−ルスロック検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185047A JPS6342254A (ja) | 1986-08-08 | 1986-08-08 | フォ−ルスロック検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6342254A JPS6342254A (ja) | 1988-02-23 |
| JPH0423457B2 true JPH0423457B2 (ja) | 1992-04-22 |
Family
ID=16163863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185047A Granted JPS6342254A (ja) | 1986-08-08 | 1986-08-08 | フォ−ルスロック検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6342254A (ja) |
-
1986
- 1986-08-08 JP JP61185047A patent/JPS6342254A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6342254A (ja) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606045A (en) | Method and apparatus for detecting an equalizer training period in a receiving-end modem | |
| AU4964490A (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| CA2048933C (en) | Carrier aquisition apparatus for digital satellite communication system | |
| US5656971A (en) | Phase demodulator having reliable carrier phase synchronization | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| US5949829A (en) | Central error detecting circuit for FSK receiver | |
| US6813321B1 (en) | Digital demodulator | |
| JPH0428185B2 (ja) | ||
| JPH0423457B2 (ja) | ||
| JP3147147B2 (ja) | 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置 | |
| US6639951B1 (en) | Digital demodulator | |
| US5341105A (en) | Quadratore demodulator circuit utilizing automatic frequency control signal and method thereof | |
| US5841815A (en) | Data receiver for correcting a phase of a received phase-modulated signal | |
| JPS58194450A (ja) | 復調装置 | |
| JPH0515336B2 (ja) | ||
| JP3369118B2 (ja) | データ判定回路 | |
| JPH0366245A (ja) | 搬送波再生装置 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JP2538888B2 (ja) | デジタル信号復調装置 | |
| JPH06152669A (ja) | クロック再生回路 | |
| JPH0422378B2 (ja) | ||
| JPS6016049A (ja) | 復調装置 | |
| JPS6030242A (ja) | オフセツトｑｐｓｋ信号の復調装置 | |
| JPS62105555A (ja) | 搬送波同期検出方式 | |
| KR20000057637A (ko) | 심볼 로크 검출기 |