JPH04235361A - 半導体集積回路のテスト方法 - Google Patents
半導体集積回路のテスト方法Info
- Publication number
- JPH04235361A JPH04235361A JP3001390A JP139091A JPH04235361A JP H04235361 A JPH04235361 A JP H04235361A JP 3001390 A JP3001390 A JP 3001390A JP 139091 A JP139091 A JP 139091A JP H04235361 A JPH04235361 A JP H04235361A
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor integrated
- integrated circuit
- standards
- environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000002950 deficient Effects 0.000 claims abstract description 10
- 238000013101 initial test Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000001133 acceleration Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路のテスト
方法に関する。
方法に関する。
【０００２】
【従来の技術】半導体集積回路（以下「ＩＣ」と略す）
の従来のテスト方法について説明する。図２は従来のＩ
Ｃのテスト方法の一例のフローチャートである。
の従来のテスト方法について説明する。図２は従来のＩ
Ｃのテスト方法の一例のフローチャートである。
【０００３】第１番目のテスト１０ａにおいて、製造し
た被試験ＩＣが所定の電気的特性規格を満足するか？１
１をテストし、その後ＩＣの初期不良を除くためにＩＣ
を２０時間保管のような例えば周囲温度１５０℃の加速
寿命環境下に置く（１５ａ）。その後、第２番目のテス
ト２０ａにおいて、被試験ＩＣが所定の電気的特性規格
を満足するか？２１をテストし、満足している場合はＩ
Ｃを良品判定３０ａしていた。このとき、初期不良を起
こすような不具合を内在する被試験ＩＣは、加速寿命環
境に置かれること１５により、電気的特性が悪化して不
良品と判定４０ａされる。
た被試験ＩＣが所定の電気的特性規格を満足するか？１
１をテストし、その後ＩＣの初期不良を除くためにＩＣ
を２０時間保管のような例えば周囲温度１５０℃の加速
寿命環境下に置く（１５ａ）。その後、第２番目のテス
ト２０ａにおいて、被試験ＩＣが所定の電気的特性規格
を満足するか？２１をテストし、満足している場合はＩ
Ｃを良品判定３０ａしていた。このとき、初期不良を起
こすような不具合を内在する被試験ＩＣは、加速寿命環
境に置かれること１５により、電気的特性が悪化して不
良品と判定４０ａされる。
【０００４】また、ここでいう電気的特性規格は、ＩＣ
製造上のばらつきを考慮して決定されているため、ある
ＩＣは電気的特性規格ぎりぎりで良品と判定され、別の
あるＣは電気的特性規格に対して十分余裕を持って良品
と判定される場合を含んでいる。従って、初期不良を起
こすような不具合を内在するＩＣを不良品と判定するた
めには、ＩＣが製造上のばらつきにより電気的特性規格
に対して十分余裕を持っている場合も第２番目のテスト
２０ａにおいて不良品と判定できるように、加速寿命環
境下に長時間置いておく。
製造上のばらつきを考慮して決定されているため、ある
ＩＣは電気的特性規格ぎりぎりで良品と判定され、別の
あるＣは電気的特性規格に対して十分余裕を持って良品
と判定される場合を含んでいる。従って、初期不良を起
こすような不具合を内在するＩＣを不良品と判定するた
めには、ＩＣが製造上のばらつきにより電気的特性規格
に対して十分余裕を持っている場合も第２番目のテスト
２０ａにおいて不良品と判定できるように、加速寿命環
境下に長時間置いておく。
【０００５】
【発明が解決しようとする課題】上述したように従来の
ＩＣのテスト方法では、ある一定の電気的特性規格で良
品と不良品の判定を行うので、製造上のばらつきにより
短時間の加速寿命環境で良品か不良品の判定が可能なＩ
Ｃも長時間加速寿命環境に置くことになり、ＩＣの生産
効率を非常に悪くしている。
ＩＣのテスト方法では、ある一定の電気的特性規格で良
品と不良品の判定を行うので、製造上のばらつきにより
短時間の加速寿命環境で良品か不良品の判定が可能なＩ
Ｃも長時間加速寿命環境に置くことになり、ＩＣの生産
効率を非常に悪くしている。
【０００６】
【課題を解決するための手段】本発明のＩＣのテスト方
法は、初期のテスト時に測定した被試験半導体集積回路
の電気的特性値を前記被試験半導体集積回路に内蔵した
記憶素子に記憶させ、その後に前記被試験半導体集積回
路を所定の加速寿命環境化に所定時間置き、その後のテ
ストにおいて測定した電気的特性値と、前記初期のテス
ト時に記憶させた電気的特性値とを比較し、その差が所
定の幅如何であれば良品と判定して構成される。
法は、初期のテスト時に測定した被試験半導体集積回路
の電気的特性値を前記被試験半導体集積回路に内蔵した
記憶素子に記憶させ、その後に前記被試験半導体集積回
路を所定の加速寿命環境化に所定時間置き、その後のテ
ストにおいて測定した電気的特性値と、前記初期のテス
ト時に記憶させた電気的特性値とを比較し、その差が所
定の幅如何であれば良品と判定して構成される。
【０００７】
【実施例】図１は本発明の一実施例を説明するためのフ
ローチャートである。第１番目のテスト１０において、
製造した被試験ＩＣが所定の電気的特性規格を満足して
いるか？をテストし、満足していれば測定した電気的特
性値を被試験ＩＣに内蔵した記憶素子に記憶させる。そ
の後、所定の加速寿命環境下に置く。
ローチャートである。第１番目のテスト１０において、
製造した被試験ＩＣが所定の電気的特性規格を満足して
いるか？をテストし、満足していれば測定した電気的特
性値を被試験ＩＣに内蔵した記憶素子に記憶させる。そ
の後、所定の加速寿命環境下に置く。
【０００８】次に第２番目のテスト２０において、所定
の電気的特性規格を満足するか？２１をテストし、満足
していれば測定した電気的特性値を前記第１番目のテス
ト１０において記憶させた電気的特性値と比較し、値の
変動が所定の幅以下であれば良品と判定する。
の電気的特性規格を満足するか？２１をテストし、満足
していれば測定した電気的特性値を前記第１番目のテス
ト１０において記憶させた電気的特性値と比較し、値の
変動が所定の幅以下であれば良品と判定する。
【０００９】従って、ＩＣの電気的特性が製造上のばら
つきのため電気的特性規格に対してぎりぎりのＩＣも、
あるいは余裕があるＩＣも、加速寿命環境による変動が
所定の幅以下であれば良品とすることができるので、加
速環境下に置く１５の時間を従来よりも短縮できる。
つきのため電気的特性規格に対してぎりぎりのＩＣも、
あるいは余裕があるＩＣも、加速寿命環境による変動が
所定の幅以下であれば良品とすることができるので、加
速環境下に置く１５の時間を従来よりも短縮できる。
【００１０】
【発明の効果】以上説明したように本発明のＩＣのテス
ト方法は、ある一定の電気的特性規格で良品，不良品の
判定をするのではなく、被試験ＩＣの電気的特性が加速
寿命環境により変動する幅により良品と不良品を判定す
るので、加速環境下に置く時間を短くすることができ、
ＩＣの生産効率を大きく上げることができる。
ト方法は、ある一定の電気的特性規格で良品，不良品の
判定をするのではなく、被試験ＩＣの電気的特性が加速
寿命環境により変動する幅により良品と不良品を判定す
るので、加速環境下に置く時間を短くすることができ、
ＩＣの生産効率を大きく上げることができる。
【図１】本発明の一実施例を説明するためのフローチャ
ートである。
ートである。
【図２】従来の半導体集積回路のテスト方法の一例を示
すフローチャートである。
すフローチャートである。
１０ 第１番目のテスト
１５ 加速寿命環境下に置く
２０ 第２番目のテスト
Claims (1)
- 【請求項１】 初期のテスト時に測定した被試験半導
体集積回路の電気的特性値を前記被試験半導体集積回路
に内蔵した記憶素子に記憶させ、その後に前記被試験半
導体集積回路を所定の加速寿命環境化に所定時間置き、
その後のテストにおいて測定した電気的特性値と、前記
初期のテスト時に記憶させた電気的特性値とを比較し、
その差が所定の幅如何であれば良品と判定することを特
徴とする半導体集積回路のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001390A JPH04235361A (ja) | 1991-01-10 | 1991-01-10 | 半導体集積回路のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001390A JPH04235361A (ja) | 1991-01-10 | 1991-01-10 | 半導体集積回路のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04235361A true JPH04235361A (ja) | 1992-08-24 |
Family
ID=11500166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001390A Pending JPH04235361A (ja) | 1991-01-10 | 1991-01-10 | 半導体集積回路のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04235361A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764073A (en) * | 1995-06-19 | 1998-06-09 | Matsushita Electric Industrial Co., Ltd. | Method of estimating the reliability of module circuits |
| JP2020071215A (ja) * | 2018-10-31 | 2020-05-07 | 電元社トーア株式会社 | 整流素子劣化測定装置および整流素子劣化測定方法 |
-
1991
- 1991-01-10 JP JP3001390A patent/JPH04235361A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764073A (en) * | 1995-06-19 | 1998-06-09 | Matsushita Electric Industrial Co., Ltd. | Method of estimating the reliability of module circuits |
| JP2020071215A (ja) * | 2018-10-31 | 2020-05-07 | 電元社トーア株式会社 | 整流素子劣化測定装置および整流素子劣化測定方法 |
| WO2020152894A1 (ja) * | 2018-10-31 | 2020-07-30 | 電元社トーア株式会社 | 整流素子劣化測定装置および整流素子劣化測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844803A (en) | Method of sorting a group of integrated circuit devices for those devices requiring special testing | |
| US7519882B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US7038481B2 (en) | Method and apparatus for determining burn-in reliability from wafer level burn-in | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| CN115189219B (zh) | 一种获得边发射激光器芯片最优老化条件的方法及采用该条件筛选芯片的方法 | |
| KR20140131605A (ko) | 번인 보드의 테스트 시스템 | |
| CN119208175A (zh) | 一种晶圆测试方法、装置、设备、系统及存储介质 | |
| JP2865456B2 (ja) | 半導体記憶装置の試験方法 | |
| US6114181A (en) | Pre burn-in thermal bump card attach simulation to enhance reliability | |
| US20050188286A1 (en) | Method for determining integrity of memory | |
| US6717870B2 (en) | Method for assessing the quality of a memory unit | |
| US6532431B1 (en) | Ratio testing | |
| JPH1038965A (ja) | 半導体装置の信頼性評価方法 | |
| JPH0629301A (ja) | 半導体装置の試験方法 | |
| US7191085B2 (en) | Method for testing an electric circuit | |
| JP2002131372A (ja) | 半導体デバイスの検査方法及び検査装置 | |
| JPH05196700A (ja) | テスト機能を有する集積回路 | |
| JP2008270523A (ja) | 多工程試験方法及び多工程試験装置 | |
| JPH02106945A (ja) | 半導体集積回路の製造方法 | |
| Lam et al. | Effective tests for memories based on faults models for low PPM defects | |
| JPH0730068A (ja) | 半導体記憶装置 | |
| KR20020025303A (ko) | 웨이퍼 레벨 특성 검사를 이용한 반도체 소자 제조 방법 | |
| JP3844912B2 (ja) | 半導体記憶装置の試験方法及び試験装置と半導体記憶装置 | |
| JPH05180905A (ja) | 外部端子試験用パタン生成法 | |
| KR19990049866A (ko) | 반도체 메모리장치의 웨이퍼 번인 테스트 방법 |