JPH04235692A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04235692A JPH04235692A JP3001889A JP188991A JPH04235692A JP H04235692 A JPH04235692 A JP H04235692A JP 3001889 A JP3001889 A JP 3001889A JP 188991 A JP188991 A JP 188991A JP H04235692 A JPH04235692 A JP H04235692A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- microcomputer
- analog signal
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に、ＡＤ−ＤＭＡ機能を有するマイクロコンピ
ュータに関する。
関し、特に、ＡＤ−ＤＭＡ機能を有するマイクロコンピ
ュータに関する。
【０００２】
【従来の技術】従来、この種のマイクロコンピュータに
おいては、キー入力を行うためには、キーが押された時
に、そのキー固有の電圧が、内部のＡ／Ｄコンバータの
入力端子に印加されるように回路が構成されており、そ
の時のＡ／Ｄ変換値をキー・コードに変換するための処
理（以下、処理Ａと云う）をソフトウェア的に行い、押
されたキーが、どのキーであるかが判断されているのが
一般である。
おいては、キー入力を行うためには、キーが押された時
に、そのキー固有の電圧が、内部のＡ／Ｄコンバータの
入力端子に印加されるように回路が構成されており、そ
の時のＡ／Ｄ変換値をキー・コードに変換するための処
理（以下、処理Ａと云う）をソフトウェア的に行い、押
されたキーが、どのキーであるかが判断されているのが
一般である。
【０００３】図２に示されるのは、この従来例における
フローチャートである。Ａ／Ｄ変換終了割込み要求発生
２０１に対応して、ステップ２０２においてソフト処理
が開始され、ステップ２０３において、Ａ／Ｄ変換値の
読出しが行われ、ステップ２０４において、前記Ａ／Ｄ
変換値がキー・コードに変換される。
フローチャートである。Ａ／Ｄ変換終了割込み要求発生
２０１に対応して、ステップ２０２においてソフト処理
が開始され、ステップ２０３において、Ａ／Ｄ変換値の
読出しが行われ、ステップ２０４において、前記Ａ／Ｄ
変換値がキー・コードに変換される。
【０００４】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、ユーザ・プログラムにより
Ａ処理を行うことが必要条件であり、このために、この
Ａ処理以外に、多数の処理が組込まれている場合には、
ある限られた時間内において、ユーザの自由に使用する
ことのできるサービス時間が圧縮され、且つプログラム
・ステップ数が増大するという欠点がある。
ロコンピュータにおいては、ユーザ・プログラムにより
Ａ処理を行うことが必要条件であり、このために、この
Ａ処理以外に、多数の処理が組込まれている場合には、
ある限られた時間内において、ユーザの自由に使用する
ことのできるサービス時間が圧縮され、且つプログラム
・ステップ数が増大するという欠点がある。
【０００５】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、ＡＤ−ＤＭＡ機能を有するマイクロコンピュ
ータにおいて、外部から入力されるアナログ信号に対す
るＡ／Ｄ変換終了割込み信号に同期して、前記アナログ
信号のＡ／Ｄ変換値に対応する転送元のメモリにおける
指定アドレスを計算し、当該指定アレドスを選択する選
択信号を出力するアドレス計算部と、前記アドレス計算
部より入力されるアドレス選択信号を介して選択される
指定アドレスを対象として、予め、イニシャル・ルーテ
ィングにより、各アドレスに対して、それぞれ前記アナ
ログ信号に対応するキー・コードを格納しておく前記転
送元のメモリを形成するメモリＡと、前記メモリＡの指
定アドレスに格納されるキー・コードの転送を受けて、
それぞれ対応するアドレスに、対応するキー・コードを
格納するメモリＢと、を備えて構成される。
ュータは、ＡＤ−ＤＭＡ機能を有するマイクロコンピュ
ータにおいて、外部から入力されるアナログ信号に対す
るＡ／Ｄ変換終了割込み信号に同期して、前記アナログ
信号のＡ／Ｄ変換値に対応する転送元のメモリにおける
指定アドレスを計算し、当該指定アレドスを選択する選
択信号を出力するアドレス計算部と、前記アドレス計算
部より入力されるアドレス選択信号を介して選択される
指定アドレスを対象として、予め、イニシャル・ルーテ
ィングにより、各アドレスに対して、それぞれ前記アナ
ログ信号に対応するキー・コードを格納しておく前記転
送元のメモリを形成するメモリＡと、前記メモリＡの指
定アドレスに格納されるキー・コードの転送を受けて、
それぞれ対応するアドレスに、対応するキー・コードを
格納するメモリＢと、を備えて構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例のマイクロコ
ンピュータ１は、メモリＢ２と、内部バスＡ４と、メモ
リＡ５と、アドレス計算部７と、内部バスＢ８と、Ａ／
Ｄ変換結果格納部１０を含むＡ／Ｄコンバータ・ユニッ
ト９とを備えて構成される。
である。図１に示されるように、本実施例のマイクロコ
ンピュータ１は、メモリＢ２と、内部バスＡ４と、メモ
リＡ５と、アドレス計算部７と、内部バスＢ８と、Ａ／
Ｄ変換結果格納部１０を含むＡ／Ｄコンバータ・ユニッ
ト９とを備えて構成される。
【０００８】図１において、外部より入力されるアナロ
グ信号１０２は、Ａ／Ｄコンバータ・ユニット９におい
てＡ／Ｄ変換され、Ａ／Ｄ変換結果格納部１０に格納さ
れる。これの対応して、Ａ／Ｄコンバータ・ユニット９
から出力されるＡ／Ｄ変換割込み要求信号１０３に同期
して、アドレス計算部７において、当該Ａ／Ｄ変換値に
より計算された、メモリＡ５のアドレス６を指定するア
ドレス選択信号１０１が出力され、メモリＡ５に入力さ
れる。このメモリＡ５においては、予め、外部のアナロ
グ・キーに対応するアナログ信号１０２の入力に応じて
、イニシャル・ルーティングにより、そのＡ／Ｄ変換値
に対応するキー・コードが格納されており、従って、メ
モリＡ５における前記指定アドレスには、アナログ信号
１０２に対するキー・コードが格納されている。即ち、
メモリＡ５におけるアドレス６を指定することにより、
Ａ／Ｄ変換値をキー・コードに変換するＡ処理が、ハー
ドウェア的に自動的に実行される。
グ信号１０２は、Ａ／Ｄコンバータ・ユニット９におい
てＡ／Ｄ変換され、Ａ／Ｄ変換結果格納部１０に格納さ
れる。これの対応して、Ａ／Ｄコンバータ・ユニット９
から出力されるＡ／Ｄ変換割込み要求信号１０３に同期
して、アドレス計算部７において、当該Ａ／Ｄ変換値に
より計算された、メモリＡ５のアドレス６を指定するア
ドレス選択信号１０１が出力され、メモリＡ５に入力さ
れる。このメモリＡ５においては、予め、外部のアナロ
グ・キーに対応するアナログ信号１０２の入力に応じて
、イニシャル・ルーティングにより、そのＡ／Ｄ変換値
に対応するキー・コードが格納されており、従って、メ
モリＡ５における前記指定アドレスには、アナログ信号
１０２に対するキー・コードが格納されている。即ち、
メモリＡ５におけるアドレス６を指定することにより、
Ａ／Ｄ変換値をキー・コードに変換するＡ処理が、ハー
ドウェア的に自動的に実行される。
【０００９】メモリＡ５におけるアドレス６に格納され
いているキー・コードは、即アドレスＢ２における対応
するアドレスに転送される。これにより、上述のように
、アナログ・キーに対応するキー・コードを、予めメモ
リＡ（転送元）５に格納しておけば、メモリＢ（転送先
）２のアドレス３を見ることにより、処理Ａによる結果
としてのキー・コードを得ることができる。
いているキー・コードは、即アドレスＢ２における対応
するアドレスに転送される。これにより、上述のように
、アナログ・キーに対応するキー・コードを、予めメモ
リＡ（転送元）５に格納しておけば、メモリＢ（転送先
）２のアドレス３を見ることにより、処理Ａによる結果
としてのキー・コードを得ることができる。
【００１０】
【発明の効果】以上説明したように、本発明は、マイク
ロコンピュータ内のＡＤ−ＤＭＡ機能を用いてＡ／Ｄ変
換値をキー・コードに変換することにより、ユーザに対
するサービス時間を増大させ、且つプログラムのステッ
プ数を低減させることができるという効果がある。
ロコンピュータ内のＡＤ−ＤＭＡ機能を用いてＡ／Ｄ変
換値をキー・コードに変換することにより、ユーザに対
するサービス時間を増大させ、且つプログラムのステッ
プ数を低減させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例における動作のフローチャートを示す図
である。
である。
１ マイクロコンピュータ
２ メモリＢ
３，６ アドレス
４ 内部バスＡ
５ メモリＡ
７ アドレス計算部
８ 内部バスＢ
９ Ａ／Ｄコンバータ・ユニット１０ Ａ
／Ｄ変換結果格納部
／Ｄ変換結果格納部
Claims (1)
- 【請求項１】 ＡＤ−ＤＭＡ機能を有するマイクロコ
ンピュータにおいて、外部から入力されるアナログ信号
に対するＡ／Ｄ変換終了割込み信号に同期して、前記ア
ナログ信号のＡ／Ｄ変換値に対応する転送元のメモリに
おける指定アドレスを計算し、当該指定アレドスを選択
する選択信号を出力するアドレス計算部と、前記アドレ
ス計算部より入力されるアドレス選択信号を介して選択
される指定アドレスを対象として、予め、イニシャル・
ルーティングにより、各アドレスに対して、それぞれ前
記アナログ信号に対応するキー・コードを格納しておく
前記転送元のメモリを形成するメモリＡと、前記メモリ
Ａの指定アドレスに格納されるキー・コードの転送を受
けて、それぞれ対応するアドレスに、対応するキー・コ
ードを格納するメモリＢと、を備えることを特徴とする
マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001889A JPH04235692A (ja) | 1991-01-11 | 1991-01-11 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001889A JPH04235692A (ja) | 1991-01-11 | 1991-01-11 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04235692A true JPH04235692A (ja) | 1992-08-24 |
Family
ID=11514147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001889A Pending JPH04235692A (ja) | 1991-01-11 | 1991-01-11 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04235692A (ja) |
-
1991
- 1991-01-11 JP JP3001889A patent/JPH04235692A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754874A (en) | Digital signal processor with selective sound operation | |
| JP2002278924A (ja) | データの転送制御システム，転送制御方法およびそのプログラム | |
| KR100230240B1 (ko) | 복합 무선호출 장치 및 그 장치의 무선호출 신호처리 방법 | |
| KR100207432B1 (ko) | 우선순위 오류정정이 가능한 통신 콘트롤러 및 그 콘트롤러를 이용한 오류정정 방법 | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPH05134807A (ja) | Ａ／ｄ変換器 | |
| JP2639377B2 (ja) | 電子機器の操作装置 | |
| JPS62191981A (ja) | 図形描画用制御命令列変換方式 | |
| JPH05282100A (ja) | マイクロコンピュータ | |
| JPH05120205A (ja) | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 | |
| JPS60117351A (ja) | アドレス変換装置 | |
| JPH02189667A (ja) | マイクロコンピュータの制御回路 | |
| KR880009288A (ko) | 카메라 제어 방법 | |
| JPH11102208A (ja) | シーケンス処理方法およびこれに用いるシーケンスコントローラ | |
| JPH03180908A (ja) | 機械制御装置 | |
| JPH04103046U (ja) | 通信制御装置 | |
| JPS648503B2 (ja) | ||
| JPH0290234A (ja) | マイクロコンピュータの割込制御回路 | |
| JPH04288727A (ja) | アナログ・デジタル変換器 | |
| JPS63314942A (ja) | 電話機システム | |
| JPS62271009A (ja) | 番地直接指定型メモリ付き関数発生装置 | |
| JPH04120676A (ja) | Ａ／ｄコンバータシステム | |
| JPH11338808A (ja) | ホームページ確認方法 | |
| JPH03278098A (ja) | 蓄音装置 | |
| JPH10105397A (ja) | マイクロコンピュータ |