JPH0423605A - 増幅装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の増幅ユニットが並列接続された増幅装置に関し、 所望の増幅ユニットを他の増幅ユニットの動作に影響な
く電気的に切り離すことを目的とし、入力インピーダン
スＺ０の第１のサーキュレータと、該第１のサーキュレ
ータより取り出された入力信号をインピーダンス変換す
る、特性インピーダンスＺ１で長さλｇ／４（ただし、
λｇは波長）の第１の伝送線路と、該第１の伝送線路の
出力側でｍ分岐（ただし、ｍは２以上の整数）された信
号が別々に入力される、各々特性インピーダンスＺ、で
長さ（λｇ／４）＋　（λｇ／２）×ｎ（ただし、ｎは
０又は自然数）の全部でｍ個の第２の伝送線路と、該第
２の伝送線路を経た信号が別々に入力されて電力増幅を
互いに独立して行なう全部でｍ台の増幅ユニットと、該
増幅ユニットの各出力信号が別々に入力される、各々特
性インピーダンスＺ０で長さ（λｇ／４）＋　（λｇ／
２）×ｎの全部でｍ個の第３の伝送線路と、該第２の伝
送線路と該増幅ユニットとの接続点とアース間に夫々接
続された第１のスイッチと、該増幅ユニットと該第３の
伝送線路との接続点とアース間に夫々接続された第２の
スイッチと、該第３の伝送線路の各出力信号を合成して
インピーダンス変換する、特性インピーダンスＺ、で長
さλｇ／４の第４の伝送線路と、該第４の伝送線路を経
た信号を出力端子へ出力する出力インピーダンスＺ０の
第２のサーキュレータと、より構成する。

〔産業上の利用分野〕

本発明は増幅装置に係り、特に複数の増幅ユニットが並
列接続された増幅装置に関する。

ＦＭ多重無線装置や車載無線装置などでは、微小電力の
情報信号を大電力に増幅して送信するために、電力増幅
器ユニット（以下、ＰＡユニットと記す）を複数並列に
設け、入力情報信号を入力分配回路で分配して上記複数
のＰＡユニットに夫々入力し、複数のＰＡユニットから
電力増幅されて取り出された情報信号を出力電力合成器
で合成して送信信号として取り出す構成の増幅装置か用
いられる。

このような増幅装置では、夜間などトラヒック減少によ
って回線容量が小さくて良いときゃＰＡユニットか何ら
の原因で故障したときなどに、不要になったＰＡユニッ
ト又は故障したＰＡユニットを他のＰＡユニットの動作
に影響を与えることなく迅速かつ、容易に取り外すこと
が必要とされる。

〔従来の技術〕

第６図は従来の増幅装置の一例の構成図を示す。

同図中、端子６１に入力された入力合成回路よりの情報
信号は、入力インピーダンスＺ０のサーキュレータ６２
を介して特性インピーダンスＺ。

の長さλｇ／４（ただし、λｇは波長）の伝送線路（以
下ＴＬと記す）６３によりインピーダンス変換された後
４分岐され、各々特性インピーダンスＺ０の長さλｇ／
２のＴＬ６４＋〜６４４とコネクタ６５１〜６５４を介
してＰＡユニット６６１〜６６４に入力されて夫々電力
増幅される。

ＰＡユニット６６、〜６６４の各々はサーキュレータ６
６１、〜６６１４、電力増幅器（ＰＡ）６６２１〜６６
２４及びサーキュレータ６６３〜６６３．から構成され
ている。これらのＰＡユニット６６１〜６６４から取り
出された情報信号はコネクタ６７□〜６７４、特性イン
ピーダンスｚ０で長さＡｇ／２（７）ＴＬ６８．〜６８
．　を夫々介して合成されて特性インピーダンスＺ、で
長さＡｇ／４のＴＬ６９に共通入力され、ここでインピ
ーダンス変換された後、サーキュレータ７０を介して端
子７１へ送信出力信号として取り出される。従って、こ
の送信出力信号はＰＡユニット６６１〜６６４の個々の
電力増幅率の４倍の大電力に増幅されている。

上記のＴＬ６３，６４１〜６４ｍ，６８１〜６８４及び
６９はストリップライン又は同軸ケーブルにより構成さ
れており、またサーキュレータ６２、ＴＬ６３及び６４
．〜６４４は入力分配回路を構成し、ＴＬ６８．〜６８
ｍ，６９及びサーキュレータ７０は出力電力合成増幅器
を構成している。

ここで、４つのＰＡユニット６６１〜６６４のうち、例
えばＰＡユニット６６１を保守などのため取り外すとき
は、ＰＡユニット６６１の入力側のコネクタ６５＋を取
り外し、その後ＰＡユニット６６、の出力側のコネクタ
６７、を取り外す。

このとき、Ａ点とＢ点は夫々オーブンとなり、また合成
点Ａ−，Ｂ″でも夫々オーブンとなるので、ＰＡユニッ
ト６６１を取り外しても、何ら他のＰＡユニット６６ｍ
，６６ｓ及び６６４の動作に影響を及ぼすことはない。

〔発明が解決しようとする課題〕

しかるに、上記の従来の増幅装置は、ＰＡユニット６６
１〜６６４の取り外しを保守者がコネクタ６５１〜６５
ｍ，６７１〜６７４の機械的な取り外しにより行なって
いたので、非常に不便であり、また必ず装置前面で行な
わなければならなかった。

本発明は上記に点に鑑みなされたもので、所望の増幅ユ
ニットを他の増幅ユニットの動作に影響なく電気的に切
り離すことかてきる増幅装置を提供することを目的とす
る。

〔課題を解決するための手段〕

第１図（Ａ）は請求項１記載の第１発明の原理構成図を
示す。同図中、入力端子１０は入力インピーダンスＺ０
の第１のサーキュレータ１１、特性インピーダンスＺ１
で長さＡｇ／４（ただしλｇは波長）の第１の伝送線路
（ＴＬ）１２を介してｍ分岐（ただし、ｍは２以上の整
数）されて、各々特性インピーダンスＺ０で長さ（Ａｇ
／４）＋（Ａｇ／２）×ｎ（ただし、ｎは０又は自然数
）の全部でｍ個の第２の伝送線路１３．〜１３、に別々
に接続されている。

１５□〜１５．は増幅ユニットで、第２の伝送線路１３
．〜１３．を経た信号か別々に入力されて樋力増幅を互
いに独立して行なう。１７＋〜１７、は第３の伝送線路
で、各々特性インピーダンスＺ０て長さ（Ａｇ／４）　
＋（Ａｇ／２）Ｘｎで、一端が増幅ユニット１５１〜１
５．の各出力端に接続され、他端が特性インピーダンス
Ｚ１て長さＡｇ／４の第４の伝送線路１８に接続されて
いる。

また、１４１〜１４．は第１のスイッチ（ＳＷ）で、第
２の伝送線路１３．〜１３．と増幅ユニット１５□〜１
５．どの接続点とアース間に夫々接続されている。また
、１６□〜１６．は第２のスイッチ（ＳＷ）で、第３の
伝送線路１７□〜１７．と増幅ユニット１５１〜１５．
どの接続点とアース間に夫々接続されている。更に１９
はサーキュレータである。

本発明は第１及び第２のスイッチ１４１〜１４、及び１
６１〜１６．を設けた点に特徴かある。

第１図（Ｂ）は請求項２記載の第２発明の原理構成図を
示す。同図中、第１図（Ａ）と同一構成部分には同一符
号を付し、その説明を省略する。

第１図（Ｂ）において、２２１〜２２１は各々特性イン
ピーダンスＺ０で長さ（Ａｇ／２）×ｎ（ただし、ｎ′
は自然数）の全部でｍ個の第２の伝送線路、２３１〜２
３ｍは第１のスイッチ、２４１〜２４．は第２のスイッ
チ、２５１〜２５、は各々特性インピーダンスＺ０で長
さ（λｇ／２）×ｎ″の第３の伝送線路である。

この第２発明は第１のスイッチ２３．〜２３゜を第２の
伝送線路２２１〜２２．と増幅ユニット１５、〜１５．
の入力側との間に直列に接続し、また第２のスイッチ２
４．〜２４．を増幅ユニット１５１〜１５．の出力側と
第３の伝送線路２５、〜２５．との間に直列に接続した
点に特徴がある。

〔作用〕

第１発明では第１のスイッチ１４．〜１４．。

第２のスイッチ１７□〜１７□がアースに対して非接続
の状態とされているときは、増幅ユニット１５、〜１５
．へ信号が減衰されることなく入力され、また増幅ユニ
ット１５１〜１５．の出力信号は第３の伝送線路１７．
〜１７．に導かれる。

一方、第１のスイッチ１４．〜１４ｍ，第２のスイッチ
１７、〜１７．がアースに接続されるよう電気的に切換
えられたときは、伝送線路１３゜〜１３．と１７１〜１
７．の増幅ユニット１５１〜ｔ５側の端子で短絡、反対
側の合成点側端子で開放となる。従って、例えば伝送線
路１３１゜１７１だけをアースに接続されるよう電気的
に切換えたときは、Ａ点及びＢ点で短絡、Ａ′点及びＢ
′点で開放となるから、増幅ユニット１５．か等測的に
切り離された状態となる。

次に第２発明の作用について説明する。第１図（Ｂ）に
おいて、スイッチ２３１〜２３１゜２４、〜２４．をオ
フにして信号遮断状態としたときは、伝送線路２２１〜
２２゜、２５１〜２５１の各増幅ユニット１５．〜１５
．側の一端が夫々開放状態となる。従って、スイッチ２
３〜２３ｍ，２４．〜２４．のうち例えば２３１゜２４
、を夫々オン、他を夫々オフとしたときはＡ点、Ｂ点が
開放となり、増幅ユニット１５１は他の増幅ユニット１
５．〜１５．に影響を及ぼすことなく切り離される。

〔実施例〕

第２図は本発明の第１実施例の構成図を示す。

同図中、第１図（Ａ）と同一構成部分には同一符号を付
しである。第２図に示す実施例は第１図（Ａ）に示す増
幅装置のｍ＝４．ｎ＝０の例で、またスイッチ１４１〜
１４．、及び＋７．〜１７、にＰＩＮダイオードを使用
した例である。

また、サーキュレータ１１の入力インピーダンスＺ０及
びサーキュレータ１９の出力インピーダンスＺ０は５０
Ωとする。

第２図において、スイッチ１４．〜１４４はカソードが
接地されたＰＩＮダイオード３１．〜３１、とバイアス
用コイル３２．〜３２４とから構成されている。また、
スイッチ１６１〜１６４も同様にカソードが接地された
ＰＩＮダイオード３３、〜３３４とバイアス用コイル３
４．〜３４、とから構成されている。増幅ユニット１５
□〜１５４は夫々サーキュレータ１５１１〜１５１４と
、電力増幅器（ＰＡ）１５２．〜１５２４と、サーキュ
レータ１５３１〜１５３４とが直列接続された構成であ
り、ＰＡユニットを構成している。

この増幅ユニット（以下ＰＡユニットという）１５１〜
１５４は本実施例では４台あるが３台並列運転される場
合を基準とし、ＰＡユニットは２台、３台及び４台のい
ずれかの状態で並列運転されるものとする（後述の各実
施例も同様）。

次に本実施例の伝送線路（ＴＬ）　１２．　　ｌ　３＋
〜１３４．１７．〜１７ｍ，１８の各特性インピーダン
スについて説明する。第２図に示す第１実施例のＰＡユ
ニット１５□〜１５４の入力、側の入力分配回路と出力
側の出力電力合成器は信号の流れが逆で、対称的な回路
構成であり、その等価回路は第３図に示される。同図中
、第２図と同一構成部分には同一符号を付し、その説明
を省略する。

第３図において、ストリップラインは同軸ケーブルによ
り構成された分布線路である各ＴＬのうち、ＴＬ１２（
１８）から５０Ωの負荷をみたときのインピーダンスＺ
、は、負荷の並列の数をＸとすると、 となる。ここでは、負荷の並列の数Ｘは最大“４″であ
るが、ミスマツチロス低減の観点から前記したように負
荷の並列の数（ＰＡユニットの数）Ｘは“３“を基準と
している。従って、上記のインピーダンスｚ２は上式か
ら１６．７（＝５０／３）Ωとなる。

また、長さλｇ／４で特性インピーダンス２のＴＬ１２
（１８）のＴＬ１３．〜１３゜（１７＋−１７４）か接
続されていない方の端子３０から負荷側をみたインピー
ダンスＺ、を、整合のために端子３０から反対側（サー
キュレータ１１（１９）側）をみたインピーダンスＺ０
と等しくする必要がある。従って、ｌ　＝Ｚ、　＝５０
Ωである。

また、上記特性インピーダンスＺ、は、ｚ、＝（”乙＝
薯乙＝ｒ乙−巧汀 なる式で求めることができる。従って、上式にＺ、＝１
６．７（Ω）　、Ｚｏ　＝５０　（Ω）を代入すルト、
Ｚ＋　は２８．９　（＃５０／ｒ丁）Ｑと’（：る。

また、反射係数Ｆ、電圧定在波比（ＶＳＷＲ）ρ及びミ
スマツチによる電力損失Ｐｆは以下の式で算出できる。

１＋ｒ ＰＡ＝１０ｆｏｇ　　（１−ｒ２） これより、ＦＡユニット１５１〜１５４を２台〜４台並
列に接続したときのインピーダンスＺ２及びｌ、ＶＳＷ
Ｒ等についてまとめると、次表のようになる。

ただし、総合ミスマツチロスは入力分配器及び出力電力
合成器の両方のミスマツチロスを加えたものである。

上記の表かられかるように、ＰＡユニットの並列運転数
を４台、３台、２台のいずれかとする場合は、並列運転
数として“３″を基準とする本実施例によれば、ＰＡユ
ニットの並列運転数か４台。

２台の場合でもミスマツチロスを最小にすることができ
る。

また、ＰＡユニットの並列運転数を４台、３台２台のい
ずれかとする場合は、並列運転数として“４台”を基準
として実施することもできる。この時、ＰＡユニットの
並列運転数が４台と２台の場合のミスマツチロスの差は
大きくなるが、最大並列運転数４台のときのミスマツチ
ロスを原理的にＯｄＢにすることができる。

ＰＡユニット１５．〜１５４を２台〜４台並列接続した
ときのインピーダンスＺ、及びＺ、、ＶＳＷＲについて
まとめると、次表のようになる。

ただし、総合ミスマツチロスは入力分配器及び出力電力
合成器の両方のミスマツチロスを加えたものである。

このときの特性インピーダンスＺ１は、＝２５　（Ω） となる。

また、反射係数Ｆ、電圧定在波比（ＶＳＷＲ）ρ及びミ
スマツチによる電力損失は以下の式で算出できる。

Ｚ、＋１２．５ ｌ　＋Ｆ ＰＩｌ＝１０１ｏｇ　　（１−ｒ”　）再び第２図に戻
って説明するに、ＰＡユニット１５、〜１５４を夫々並
列運転させるときは、ＰＩＮダイオード３１＋〜３１４
はバイアス用コイル３２．〜３２４を介して印加される
負の直流電圧により逆バイアスされ、かつＰＩＮダイオ
ード３３＋〜３３４もバイアス用コイル３４．〜３４４
を介して印加される負の直流電圧により逆バイアスされ
る。この場合、通過する信号を整流しないように、上記
の負の直流電圧は例えば、端子２０において平均出力電
力か２００Ｗであるとき一３００ｖに設定される。

ただし、一般にＰＩＮダイオードが逆バイアスされてい
ると、電極間容量により影響が避けられないか、ここで
使用するＰＩＮダイオード３１１〜３１４と３３．〜３
３４はインダクタンスか内蔵され、このインダクタンス
と電極間容量とでローパスフィルタを構成し、入出力間
を５０Ωに整合する内部整合形のダイオードである。こ
のため、Ｐ■Ｎダイオード３１．〜３１４と３３１〜３
３、は特性インピーダンス５０Ωの伝送線路に、外部整
合回路なしで接続することができる。

次に本実施例の動作について説明する。入力端子１０よ
りサーキュレータ１１を経由した信号は特性インピーダ
ンスｚ１か２８．９Ω、長さλｇ／４のＴＬ１２により
前記インピーダンスＺ。

（〜１６．７Ω）にインピーダンス変換された後、特性
インピーダンス５０Ω、長さλｇ／４のＴＬ１３、〜１
３．により４分配され、逆バイアスされてオフ状態にあ
るＰＩＮダイオード３１．〜３１４によるスイッチ１４
．〜１４４を通してＰＡユニット１５１〜１５４に夫々
入力される。

ＰＡユニット１５．〜１５４により互いに独立して電力
増幅された信号は、合成点よりλｇ／４離れた位置で対
アース間に接続されたＰＩＮダイオード３３□〜３３４
により構成されたスイッチ１６、〜１６４を通り、特性
インピーダンス５０Ω、長さλｇ／４のＴ　Ｌ　１７　
＋〜１７ａにより合成され、特性インピーダンス２８，
９Ω、長さλｇ／４のＴＬ１８において５０Ωに整合さ
れた後、サーキュレータ１９を経由して端子２０へ大電
力（例えば２００Ｗ）の送信出力信号として出力される
。サーキュレータ１９は出力電力合成器の出力インピー
ダンスか変化しても、負荷との整合を十分とるために設
けられている。

このような構成の増幅装置の第１実施例において、例え
ばＰＡユニット１５、を故障修理なとのために取り外し
たいときは、バイアス用コイル３２１．３４．を介して
ＰＩＮダイオード３１３３１へ正の直流電圧を印加し、
ＰＩＮダイオード３１＋及び３３．を夫々順方向にバイ
アスする。

これによりＰＩＮダイオード３１．及び３３１は夫々オ
ンとなり、そのアノード側のＡ点、Ｂ点をアースに短絡
し、分岐点Ａ′及びＢ′で開放とさせる。これにより、
ＰＡユニット１５．は等測的に分岐点Ａ′及び　Ｂ′で
切り離される。

この場合、入力信号は残りのＰＡユニット１５２．１５
．及び１５４に効率良く入力され、各ＰＡユニット１５
□〜１５．の出力がそれだけ増加し、負荷に供給される
ため、各ＰＡユニット１５２〜１５４の出力に余裕があ
れば並列運転数を変えても最終の合成出力レベルは殆と
変わらないようにできる。

このように、本実施例によれば、ＰＡユニットを切り離
した場合も、他のＰＡユニットに悪影響を与えることな
く、安定な電力合成特性を得ることかでき、またＰＡユ
ニットを電気的に切り離すことかできるから、保守者な
どによるＰＡユニット切り離しのための操作を極めて簡
単にすることかできる。

次に本発明の第２実施例について説明する。第４図は本
発明の第２実施例の構成図で、第１図（Ｂ）と同一構成
部分には同一符号を付しである。

本実施例は第１図（Ｂ）に示す増幅装置のｍ＝４゜ｎ　
　＝１の例で、またスイッチ２３．〜２３−。

２４□〜２４．にＰＩＮダイオードを使用した例である
。

第４図において、スイッチ２３．〜２３４は１っのＰＩ
Ｎダイオード４１＋〜４１４と、ＰＩＮダイオード４１
．〜４１４のアノードとカソードに夫々接続された２つ
のバイアス用コイル４２１〜４２４及び４３１〜４３４
とから構成されている。同様に、スイッチ２４＋〜２４
４も１つのＰＩＮダイオード４４１〜４４４と２つのバ
イアス用コイル４５．〜４５．及び４６．〜４６４とか
ら構成されている。上記のＰＩＮダイオード４１１〜４
１．及び４４．〜４４４はそのアノードがＰＡユニット
１５１〜１５．に直列接続され、そのカソードがＴＬ２
２１〜２２４１２５１〜２５４に直列接続さている。

上記ＴＬ２２１〜２２４と２５．〜２５４は各々特性イ
ンピーダンスがサーキュレータ１１゜１９の入力インピ
ーダンスＺ０又は出力インピーダンスＺ、に等しい５０
Ωであり、また、ＰＡユニット１５．〜１５４側がスイ
ッチ２３．〜２３４．２４１〜２４４により開放となっ
たとき、分岐点や合成点が開放となるようその長さがλ
ｇ／２（又はその整数倍）に設定されている。

本実施例はＰＡユニット１５．〜１５４使用時はＰＩＮ
ダイオード４１＋〜４１４のアノードにバイアス用コイ
ル４２１〜４２．を介して正の直流電圧を与えて順方向
にバイアスしてＰＩＮダイオード４１＋〜４１．をオン
とし、かつＰＩＮダイオード４４．〜４４４も同様にし
て順方向にバイアスしてオンとする。

また、ＰＡユニット１５□〜１５．のうち任意のＰＡユ
ニットを切り離す場合は、ＰＩＮダイオード４１．〜４
１ｍ，４４．〜４４４のうち切り離すべきＰＡユニット
の入力側と出力側の２つのＰＩＮダイオードに夫々負の
直流電圧を与えて逆バイアスし、これらをオフとする。

これにより、ＴＬ２２１〜２２４１２５．〜２５４のう
ち、オフとされたＰＩＮダイオードに接続されているＴ
ＬのインピーダンスかＰＡユニット側の点で開放となり
、またその入力分岐点又はその出力合成点でも開放とな
る。従って、本実施例も第１実施例と同様の効果を奏す
る。

ところで、大電力信号に対するＰＩＮダイオードの信頼
度について本発明者が検討したところ、小電力ＰＩＮダ
イオード単体の故障率である１０ｆｉｔと比較して２０
〜１００倍という高信頼性がある。

従って、システム全体としては大電力ＰＩＮダイオード
を使用しても十分な信頼性かあるといえる。そこで、２
００Ｗ送信出力の各実施例で使用するＰＩＮダイオード
３１．〜３１ｍ，３３．〜３３゜、４１．〜４１ｍ，４
４．〜４４．（ただし、各実施例ではｍ＝４）を大電力
で使用しても十分な高信頼性が得られる。しかし、それ
でもＰＩＮダイオードは故障することかあるから、次の
第３実施例ではこのＰＩＮダイオードの故障に対する保
守、交換を考慮した構成としている。

第５図は本発明の第３の実施例の要部の構成図を示す。

同図中、第２図と同一構成部分には同一符号を付し、そ
の説明を省略する。第５図において、５０１（ただし、
１＝＝１〜４）はＴＬ１７ｉ。

ＰＩＮダイオード３３ｉ及びバイアス用コイル３４ｉが
実装された第１の筐体であり、分岐毎に設けられている
。

第１の筐体５０ｉのＰＩＮダイオード３３ｉのアノード
とＴＬ１７ｉの一端の接続点にはコネクタ５１ｉが設け
られ、ＴＬ　１７　ｉの他端には別のコネクタ５２ｉが
接続されている。

また、５３ｉは特性インピーダンスＺか５０Ω、長さｌ
か（λｇ／２）Ｘｎ−であるストリップライン又は同軸
ケーブルによるＴＬで、その一端はコネクタ５４ｉに接
続されている。ＴＬ５３ｉの他端はＴＬ１８の一端に共
通接続されている。このＴ　Ｌ　５３　＋〜５３ｍ，Ｔ
Ｌ１８及びサーキュレータ１９は同一の第２の筐体５５
内に実装されている。また第２の筐体５５にはコネクタ
５４゜〜５４４か設けられている。

これにより、ＰＡユニット１５．〜１５４を並列運転す
るときは、第１の筐体５０１〜５０４のコネクタ５１．
〜５Ｌが、ＰＡユニット１５〜１５４の出力側のコネク
タに着脱自在に接続されると共に、コネクタ５２１〜５
２４が第２の筐体５５のコネクタ５４．〜５４４に着脱
自在に接続される。

ここで、ＰＩＮダイオード３３□〜３３４のうち例えば
３３．のみオンとされたときは、ＴＬ１７＋の出力端が
開放となり、よって長さ（λｇ／２）×ｎ−のＴＬ５３
．の入力端及び出力端が夫々開放となるから、この場合
は他のＰＡユニット１５２〜１５４に影響を与えること
なくＰＡユニット１５１を切り離すことかできる。

また、ＰＩＮダイオード３３１〜３３４のうち例えばＰ
ＩＮダイオード３３１か故障したものとする。この場合
は保守又は交換のために第１の筐体５０１を切り離すと
、コネクタ５４１の点で開放、ＴＬ５３．の出力端（合
成点）でも開放となるから、動作中のユニット１５２〜
１５４には何ら影響を及ぼすことかなく、故障のＰＩＮ
ダイオード３３．を極めて簡単に交換又は修理すること
ができる。

なお、第５図では第１実施例の出力電力合成器を複数の
筐体に分割しているが、これは入力分配回路に比べて取
扱う電力は出力電力合成器の方か極めて大であり、出力
電力合成器のＰＩＮダイオード３３．〜３３４が入力分
配回路のＰＩＮダイオード３１１〜３１４に比べてはる
かに故障し易いからである。しかし、勿論入力分配回路
を複数の筐体に分割してもよい。また、第３実施例と同
様の技術を、第２実施例の出力電力合成器及び／又は入
力分配回路に適用することもできる。

また、本発明はスイッチ１４．〜１４．。

１６、〜１６ｍ，２３．〜２３−、２４．〜２４１をＰ
ＩＮダイオードとバイアス用コイルで構成したか、リレ
ーを用いてもよく、要は電気的に切換え可能な構成であ
れば良い。

〔発明の効果〕

上述の如く、本発明によれば、増幅ユニットの入力側と
入力分配回路の間と、増幅ユニットの出力側と出力電力
合成器の間の各々にスイッチを設けるようにしたため、
他の増幅ユニットの動作に影響を与えることなく、増幅
ユニットの切り離しを電気的に行なうことかでき、よっ
て従来のコネクタを用いたものに比し操作性を向上する
ことができ、また出力電力合成器をスイッチ等を有し分
岐毎に設けられた第１の筐体と、それらを合成する伝送
線路等を有する第２の筐体とをコネクタに着脱自在に接
続する構成としたため、スイッチの保守、交換を極めて
容易に行なうことができ、更にｍ台の増幅ユニットのう
ちｊ±ｋ台（ただし、ｊ＋ｋ＝ｍ、ｊ＞ｋ）の範囲内で
増幅ユニットを増減接続するとき、サーキュレータに接
続されるインピーダンス変換用伝送線路の特性インピー
ダンスをＺ　ｏ　／　ｆｌ−に設定するようにしたため
、ミスマツチロスを最小限に抑えることかでき、また前
述のサーキュレータに接続されるインピーダンス変換用
伝送線路の特性インピーダンスをＺＯ／ｒ玉に設定に設
定するようにｍ台実装時のミスマツチロスを原理的にＯ
ｄＢにすることができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の第１実施例の構成図、第３図は出力電
力合成器及び入力分配器の等価回路図、 第４図は本発明の第２実施例の構成図、第５図は本発明
の第３実施例の構成図、第６図は従来の増幅装置の一例
の構成図である。 図において、 １１．１９はサーキュレータ、 １２．１３．〜ｔ３ｍ，１７．〜１７ｍ，１８゜２２１
〜２２ｍ，２５１〜２５ｍ，５３□〜５３４は伝送線路
（ＴＬ）、 １４＋〜１４ｍ，２３＋〜２３゜は第１のスイッチ、 １５１〜１５は増幅ユニット、 １６、〜１６ｍ，２４１〜２４゜は第２のスイッチ、 ３１１〜３１４．　３３１〜３３４，４１１〜４１ｍ，
４４□〜４４４はＰＩＮダイオード、３２１〜３２４１
３４＋　〜３４ｍ，４２．〜４２ｍ，４３．〜４３４４
５１〜４５４．４６〜４６４はバイアス用コイル、 ５０１〜５０４は第１の筐体、 ５５は第２の筐体 を示す。 特許出願人　富　士　通　株式会社 第３図

Claims (7)

【特許請求の範囲】
1. （１）入力インピーダンスＺ＿０の第１のサーキュレー
   タ（１１）と、 該第１のサーキュレータ（１１）より取り出された入力
   信号をインピーダンス変換する、特性インピーダンスＺ
   ＿１で長さλｇ／４（ただし、λｇは波長）の第１の伝
   送線路（１２）と、 該第１の伝送線路（１２）の出力側でｍ分岐（ただし、
   ｍは２以上の整数）された信号が別々に入力される、各
   々特性インピーダンスＺ＿０で長さ（λｇ／４）＋（λ
   ｇ／２）×ｎ（ただし、ｎは０又は自然数）の全部でｍ
   個の第２の伝送線路（１３＿１〜１３＿ｍ）と、 該第２の伝送線路（１３＿１〜１３＿ｍ）を経た信号が
   別々に入力されて電力増幅を互いに独立して行なう全部
   でｍ台の増幅ユニット（１５＿１〜１５＿ｍ）と、 該増幅ユニット（１５＿１〜１５＿ｍ）の各出力信号が
   別々に入力される、各々特性インピーダンスＺ＿０で長
   さ（λｇ／４）＋（λｇ／２）×ｎの全部でｍ個の第３
   の伝送線路（１７＿１〜１７＿ｍ）と、該第２の伝送線
   路（１３＿１〜１３＿ｍ）と該増幅ユニット（１５＿１
   〜１５＿ｍ）との接続点とアース間に夫々接続された第
   １のスイッチ（１４＿１〜１４＿ｍ）と、 該増幅ユニット（１５＿１〜１５＿ｍ）と該第３の伝送
   線路（１７＿１〜１７＿ｍ）との接続点とアース間に夫
   々接続された第２のスイッチ（１６＿１〜１６＿ｍ）と
   、 該第３の伝送線路（１７＿１〜１７＿ｍ）の各出力信号
   を合成してインピーダンス変換する、特性インピーダン
   スＺ＿１で長さλｇ／４の第４の伝送線路（１８）と、 該第４の伝送線路（１８）を経た信号を出力端子（２０
   ）へ出力する出力インピーダンスＺ＿０の第２のサーキ
   ュレータ（１９）と、 より構成したことを特徴とする増幅装置。
2. （２）入力インピーダンスＺ＿０の第１サーキュレータ
   （１１）と、 該第１のサーキュレータ（１１）より取り出された入力
   信号をインピーダンス変換する特性インピーダンスＺ＿
   １で長さλｇ／４（ただし、λｇは波長）の第１の伝送
   線路（１２）と、 該第１の伝送線路（１２）の出力側でｍ分岐（ただし、
   ｍは２以上の整数）された信号が別々に入力される、各
   々特性インピーダンスＺ＿０で長さ（λｇ／２）×ｎ′
   （ただし、ｎ′は自然数）の全部でｍ個の第２の伝送線
   路（２２＿１〜２２＿ｍ）と、 該第２の伝送線路（２２＿１〜２２＿ｍ）を経た信号を
   通過又は遮断する全部でｍ個の第１のスイッチ（２３＿
   １〜２３＿ｍ）と、 該第１のスイッチ（２３＿１〜２３＿ｍ）に入力端が直
   列に接続され、該第１のスイッチ（２３＿１〜２３＿ｍ
   ）を経た信号が別々に入力されて電力増幅を互いに独立
   して行なう全部でｍ台の増幅ユニット（１５＿１〜１５
   ＿ｍ）と、 該増幅ユニット（１５＿１〜１５＿ｍ）の各出力端に夫
   々直列に接続され、該増幅ユニット（１５＿１〜１５＿
   ｍ）の各出力信号を通過又は遮断する全部でｍ個の第２
   のスイッチ（２４＿１〜２４＿ｍ）と、該第２のスイッ
   チ（２４＿１〜２４＿ｍ）を通過した信号が別々に入力
   される、各々特性インピーダンスＺ＿０で長さ（λｇ／
   ２）×ｎ′の全部でｍ個の第３の伝送線路（２５＿１〜
   ２５＿ｍ）と、該第３の伝送線路（２５＿１〜２５＿ｍ
   ）の各出力信号を合成してインピーダンス変換する、特
   性インピーダンスＺ＿１で長さλｇ／４の第４の伝送線
   路（１８）と、 該第４の伝送線路（１８）を経た信号を出力端子（２０
   ）へ出力する出力インピーダンスＺ＿０の第２のサーキ
   ュレータ（１９）と、 より構成したことを特徴とする増幅装置。
3. （３）前記第１及び第２のスイッチ（１４＿１〜１４＿
   ｍ、１６＿１〜１６＿ｍ）の各々を、前記増幅ユニット
   （１５＿１〜１５＿ｍ）の入力端又は出力端とアースと
   の間に接続されたＰＩＮダイオード（３１＿１〜３１＿
   ｍ，３３＿１〜３３＿ｍ）と、該ＰＩＮダイオード（３
   １＿１〜３１＿ｍ，３３＿１〜３３＿ｍ）に対して信号
   通過時オフとし、信号遮断時オンとするためのバイアス
   信号を供給するバイアス用コイル（３２＿１〜３２＿ｍ
   ，３４＿１〜３４＿ｍ）とから構成したことを特徴とす
   る請求項１記載の増幅装置。
4. （４）前記第１及び第２のスイッチ（２３＿１〜２３＿
   ｍ，２４＿１〜２４＿ｍ）の各々を、前記増幅ユニット
   （１５＿１〜１５＿ｍ）の入力端又は出力端に直列接続
   されたＰＩＮダイオード（４１＿１〜４１＿ｍ，４４＿
   １〜４４＿ｍ）と、該ＰＩＮダイオード（４１＿１〜４
   １＿ｍ，４４＿１〜４４＿ｍ）に対して信号通過時オン
   とし、信号遮断時オフとするためのバイアス信号を供給
   するバイアス用コイル（４２＿１〜４２＿ｍ，４３＿１
   〜４３＿ｍ，４５＿１〜４５＿ｍ，４６＿１〜４６＿ｍ
   ）とから構成したことを特徴とする請求項２記載の増幅
   装置。
5. （５）前記ＰＩＮダイオード（３１＿１〜３１＿ｍ，３
   ３＿１〜３３＿ｍ，４１＿１〜４１＿ｍ，４４＿１〜４
   ４＿ｍ）及びバイアス用コイル（３２＿１〜３２＿ｍ，
   ３４＿１〜３４＿ｍ，４２＿１〜４２＿ｍ，４３＿１〜
   ４３＿ｍ，４５＿１〜４５＿ｍ，４６＿１〜４６＿ｍ）
   と、これに接続された前記第３の伝送線路（１７＿１〜
   １７＿ｍ，２５＿１〜２５＿ｍ）とを各分岐毎に夫々第
   １の筐体（５０＿１〜５０＿ｍ）に実装してコネクタ（
   ５４＿１〜５４＿ｍ）に着脱自在の構成とし、該第１の
   筺体（５０＿１〜５０＿ｍ）内の該第３の伝送線路（１
   ７＿１〜１７＿ｍ，２５＿１〜２５＿ｍ）に接続された
   コネクタ（５２＿１〜５２＿ｍ）に各々一端が接続され
   る、特性インピーダンスＺ＿０で長さ（λｇ／２）×ｎ
   ′（ただし、ｎ′は自然数）の全部でｍ個の第５の伝送
   線路（５３＿１〜５３＿ｍ）と、該第５の伝送線路（５
   ３＿１〜５３＿ｍ）の他端に一端が共通接続される前記
   第４の伝送線路（１８）と、該第４の伝送線路（１８）
   の他端に接続された第２のサーキュレータ（１９）とを
   同一の第２の筐体（５５）に実装することを特徴とする
   請求項３又は４記載の増幅装置。
6. （６）前記ｍ台の増幅ユニット（１５＿１〜１５＿ｍ）
   のうちｊ±ｋ台（ただし、ｊ＋ｋ＝ｍ，ｊ＞ｋ）の範囲
   内で該増幅ユニット（１５＿１〜１５＿ｍ）を増減接続
   するとき、前記特性インピーダンスＺ＿１をＺ＿０／√
   ｊに設定することを特徴とする請求項１乃至５のうちい
   ずれか一項記載の増幅装置。
7. （７）前記ｍ台の増幅ユニット（１５＿１〜１５＿ｍ）
   のうちｊ±ｋ台（ただし、ｊ＋ｋ＝ｍ，ｊ＞ｋ）の範囲
   内で該増幅ユニット（１５＿１〜１５＿ｍ）を増減接続
   するとき、前記特性インピーダンスＺ＿１をＺ＿０／√
   ｍに設定することを特徴とする請求項１乃至５のうちの
   いずれか１項記載の増幅装置。