JPH0423634A - 回線エラーレート監視装置 - Google Patents
回線エラーレート監視装置Info
- Publication number
- JPH0423634A JPH0423634A JP12820190A JP12820190A JPH0423634A JP H0423634 A JPH0423634 A JP H0423634A JP 12820190 A JP12820190 A JP 12820190A JP 12820190 A JP12820190 A JP 12820190A JP H0423634 A JPH0423634 A JP H0423634A
- Authority
- JP
- Japan
- Prior art keywords
- line
- error rate
- bit pattern
- bit
- speed digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、有線ディジタル通信における、高速ディジ
タル専用線、公衆網回線等の回線の回線品質を監視する
回線エラーレート監視装置に関するものである。
タル専用線、公衆網回線等の回線の回線品質を監視する
回線エラーレート監視装置に関するものである。
第3図は従来の回線エラーレート監視装置を示すブロッ
ク図である。図において、1はその回線エラーレートの
監視が行われる回線としての高速ディジタル専用線であ
り、2a、2bはこの高速ディジタル専用線1によって
対向接続された時分割多重化装置である。
ク図である。図において、1はその回線エラーレートの
監視が行われる回線としての高速ディジタル専用線であ
り、2a、2bはこの高速ディジタル専用線1によって
対向接続された時分割多重化装置である。
3はこの時分割多重化装置2a(2b)内にあって、前
記高速ディジタル専用線1とのインタフェースをとる回
線インタフェース部であり、4は同じく時分割多重化装
置2a(2b)内にあって、接続される端末装置とのイ
ンタフェースをとる端末インタフェース部である。5a
、5bは各時分割多重化装置2aあるいは2bの端末
インタフェース部4にそれぞれ接続されて、高速ディジ
タル専用線1の回線エラーレートの監視を行う回線工ラ
ーレート監視装置としてのモデムテスタである。
記高速ディジタル専用線1とのインタフェースをとる回
線インタフェース部であり、4は同じく時分割多重化装
置2a(2b)内にあって、接続される端末装置とのイ
ンタフェースをとる端末インタフェース部である。5a
、5bは各時分割多重化装置2aあるいは2bの端末
インタフェース部4にそれぞれ接続されて、高速ディジ
タル専用線1の回線エラーレートの監視を行う回線工ラ
ーレート監視装置としてのモデムテスタである。
次に動作について説明する。高速ディジタル専用111
に回線エラーレートの監視の必要性が生じると、対向す
る各時分割多重化装置2a、2bにおいて、それぞれの
端末インタフェース部4に接続されている端末装置をモ
デムテスタ5a、5bに交換する。次いで、一方のモデ
ムテスタ5a(5b)よりシェラドウノイズパターン(
p 5eudou−Noise pattern以下、
P/Nパターンという)を発生させる。このP/Nパタ
ーンは時分割多重化装置2a(2b)にて多重化され、
その回線インタフェース部3より高速ディジタル専用線
1に送出される。
に回線エラーレートの監視の必要性が生じると、対向す
る各時分割多重化装置2a、2bにおいて、それぞれの
端末インタフェース部4に接続されている端末装置をモ
デムテスタ5a、5bに交換する。次いで、一方のモデ
ムテスタ5a(5b)よりシェラドウノイズパターン(
p 5eudou−Noise pattern以下、
P/Nパターンという)を発生させる。このP/Nパタ
ーンは時分割多重化装置2a(2b)にて多重化され、
その回線インタフェース部3より高速ディジタル専用線
1に送出される。
対向する時分割多重化装置2b(2a)ではそれを回線
インタフェース部3にて受信して、分離したP/Nパタ
ーンを端末インタフェース部4よりモデムテスタ5b(
5a)に送る。モデムテスタ5b(5a)では、受は取
ったP/Nパターンのビットエラーレートを測定するこ
とによって、当該高速ディジタル専用線1の回線エラー
レートの監視を行う。
インタフェース部3にて受信して、分離したP/Nパタ
ーンを端末インタフェース部4よりモデムテスタ5b(
5a)に送る。モデムテスタ5b(5a)では、受は取
ったP/Nパターンのビットエラーレートを測定するこ
とによって、当該高速ディジタル専用線1の回線エラー
レートの監視を行う。
従来の回線エラーレート監視装置は以上のように構成さ
れているので、回線エラーレートの監視の必要性が生じ
た場合、対向する各時分割多重化装置’la 、 2b
の端末インタフェース部4に接続されている端末装置を
、回線エラーレート監視装置であるモデムテスタ5a、
5bにいちいち交換することが必要で、回線エラーレー
トを常時監視することが困難であるばかりか、P/Nパ
ターンは回線(高速ディジタル回線1)の一部にしか挿
入することが出来ないため、ビットエラーレートの測定
データの精度もよくないなどの課題があった。
れているので、回線エラーレートの監視の必要性が生じ
た場合、対向する各時分割多重化装置’la 、 2b
の端末インタフェース部4に接続されている端末装置を
、回線エラーレート監視装置であるモデムテスタ5a、
5bにいちいち交換することが必要で、回線エラーレー
トを常時監視することが困難であるばかりか、P/Nパ
ターンは回線(高速ディジタル回線1)の一部にしか挿
入することが出来ないため、ビットエラーレートの測定
データの精度もよくないなどの課題があった。
この発明は上記のような課題を解消するためになされた
もので、常時回線エラーレートの監視を行うことができ
、測定データの精度向上も可能な回線エラーレート監視
装置を得ることを目的とする。
もので、常時回線エラーレートの監視を行うことができ
、測定データの精度向上も可能な回線エラーレート監視
装置を得ることを目的とする。
この発明に係る回線エラーレート監視装置は、所定のビ
ットパターンの回線の空きチャネルへの挿入および抜き
取りを行うビットパターン挿抜部を、複数の回線のそれ
ぞれに対応して用意し、ビットパターン挿抜部にて抽出
されたビットパターンに基づいてビットエラーレートの
測定を行うビットエラーレート監視部と、時分割多重化
装置の回線インタフェース部にビットパターン挿抜部の
1つを選択して接続する方路選択部とを設けたものであ
る。
ットパターンの回線の空きチャネルへの挿入および抜き
取りを行うビットパターン挿抜部を、複数の回線のそれ
ぞれに対応して用意し、ビットパターン挿抜部にて抽出
されたビットパターンに基づいてビットエラーレートの
測定を行うビットエラーレート監視部と、時分割多重化
装置の回線インタフェース部にビットパターン挿抜部の
1つを選択して接続する方路選択部とを設けたものであ
る。
この発明におけるビットパターン挿抜部は、それが接続
されている回線の空きチャネルにビットエラーレート監
視部の発生する所定のビットパターンを挿入し、対向装
置によって挿入されたビットパターンを抜き取ってビッ
トエラーレート監視部へ送り、ビットエラーレート監視
部は受は取ったビットパターンに基づいてビットエラー
レートを測定して回線エラーレートの監視を行い、回線
エラーレートの劣化が検出されると、方路選択部によっ
て時分割多重化装置の回線インタフェース部を他の回線
に接続変更することにより、回線エラーレートを常時監
視することができ、さらに、回線エラーレートの劣化し
た回線は、その全てのチャネルにビットエラーレート監
視部からのビットパターンを挿入することが可能となっ
て、ビットエラーレートの測定データの精度を改善する
こともできる回線エラーレート監視装置を夾現する。
されている回線の空きチャネルにビットエラーレート監
視部の発生する所定のビットパターンを挿入し、対向装
置によって挿入されたビットパターンを抜き取ってビッ
トエラーレート監視部へ送り、ビットエラーレート監視
部は受は取ったビットパターンに基づいてビットエラー
レートを測定して回線エラーレートの監視を行い、回線
エラーレートの劣化が検出されると、方路選択部によっ
て時分割多重化装置の回線インタフェース部を他の回線
に接続変更することにより、回線エラーレートを常時監
視することができ、さらに、回線エラーレートの劣化し
た回線は、その全てのチャネルにビットエラーレート監
視部からのビットパターンを挿入することが可能となっ
て、ビットエラーレートの測定データの精度を改善する
こともできる回線エラーレート監視装置を夾現する。
以下、この発明の一実施例を図について説明する。第1
図において、2a 、 2bは時分割多重化装置、3は
回線インタフェース部で、第3図に同一符号を付した従
来のそれらと同一 あるいは相当部分であるため詳細な
説明は省略する。
図において、2a 、 2bは時分割多重化装置、3は
回線インタフェース部で、第3図に同一符号を付した従
来のそれらと同一 あるいは相当部分であるため詳細な
説明は省略する。
1a、1bは時分割多重化装置2a、2bを相互に接続
し、一方が現用系、他方が予備系として使用される回線
としての高速ディジタル専用線であり、第3図に1で示
した高速ディジタル専用線と同等のものである。また、
5a 、5bは各時分割多重化装置2a(2b)の回線
インタフェース部3と、高速ディジタル専用線1a、1
bとの間に配置された回線エラーレート監視装置である
。
し、一方が現用系、他方が予備系として使用される回線
としての高速ディジタル専用線であり、第3図に1で示
した高速ディジタル専用線と同等のものである。また、
5a 、5bは各時分割多重化装置2a(2b)の回線
インタフェース部3と、高速ディジタル専用線1a、1
bとの間に配置された回線エラーレート監視装置である
。
7a、7bはこの回線エラーレート監視装置5a。
6b内に、各高速ディジタル専用線1a、1bのそれぞ
れ比対応して用意され、対応付けられた高速ディジタル
専用線1a(1b)の空いてるチャネルに所定のビット
パターンを挿入する一方、対向装置にて挿入された前記
ビットノ(ターンの抜き取りを行うビットパターン挿抜
部である。
れ比対応して用意され、対応付けられた高速ディジタル
専用線1a(1b)の空いてるチャネルに所定のビット
パターンを挿入する一方、対向装置にて挿入された前記
ビットノ(ターンの抜き取りを行うビットパターン挿抜
部である。
8a、8bはこのビットパターン挿抜部7a(7b)が
高速ディジタル専用線1a(1b)の空きチャネルに挿
入するビットパターンを生成するとともに、ビットパタ
ーン挿抜部7a(7b)によって抜き取られたビットパ
ターンに基づいてビットエラーレートの測定を行うビッ
トエラーレート監視部である。9a、9bは複数用意さ
れたビットパターン挿抜部7a(7b)の1つを選択し
、それを時分割多重化装置2a(2b)の回線インタフ
ェース部3に接続する方略選択部である。10はそれら
によって形成される回線エラーレート監視装置6a(6
b)全体の制御を行う制御部である。
高速ディジタル専用線1a(1b)の空きチャネルに挿
入するビットパターンを生成するとともに、ビットパタ
ーン挿抜部7a(7b)によって抜き取られたビットパ
ターンに基づいてビットエラーレートの測定を行うビッ
トエラーレート監視部である。9a、9bは複数用意さ
れたビットパターン挿抜部7a(7b)の1つを選択し
、それを時分割多重化装置2a(2b)の回線インタフ
ェース部3に接続する方略選択部である。10はそれら
によって形成される回線エラーレート監視装置6a(6
b)全体の制御を行う制御部である。
次に動作について説明する。ここで、複数の高速ディジ
タル専用線ja、1bは、その一方、例えば高速ディジ
タル専用線1aが現用系として時分割多重化装置2a、
2b相互で授受される多重化データの伝送に使用されて
おり、他方の高速ディジタル専用線1bは予備系として
待機しているものとする。
タル専用線ja、1bは、その一方、例えば高速ディジ
タル専用線1aが現用系として時分割多重化装置2a、
2b相互で授受される多重化データの伝送に使用されて
おり、他方の高速ディジタル専用線1bは予備系として
待機しているものとする。
その場合、各回線エラーレート監視装置6a(6b)で
は、制御部10の制御によって方路選択部9aがオン、
方略選択部9bがオフとなり、現用系の高速ディジタル
専用線1aへのビットパターン挿抜部7aが時分割多重
化装置2a(2b)の回線インタフェース部3に接続さ
れる。従って、時分割多重化装置2a(2b)内の回線
インタフェース部3より送信された多重化データはその
方路選択部9aを介してビットパターン挿抜部7aに入
力される。ビットパターン挿抜部7aは制御部10の制
御に従って、ビットエラーレート監視部8aの発生する
ビットパターンを高速ディジタル専用線1aの空きチャ
ネルに挿入する。
は、制御部10の制御によって方路選択部9aがオン、
方略選択部9bがオフとなり、現用系の高速ディジタル
専用線1aへのビットパターン挿抜部7aが時分割多重
化装置2a(2b)の回線インタフェース部3に接続さ
れる。従って、時分割多重化装置2a(2b)内の回線
インタフェース部3より送信された多重化データはその
方路選択部9aを介してビットパターン挿抜部7aに入
力される。ビットパターン挿抜部7aは制御部10の制
御に従って、ビットエラーレート監視部8aの発生する
ビットパターンを高速ディジタル専用線1aの空きチャ
ネルに挿入する。
対向して配置された回線エラーレート監シ装置6b(6
a)では、ビットパターン挿抜部7aでそれを受信して
挿入されたビットパターンを抜き取り、抜き取ったビッ
トパターンをビットエラーレート監視部8aに送る。ビ
ットエラーレート監視部8aは受は取ったビットパター
ンに基づいてビットエラーレートを常時測定して回線エ
ラーレートの監視を行い、監視結果を制御部10に送る
。
a)では、ビットパターン挿抜部7aでそれを受信して
挿入されたビットパターンを抜き取り、抜き取ったビッ
トパターンをビットエラーレート監視部8aに送る。ビ
ットエラーレート監視部8aは受は取ったビットパター
ンに基づいてビットエラーレートを常時測定して回線エ
ラーレートの監視を行い、監視結果を制御部10に送る
。
また、ビットパターンが抜き取られた残りの多重化デー
タは、オンとなっている方路選択部9aを介して時分割
多重化装置2b(2a)の回線インタフェース部3に送
られて受信される。
タは、オンとなっている方路選択部9aを介して時分割
多重化装置2b(2a)の回線インタフェース部3に送
られて受信される。
ここで、現用系の高速ディジタル専用線1aのビットエ
ラーレートが高(なったことが検出されると、制御部1
0は方路選択部9a、9bを制御して、方路選択部9a
をオン、方路選択部9bをオフにする。これKより、高
速ディジタル専用線1bが現用系になって時分割多重化
装置2a、2b相互で授受される多重化データの伝送を
行い、高速ディジタル専用線1aは予備系となる。
ラーレートが高(なったことが検出されると、制御部1
0は方路選択部9a、9bを制御して、方路選択部9a
をオン、方路選択部9bをオフにする。これKより、高
速ディジタル専用線1bが現用系になって時分割多重化
装置2a、2b相互で授受される多重化データの伝送を
行い、高速ディジタル専用線1aは予備系となる。
この場合も前述の場合と同様にして、高速ディジタル専
用線1bの空きチャネルには、ビットパターン挿抜部7
bによってビットエラーレート監視部8bからのビット
パターンが挿入され、常時回線エラーレートの監視が行
われる。また、予備系に切り替えられた高速ディジタル
専用線1aでは制御部10の制御によって、その全ての
チャネルにビットエラーレート監視部8aの発生するビ
ットパターンが挿入され、それによってそのビットエラ
ーレートがより正確に測定される。
用線1bの空きチャネルには、ビットパターン挿抜部7
bによってビットエラーレート監視部8bからのビット
パターンが挿入され、常時回線エラーレートの監視が行
われる。また、予備系に切り替えられた高速ディジタル
専用線1aでは制御部10の制御によって、その全ての
チャネルにビットエラーレート監視部8aの発生するビ
ットパターンが挿入され、それによってそのビットエラ
ーレートがより正確に測定される。
なお、上記実施例では、回線として全て高速ディジタル
専用線を用いた場合について説明したが、その一部を公
衆網回線としてもよい。第2図はそのような実施例を示
すブロック図であり、図中、同一部分には第1図あるい
は第3図と同一の符号を付して重複説明をさけている。
専用線を用いた場合について説明したが、その一部を公
衆網回線としてもよい。第2図はそのような実施例を示
すブロック図であり、図中、同一部分には第1図あるい
は第3図と同一の符号を付して重複説明をさけている。
また、11は前記回線としての公衆網回線であり、12
はこの公衆網回線11に対して自動的に発呼する公衆網
自動発呼部である。
はこの公衆網回線11に対して自動的に発呼する公衆網
自動発呼部である。
今、現用系として使用されている高速ディジタル専用線
10ピツトエラーレートが高くなると、制御部10は公
衆網自動発呼部12を起動して公衆網回線11と接続し
、一定時間そのビットエラーレートの測定を行う。その
結果、公衆網回線11の回線品質が正常であれば方路選
択部9a、9bを制御して、時分割多重化装置2a(2
b)の回線インタフェース部3をビットパターン挿抜部
7bに接続する。以下、第1図に示す実施例の場合と同
様にして、この公衆網回線110回線エラーレートを監
視しながら多重化データの伝送を行う。
10ピツトエラーレートが高くなると、制御部10は公
衆網自動発呼部12を起動して公衆網回線11と接続し
、一定時間そのビットエラーレートの測定を行う。その
結果、公衆網回線11の回線品質が正常であれば方路選
択部9a、9bを制御して、時分割多重化装置2a(2
b)の回線インタフェース部3をビットパターン挿抜部
7bに接続する。以下、第1図に示す実施例の場合と同
様にして、この公衆網回線110回線エラーレートを監
視しながら多重化データの伝送を行う。
一方、第1図に示す実施例の場合と同様に、全チャネル
にピットパターンを挿入して正確なビットエラーレート
の測定を行っている、高速ディジタル専用線1のビット
エラーレートが低くなれば、高速ディジタル専用線1を
現用系、公衆網回線11を予備系に切り替えて多重化デ
ータの伝送を行う。このような回線利用を行うことによ
って回線トがある。
にピットパターンを挿入して正確なビットエラーレート
の測定を行っている、高速ディジタル専用線1のビット
エラーレートが低くなれば、高速ディジタル専用線1を
現用系、公衆網回線11を予備系に切り替えて多重化デ
ータの伝送を行う。このような回線利用を行うことによ
って回線トがある。
費用を安く済ませることができるメリッ〔発明の効果〕
以上のようK、この発明によれば、複数の回線対応に、
回線の空きチャネルへの所定のビットパターンの挿入お
よび抜き取りを行うピットパターン挿抜部を用意し、こ
のビットパターン挿抜部が抜き取ったビットパターンに
基づくビットエラーレート測定によって回線エラーレー
トを監視し、回線エラーレートが劣化すると方略選択部
を制御して、時分割多重化装置の回線インタフェース部
を予備系の回線に接続変更するように構成したので、回
線エラーレートを常時監視することが可能となるばかり
か、回線エラーレートが劣化した回線の全チャネルに所
定のビットパターンを挿入することが可能となって、そ
のビットエラーレートを極めて正確に測定することので
きる回線エラーレート監視装置が得られる効果がある。
回線の空きチャネルへの所定のビットパターンの挿入お
よび抜き取りを行うピットパターン挿抜部を用意し、こ
のビットパターン挿抜部が抜き取ったビットパターンに
基づくビットエラーレート測定によって回線エラーレー
トを監視し、回線エラーレートが劣化すると方略選択部
を制御して、時分割多重化装置の回線インタフェース部
を予備系の回線に接続変更するように構成したので、回
線エラーレートを常時監視することが可能となるばかり
か、回線エラーレートが劣化した回線の全チャネルに所
定のビットパターンを挿入することが可能となって、そ
のビットエラーレートを極めて正確に測定することので
きる回線エラーレート監視装置が得られる効果がある。
第1図はこの発明の一実施例による回線エラーレート監
視装置を示すブロック図、第2図はこの発明の他の実施
例を示すブロック図、第3図は従来の回線エラーレート
監視装置を示すブロック図である。 1.1a、1bは回線(高速ディジタル専用線)、2a
、2bは時分割多重化装置、3は回線インタフェース部
、5a、5bは回線エラーレート監視装置、7a、7b
はビットパターン挿抜部、8a。 8bはビットエラーレート監視部、9a、9bは方路選
択部、11は回線(公衆網回線)。 なお、図中、同一符号は同一 又は相当部分を示す。 特許出願人 三菱電機株式会社 (外2名)
視装置を示すブロック図、第2図はこの発明の他の実施
例を示すブロック図、第3図は従来の回線エラーレート
監視装置を示すブロック図である。 1.1a、1bは回線(高速ディジタル専用線)、2a
、2bは時分割多重化装置、3は回線インタフェース部
、5a、5bは回線エラーレート監視装置、7a、7b
はビットパターン挿抜部、8a。 8bはビットエラーレート監視部、9a、9bは方路選
択部、11は回線(公衆網回線)。 なお、図中、同一符号は同一 又は相当部分を示す。 特許出願人 三菱電機株式会社 (外2名)
Claims (1)
- 時分割多重化装置の回線インタフェース部からの多重化
データが伝送される複数の回線のそれぞれに対応して用
意され、前記回線の空きチャネルに所定のビットパター
ンの挿入を行うとともに、挿入された前記ビットパター
ンの抜き取りを行うビットパターン挿抜部と、前記ビッ
トパターン挿抜部において挿入される前記ビットパター
ンを生成し、さらに、前記ビットパターン挿抜部が抜き
取った前記ビットパターンに基づいてビットエラーレー
トを測定するビットエラーレート監視部と、前記ビット
パターン挿抜部の1つを選択して、前記時分割多重化装
置の回線インタフェース部と接続する方路選択部とを備
えた回線エラーレート監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12820190A JPH0423634A (ja) | 1990-05-18 | 1990-05-18 | 回線エラーレート監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12820190A JPH0423634A (ja) | 1990-05-18 | 1990-05-18 | 回線エラーレート監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0423634A true JPH0423634A (ja) | 1992-01-28 |
Family
ID=14978970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12820190A Pending JPH0423634A (ja) | 1990-05-18 | 1990-05-18 | 回線エラーレート監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423634A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6918922B2 (en) | 1998-06-02 | 2005-07-19 | Amir Oron | Ischemia laser treatment |
| US7344555B2 (en) | 2003-04-07 | 2008-03-18 | The United States Of America As Represented By The Department Of Health And Human Services | Light promotes regeneration and functional recovery after spinal cord injury |
| US8366756B2 (en) * | 2009-08-28 | 2013-02-05 | Erchonia Corporation | Low level laser therapy device with open bore |
| US9795803B2 (en) | 2003-01-24 | 2017-10-24 | Pthera LLC | Low level light therapy for enhancement of neurologic function |
| US10071259B2 (en) | 2008-09-18 | 2018-09-11 | Pthera, Llc | Optical assembly |
| US10188872B2 (en) | 2006-01-30 | 2019-01-29 | Pthera LLC | Light-emitting device and method for providing phototherapy to the brain |
| US10357662B2 (en) | 2009-02-19 | 2019-07-23 | Pthera LLC | Apparatus and method for irradiating a surface with light |
| US10695577B2 (en) | 2001-12-21 | 2020-06-30 | Photothera, Inc. | Device and method for providing phototherapy to the heart |
| US10758743B2 (en) | 2001-11-01 | 2020-09-01 | Pthera LLC | Method for providing phototherapy to the brain |
| US11273319B2 (en) | 2008-03-18 | 2022-03-15 | Pthera LLC | Method and apparatus for irradiating a surface with pulsed light |
-
1990
- 1990-05-18 JP JP12820190A patent/JPH0423634A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6918922B2 (en) | 1998-06-02 | 2005-07-19 | Amir Oron | Ischemia laser treatment |
| US10758743B2 (en) | 2001-11-01 | 2020-09-01 | Pthera LLC | Method for providing phototherapy to the brain |
| US10695577B2 (en) | 2001-12-21 | 2020-06-30 | Photothera, Inc. | Device and method for providing phototherapy to the heart |
| US9795803B2 (en) | 2003-01-24 | 2017-10-24 | Pthera LLC | Low level light therapy for enhancement of neurologic function |
| US7344555B2 (en) | 2003-04-07 | 2008-03-18 | The United States Of America As Represented By The Department Of Health And Human Services | Light promotes regeneration and functional recovery after spinal cord injury |
| US11179572B2 (en) | 2006-01-30 | 2021-11-23 | Pthera LLC | Light-emitting device and method for providing phototherapy to the brain |
| US10188872B2 (en) | 2006-01-30 | 2019-01-29 | Pthera LLC | Light-emitting device and method for providing phototherapy to the brain |
| US11273319B2 (en) | 2008-03-18 | 2022-03-15 | Pthera LLC | Method and apparatus for irradiating a surface with pulsed light |
| US10071259B2 (en) | 2008-09-18 | 2018-09-11 | Pthera, Llc | Optical assembly |
| US10357662B2 (en) | 2009-02-19 | 2019-07-23 | Pthera LLC | Apparatus and method for irradiating a surface with light |
| US11219782B2 (en) | 2009-02-19 | 2022-01-11 | Pthera LLC | Apparatus and method for irradiating a surface with light |
| US12427335B2 (en) | 2009-02-19 | 2025-09-30 | Pthera LLC | Apparatus and method for irradiating a surface with light |
| US8366756B2 (en) * | 2009-08-28 | 2013-02-05 | Erchonia Corporation | Low level laser therapy device with open bore |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582749B2 (ja) | 時分割交換方式 | |
| JPS61145995A (ja) | 集線分配装置 | |
| US5099480A (en) | Method of testing bit errors in isdn circuits | |
| JP3512948B2 (ja) | 通信用測定器 | |
| JPS63171051A (ja) | 装置診断方法 | |
| JPH0423634A (ja) | 回線エラーレート監視装置 | |
| JPS59112792A (ja) | 伝送正当性維持装置及び方法 | |
| CA1121894A (en) | Digital trunk supervisory decoder multiplexor for ground start or e&m signalling on a common t1 span | |
| FI107856B (fi) | Tilaajamultiplekseri, puhelinjärjestelmä, sekä menetelmä tilaajaliitännän kunnon viestittämiseksi puhelinkeskukselle | |
| KR100236828B1 (ko) | 시분할 전전자 교환기 디지틀 중계선 테스트 장치 및 그 제어 방법 | |
| JP2671866B2 (ja) | 時分割多重化装置ネットワークにおけるパス経路探索方法及びそれに適用される時分割多重化装置 | |
| JP3301411B2 (ja) | 同期信号試験装置 | |
| JPH06169299A (ja) | 伝送路監視方式 | |
| JPH0611156B2 (ja) | Isdn交換機の加入者回線試験装置 | |
| KR100473263B1 (ko) | 스위칭 상태의 자동 확인 장치 및 방법 | |
| KR200341442Y1 (ko) | 통신시스템의 자동회선 연결장치 | |
| JPH04304046A (ja) | デジタル信号伝送方式の障害区間判定方式 | |
| KR100600948B1 (ko) | 아날로그 가입자 시험 장치와 교환기 자원을 이용한디지털 가입자 시험 구현 방법 | |
| JP2508844B2 (ja) | Isdn遠隔加入者線試験方式 | |
| JP2588226B2 (ja) | 時分割多重装置 | |
| JPH03270348A (ja) | 制御パス通信方式 | |
| JPH0813023B2 (ja) | 無線送受信装置 | |
| JP2876908B2 (ja) | 伝送路障害通知方式 | |
| KR910000625B1 (ko) | 가입자 시설 집중보전 장치중 자동선로 시험기 | |
| JPH06311574A (ja) | 網同期制御方法 |