JPH0423671A - ファクシミリの画信号回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファクシミリの画信号回路に関し、特に符号化
された画データをモデムに出力するファクシミリの画信
号回路に関する。

〔従来の技術〕

従来のファクシミリの画信号回路は、符号化された画デ
ータにＣＣＩＴＴ勧告のＴ、４で規定されるライン同期
信号（ＥＱＬ）符号、フィル（ＦＩＬ）及びリターン　
トウ・コントロール（ＲＴＣ）を付加して出力する。画
データラインータを挿入した画データがモデムに出力さ
れる。

〔発明が解決しようとする課題〕

上述した従来のファクシミリの画信号回路において、フ
ィル挿入手段はソフトウェアで動作するＣＰＵの制御で
行っているので、ＣＰＵにかかる負担が大きくなり、画
信号の処理速度が落ちるという問題がある。

〔課題を解決するための手段〕

本発明のファクシミリの画信号回路は、画情報が符号化
されたパラレルデータをシリアルデータに変換して出力
する変換回路と、前記シリアルデータの中の各ラインの
区切れを示すＥＯＬ符号と頁の区切れを示す連続する６
つのＥＯＬ符号からなるＲＴＣ符号とを区別して検出し
、検出したことを示すフィル挿入開始信号を出力する検
出回路と、前記検出回路から出力されるシリアルデータ
に対して挿入するフィルの数をＣＰＵから設定しフィル
挿入数をカウントして設定された数に達しなときフィル
挿入を終了するためのフィル挿入終了信号を出力する設
定回路と、前記フィル挿入開始信号によりフィルデータ
を選択し前記フィル挿入終了信号により前記シリアルデ
ータに選択する選択回路と、フィルが挿されたシリアル
データをパラレルデータに変換しモデムに出力する変換
回路と、前記モデムから前記パラレルデータ要求の割り
込み信号を前記ＣＰＵへ伝え、前記ＣＰＵからの書き込
み信号を前記変換回路に伝え、フィル挿入時は前記モデ
ムから前記割り込み信号を前記変換回路へ直接伝えるイ
ンタフェース回路とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例のブロック図である。

シリアル−パラレル変換回路１は、モデムへの書き込み
信号すによりデータバスａからの符号化された画信号の
パラレルデータ（１バイト−８ビツト）をラッチし、シ
ステムクロックＸによって変換したシリアルデータをデ
ータラインＣに出力する。

フィル挿入開始タイミング検出回路２は、符号化された
シリアルデータの中の各ラインの区切りを示すＥＯＬ符
号（１２ビツト）と頁の区切りを示す連続する６つのＥ
ＯＬ符号とからなるＲＴＣ符号とを区別して検出するた
めにＥＯＬ符号が２つ続けて送られてきたらＲＴＣ符号
と判断できるように、シリアルデータラインＣから入力
されたシリアルデータを２４ビット蓄え、システムクロ
ックＸにより１ビツトずつシフトしながらＥＯＬ符号と
ＲＴＣ符号とを区別して検出し、６つのＥＯＬ符号から
なるＲＴＣ符号の各ＥＯＬ符号の間にフィルを挿入しな
いようにし、検出したことを示す信号をフィル挿入開始
信号ｄとして出力すると同時に検出するまでのデータを
シリアルデータラインｅに入力し、ＥＯＬ符号やＲＴＣ
符号を検出しフィル挿入中はシリアルデータラインｅに
データを出力しないようにする。

フィル挿入数設定回路３は、シリアルデータラインｅに
対して挿入するフィルの数をＣＰＵからデータバスａを
通してフィル挿入数書き込み信号ｆによってラッチする
ことによって設定することができ、そのフィル挿入数の
書き込みタイミングはＣＰＵの任意のタイミングで設定
でき、フィル挿入数をカウントして設定された数に達し
たときフィル挿入を終了するために、フィル挿入終了信
号ｇを出力する。

フィルデーター符号化データ選択回路４は、フィル挿入
開始信号ｄによりフィルデータの０を選択し、フィル挿
入終了信号ｇによりシリアルデータラインｅからの符号
化データを選択することによってフィルを挿入した符号
化データをシリアルデータラインｈに出力すると同時に
、フィルデータを出力しているか符号化データを選択し
ているかを示すフィル挿入生信号ｊを出力する。

シリアル−パラレル変換回路５は、通信パラレルデータ
出力指示信号ｋをトリ力として、システムクロックＸを
もちいて、シリアルデータラインｈから入力のフィルが
挿入された符号化データを１バイＩ・のパラレルデータ
に変換し、モデムにつながるデータバスｌに出力すると
同時に、モデムに対する書き込み信号りを出力する。

モデムインタフェース回＃！６は、フィル挿入生信号ｊ
によってフィル挿入時以外は、モデムがらＣＰＵに対す
る通信パラレルデータ要求割り込み信号ｍをＣＰＵへ伝
えるためにフィル挿入時以外通信パラレルデータ要求割
り込み信号ｎを出力し、ＣＰＵからモデムへの書き込み
信号すの入力を受けて通信パラレルデータ出力指示信号
ｋを出力し、フィル挿入時はモデムからＣＰＵに対する
通信パラレルデータ要求割り込み信号ｍをＣＰＵへ伝え
ず、通信パラレルデータ出力指示信号にとして出力する
。

また、ａはＣＰＵにつながるデータバスでパラレル−シ
リアル変換回路１に符号化された通信パラレルデータを
渡したり、フィル挿入数設定回路３にフィルを挿入する
数を渡すためのデータバス、ｂはＣＰＵにつながるデー
タバスａを通して符号化された通信パラレルデータをパ
ラレル−シリアル変換回路１がラッチするタイミングを
知らせるＣＰＵの本フィル挿入回路に対する通信データ
書き込み信号、Ｃはパラレル−シリアル変換回路１から
出力されたシリアルデータをフィル挿入開始タイミング
検出回路２につたえるシリアルデータライン、ｄはフィ
ル挿入開始タイミング検出回路２から出力されフィルデ
ーター符号化データ選択回路４で入力として用いられて
いるフィルの挿入を開始することを知らせるフィル挿入
開始信号、ｅはフィル挿入開始タイミング検出回路２か
らフィルデーター符号化データ選択回路４に符号化デー
タ選択時に符号化データを伝えるためのシリアルデータ
ライン、ｆはＣＰＵにつながるデータバスａを用いてフ
ィル挿入数設定回路３に設定するフィル挿入数をフィル
挿入数設定回路３がラッチするタイミングを知らせる信
号、ｇはフィル挿入数設定回路３から出力されフィルデ
ーター符号化データ選択回路４で入力として用いられて
いるフィルの挿入を終了することを知らせるフィル挿入
終了信号、ｈはフィルデーター符号化データ選択回路４
から出力されるフィルを挿入した符号化データをシリア
ル−パラレル変換回路５に伝えるシリアルデータライン
、ｉはＣＰＵにつながるデータバスａとは異なりシリア
ル−パラレル変換回路５がフィルを挿入した符号化され
たパラレルデータを出力するモデムにつながるデータバ
ス、ｊはフィルデーター符号化データ選択回路４がら出
力されフィル挿入数設定回路３やモデムインタフェース
回路６へ伝えられているフィルを挿入していることを表
すフィル挿入生信号、ｋはモデムインタフェース回路６
から出力されシリアル−パラレル変換回路５へ入力され
るモデムへの通信パラレルデータの出力を指示する通信
パラレルデータ出力指示信号、Ｌはシリアル−パラレル
変換回路５からモデムにつながるデータバスｊに出力さ
れたフィルを挿入した符号化されたパラレルデータをモ
デムがラッチするタイミングをモデムに知らせる信号、
ｍはモデムインタフェース回路６へ入力されているもの
でモデムからＣＰＵに対して通信パラレルデータを出力
するように要求するＣＰＵへの割り込み信号である通信
パラレルデータ要求割り込み信号、ｎはモデムインタフ
ェース回路６に入力された通信パラレルデータ要求割り
込み信号ｍをフィル挿入時以外にＣＰＵに伝えるフィル
挿入時以外通信パラレルデータ要求割り込み信号、０は
モデムインタフェース回路６に対してＣＰＵから送信の
開始を指示するモデム送信開始信号、ＸはＣＰＵから出
力されるシステムクロックである。

次に、本実施例の動作について説明する。

ファクシミリの送信開始時にＣＰＵがらモデムインタフ
ェース回路６に対してモデム送信開始信号０を通してモ
デムに送信を開始することを指示する。モデムインタフ
ェース回路６はフィル挿入時以外通信パラレルデータ要
求割り込み信号ｎによって割り込み信号をＣＰＴＪへ３
回送りＣＰＵからパラレル−シリアル変換回路１に３バ
イト（２４ビツト）のデータを出力させる。パラレルシ
リアル変換口ｌｉｔ！ＩｔではＣＰＵから受は収った符
号化された通信パラレルデータをシステムクロックＸに
よってシリアルデータに変換してシリアルデータライン
Ｃに出力しフィル挿入開始タイミング検出回路２に伝え
る。

タイミング検出回路２では３バイト（２４ビツト）分の
データを蓄えてＥＯＬ符号やＲＴＣ符号と比較検出し、
ＥＯＬ符号やＲＴＣ符号を検出した場合にはフィル挿入
を開始する指示のフィル挿入開始信号ｄを出力する。Ｅ
ＯＬ符号やＲＴＣ符号を検出しなかった場合には、モデ
ムインタフェース回路６はモデムから通信パラレルデー
タ要求割り込み信号ｍによって受けた通信パラレルデー
タを要求する割り込み信号をフィル挿入時以外通信パラ
レルデータ要求割り込み信号ｎによって割り込み信号を
ＣＰＵにおくる。これを受けて、ＣＰＵは次の符号化さ
れた通信パラレルデータをパラレル−シリアル変換回路
１に出力する。

パラレル−シリアル変換回路１では前と同様にＣＰＵか
ら受は取った符号化された通信パラレルデータをシステ
ムクロックＸによってシリアルデータに変換してシリア
ルデータラインＣに出力しフィル挿入開始タイミング検
出回路２に伝える。

フィル挿入開始タイミング検出回路２ではパラレル−シ
リアル変換回路１からシリアルデータラインＣを通して
受は取った符号化された通信シリアルデータを１ビツト
ずつ蓄え、ＥＯＬ符号やＲＴＣ符号と比較検出すると同
時に、現在蓄えている２４ビツトの符号化された通信シ
リアルデータを１ビツトずつフィルデーター符号化デー
タ選択回路４に送る。フィルデーター符号化データ選択
回路４ではフィル挿入開始タイミング検出回路２から受
は取った符号化された通信シリアルデータをシリアル−
パラレル変換回路５へ送る。その間にモデムインタフェ
ース回路６はＣＰＵからの書き込み信号すを検出してシ
リアル−パラレル変換回路５に対して通信パラレルデー
タ出力指示信号ｋを出力する。

シリアル−パラレル変換回路５はシリアルデータラウン
ｈを通して受は取った符号化された通信シリアルデータ
をモデムインタフェース回路６がら受は取った通信パラ
レルデータ出力指示信号ｋに従ってシステムクロックＸ
で同期をとりながらシリアルデータをパラレルデータに
変換し、モデムにデータを渡すためにモデムにつながる
データバスｉにその通信パラレルデータを出力する。以
上のモデムからの通信パラレルデータ要求割り込み信号
をＣＰＵに伝えるところからモデムに通信パラレルデー
タを出力するところまでの動作をフィル挿入開始タイミ
ング検出回路２でＥＯＬ符号やＲＴＣ符号と比較検出す
る丈で繰り返す。フィル挿入開始タイミング検出回路２
で、ＥＯＬ符号やＲＴＣ符号を検出した時は、フィルの
挿入を開始するようにフィル挿入開始信号ｄを用いてフ
ィルデーター符号化データ選択回路４に知らせる。

フィルの挿入を開始することを伝えられたフィルデータ
ー符号化データ選択回路４はフィルタであるＯをシリア
ルデータラインｈを通してシリアル−パラレル変換回路
５に伝えると同時に、フィルデータ選択中であることを
フィル挿入生信号ｊを通してフィル挿入数設定回路３や
モデムインタフェース回路６へ伝える。これを受けてフ
ィル挿入数設定回路３はあらかじめ設定されているフィ
ル挿入数に達するまで挿入したフィルの数を数え始める
。また、モデムインタフェース回路６はフィル挿入生信
号ｊを通してフィル挿入中であることを知らされるとモ
デムからの通信パラレルデータ要求割り込み信号ｍをＣ
ＰＵへ送らずにシリアル−パラレル変換回路５に対して
通信パラレルデータ出力指示信号ｋを送る。シリアル−
パラレル変換回路５はフィルを挿入しないときと同様に
、シリアルデータラインｈを通して受は取ったフィルデ
ータをモデムインタフェース回Ｆ！＠６がら受は取った
通信パラレルデータ高力指示信号ｋに従ってシステムク
ロックＸて同期をとりながらシリアルデータをパラレル
データに変換し、モデムにデータを渡りためにモデムに
つながるデータバスｉにそのフィルデータを通信パラレ
ルデータとして出力する。フィル挿入数設定回路３がＣ
ＰＵがら設定された数だけフィルを送ったことを検出す
るｔで、前述したモデムインタフェース回路６はモデム
からの通信パラレルデータ要求割り込み信号ｍを受は取
るとシリアル−パラレル変換回路５に対して通信パラレ
ルデータ出力指示信号ｋを送り、シリアル−パラレル変
換回路５はモデムに対してフィルデータを出力するとい
う一連の動作を繰り返す。

フィル挿入数設定回路３はＣＰＵから設定された数だけ
フィルを送ったことを検出するとフィルデーター符号化
データ選択回路４に対してフィル挿入終了信号ｇを出力
す、フィルデーター符号化データ選択回路４はシリアル
データラインｈを通してシリアル−パラレル変換回路５
はにイルデータを出力するのをやめてシリアルデータラ
インｅから受は取った通信パラレルデータを出力するよ
うにし、フィルデータ選択中ではないことをフィル挿入
中信号ｊを通してフィル挿入数設定回路３やモデムイン
タフェース回路６へ伝える。フィルの挿入を開始したと
き、フィル挿入開始タイミング検出回路２でＥＯＬ符号
を検出しなのであれば、続けて同様に次の行の符号化さ
れた通信データをＣＰＵから受は取り、モデムにその通
信データを渡すという動作をＥＯＬ符号やＲＴＣ符号を
検出するまで繰り返し、検出した後は設定した数だけフ
ィルを挿入するという動作を行う。これらの動作を行っ
た後、フィル挿入開始タイミング積比回＃ｒ２でＲＴＣ
符号を検出した場合はフィル挿入を終了した後にＣＰＵ
は６つのＥＯＬ符号から構成されるＲＴＣ符号に加えて
３バイト以上のダミーデータを出力することによってフ
ィル挿入開始タイミング積比回路２に蓄えられたＲＴＣ
符号をモデムに送ることができ１ペ一ジ分の送信が終了
する。次のページを送るときは、以上の動作をはじめか
ら繰り返し、終了するときは終了の手続きを行えばよい
。

〔発明の効果〕

以上説明したように本発明は、ＣＰＵで設定された数の
フィルデータを挿入し画情報の符号化データとしてモデ
ムに出力することにより、フィルデータを出力している
間はＣＰＵが他の制御が行えるので、画信号の処理時開
を速くできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 １・・・パラレル−シリアル変換回路、２・・・フィル
挿入開始タイミング検出回路、３・・・フィル挿入数設
定回路、４・・・フィルデーター符号化データ選択回路
、５・・シリアル−パラレル変換回路、６・・・モデム
インタフェース回路。

Claims (1)

1. 【特許請求の範囲】 １、画情報が符号化されたパラレルデータをシリアルデ
   ータに変換して出力する第１の変換手段と、前記シリア
   ルデータから検出したフィル挿入の開始信号を出力する
   検出手段と、ＣＰＵから設定された前記フィル挿入数の
   設定信号を出力する設定手段と、前記設定信号に従った
   数のフィルデータを前記開始信号のタイミングで前記シ
   リアルデータに挿入し出力する選択手段と、前記フィル
   データが挿入されたシリアルデータをパラレルデータに
   変換しモデムに出力する第２の変換手段とを有すること
   を特徴とするファクシミリの画信号回路。 ２、前記モデムから前記パラレルデータの要求割込信号
   を前記ＣＰＵに出力しフィル挿入のときは前記要求割込
   信号を前記変換回路に出力することを特徴とする請求項
   １記載のファクシミリ画信号回路。