JPH0423854B2 - - Google Patents
Info
- Publication number
- JPH0423854B2 JPH0423854B2 JP57085967A JP8596782A JPH0423854B2 JP H0423854 B2 JPH0423854 B2 JP H0423854B2 JP 57085967 A JP57085967 A JP 57085967A JP 8596782 A JP8596782 A JP 8596782A JP H0423854 B2 JPH0423854 B2 JP H0423854B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- scrambler
- converter
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル・データを前もつて定めら
れたキーに依存してスクランブルし、該キーを持
たない者はもとのデータを入手できないようにす
るスクランブラーに関する。
れたキーに依存してスクランブルし、該キーを持
たない者はもとのデータを入手できないようにす
るスクランブラーに関する。
デイジタル・データを第三者に秘密にするため
にスクランブルする方法においては、出力の各ビ
ツトは入力の全ビツトの影響を受けていること
（これを今後コンプリートと呼ぶ）が望ましい。
なぜなら、コンプリートでなければ出力が入力ビ
ツトの１部にのみ影響を受けるので逆にその入力
ビツトの１部が推定しやすくなるからである。従
来のスクランブラーでは文献アイ・イー・イー・
イートランザクシヨンズ・オン・コンピユーター
ズ（IEEE Transactions on Computers）第Ｃ
−28巻10号747頁〜753頁に載つていてるものがコ
ンプリートである。しかし何段階にもわたつてデ
ータをかきまぜなければならず、そのため構造が
複雑すぎる欠点がある。
にスクランブルする方法においては、出力の各ビ
ツトは入力の全ビツトの影響を受けていること
（これを今後コンプリートと呼ぶ）が望ましい。
なぜなら、コンプリートでなければ出力が入力ビ
ツトの１部にのみ影響を受けるので逆にその入力
ビツトの１部が推定しやすくなるからである。従
来のスクランブラーでは文献アイ・イー・イー・
イートランザクシヨンズ・オン・コンピユーター
ズ（IEEE Transactions on Computers）第Ｃ
−28巻10号747頁〜753頁に載つていてるものがコ
ンプリートである。しかし何段階にもわたつてデ
ータをかきまぜなければならず、そのため構造が
複雑すぎる欠点がある。
本発明の目的は、上記の欠点を除いたスクラン
ブラーを提供することにある。
ブラーを提供することにある。
上記の目的は次の構成から成るスクランブラー
によつて達成される。すなわちデイジタル・デー
タを、変換器を１段もしくは複数段通過させてス
クランブルするスクランブラーにおいて前記変換
器は、入力されたデイジタル・データを複数個の
小ブロツクに分解し、各該小ブロツクをキーと呼
ばれる前もつて定められたビツトパターンに依存
して定まる符号変換器で各々変換し、該変換の出
力の少なくとも２ビツト以上に依存して、該変換
の出力を線形変換で変換して出力する変換器であ
ることを特徴とするスクランブラーである。
によつて達成される。すなわちデイジタル・デー
タを、変換器を１段もしくは複数段通過させてス
クランブルするスクランブラーにおいて前記変換
器は、入力されたデイジタル・データを複数個の
小ブロツクに分解し、各該小ブロツクをキーと呼
ばれる前もつて定められたビツトパターンに依存
して定まる符号変換器で各々変換し、該変換の出
力の少なくとも２ビツト以上に依存して、該変換
の出力を線形変換で変換して出力する変換器であ
ることを特徴とするスクランブラーである。
以下本発明について、実施例を示す図を用いて
詳細に説明する。
詳細に説明する。
以下簡単のためデイジタル・データはバイナリ
表現されているものとする。
表現されているものとする。
第１図は本発明の実施例を示す回路図である。
図においてSijはlj（ljは正整数）入力lj出力の符号
変換器である。（ｉ＝１，２，…，Ｎ，ｊ＝１，
２，…，ｎ（Ｎ，ｎは正整数））。以下簡単のため
l1＝l2＝…＝ln＝ｌとして説明する。デイジタ
ル・データはＭ＝ｎ×ｌビツトごとに処理され
る。入力されたｎ×ｌビツトのデイジタル・デー
タは入力バツフア１０１でｌビツトずつｎ個のブ
ロツクに分けられる。該ブロツクは各々、キーと
呼ばれる前もつて定められたビツトパターンK1
に依存して定まるｌ入力ｌ出力のｎ個の符号変換
器S11，S12，…，S1oからなる符号変換器群１０
２によつて変換される。該変換結果全体は後に述
べる線形変換A1を行なう線形変換器１０３によ
り更に変換される。該線形変換結果は、前記K1，
S11，S12，…，S1oおよびA1と同様に定められる
K2，S21，S22，…，S2oおよびA2を用いて更に変
換される。以下、これを合計Ｎ段行なつた結果を
出力バツフア１０４に出力する。線形変換Ai（ｉ
＝１，２，…，Ｎ）は、入力をベクトル、出力
をベクトルとすると、 ＝Ai (1) で表わせる。ここで演算は２を法とする代数上で
定義する。このときAiはｎ×ｌ行ｎ×ｌ列の行列
と同一視できる。ここでAiの行と列をｌ個ずつ分
割し、次のように表わす。
図においてSijはlj（ljは正整数）入力lj出力の符号
変換器である。（ｉ＝１，２，…，Ｎ，ｊ＝１，
２，…，ｎ（Ｎ，ｎは正整数））。以下簡単のため
l1＝l2＝…＝ln＝ｌとして説明する。デイジタ
ル・データはＭ＝ｎ×ｌビツトごとに処理され
る。入力されたｎ×ｌビツトのデイジタル・デー
タは入力バツフア１０１でｌビツトずつｎ個のブ
ロツクに分けられる。該ブロツクは各々、キーと
呼ばれる前もつて定められたビツトパターンK1
に依存して定まるｌ入力ｌ出力のｎ個の符号変換
器S11，S12，…，S1oからなる符号変換器群１０
２によつて変換される。該変換結果全体は後に述
べる線形変換A1を行なう線形変換器１０３によ
り更に変換される。該線形変換結果は、前記K1，
S11，S12，…，S1oおよびA1と同様に定められる
K2，S21，S22，…，S2oおよびA2を用いて更に変
換される。以下、これを合計Ｎ段行なつた結果を
出力バツフア１０４に出力する。線形変換Ai（ｉ
＝１，２，…，Ｎ）は、入力をベクトル、出力
をベクトルとすると、 ＝Ai (1) で表わせる。ここで演算は２を法とする代数上で
定義する。このときAiはｎ×ｌ行ｎ×ｌ列の行列
と同一視できる。ここでAiの行と列をｌ個ずつ分
割し、次のように表わす。
このとき、各Bjk（ｊ＝１，２，…，ｎ；ｋ＝
１，２，…，ｎ）は１を１個ずつ含むように定め
る。このようなAiは沢山ある。第２図は線形変換
の行列の１列を、ｌ＝２，ｎ＝８としたときのAi
を示した図である。図において０は省いてある。
第２図の行列は正則である。全てのAiを正則と
し、符号変換器Sij（ｉ＝１，２，…，Ｎ；ｊ＝
１，２，…，ｎ）を１対１変換とすると、本発明
の実施例は全体として１対１変換器となり、復号
器が存在する。しかし、Aiを正則に、またはSij
を１対１変換に限る必要はない。
１，２，…，ｎ）は１を１個ずつ含むように定め
る。このようなAiは沢山ある。第２図は線形変換
の行列の１列を、ｌ＝２，ｎ＝８としたときのAi
を示した図である。図において０は省いてある。
第２図の行列は正則である。全てのAiを正則と
し、符号変換器Sij（ｉ＝１，２，…，Ｎ；ｊ＝
１，２，…，ｎ）を１対１変換とすると、本発明
の実施例は全体として１対１変換器となり、復号
器が存在する。しかし、Aiを正則に、またはSij
を１対１変換に限る必要はない。
第１図を用いて本発明の動作原理を説明する。
Sij（ｉ＝１，２；ｊ＝１，２，…，ｎ）は全て
コンプリートとする。このときAiの定め方から、
２段目のS21，S22，…，S2oの出力バイナリ・デ
ータは入力バツフア１０１の各ビツトの影響を受
けているのでコンプリートである。前記文献のス
クランブラーではｎ＝ｌ以外ではコンプリートに
なれず、多くの段数を必要とした。従つて本実施
例は前記線形変換（具体的には後で示すように排
他的論理和素子で構成できる）を用いることによ
り、前記文献のスクランブラーよりも少ない段数
でコンプリートなスクランブラーを構成できる。
コンプリートとする。このときAiの定め方から、
２段目のS21，S22，…，S2oの出力バイナリ・デ
ータは入力バツフア１０１の各ビツトの影響を受
けているのでコンプリートである。前記文献のス
クランブラーではｎ＝ｌ以外ではコンプリートに
なれず、多くの段数を必要とした。従つて本実施
例は前記線形変換（具体的には後で示すように排
他的論理和素子で構成できる）を用いることによ
り、前記文献のスクランブラーよりも少ない段数
でコンプリートなスクランブラーを構成できる。
本実施例においてコンプリートなｌ入力ｌ出力
符号変換器は、例えば試行錯誤的に見い出すこと
ができる。ｌ＝４のときの例を４つ、第３図に示
す。図において、f1は入力０に対して６を出力
し、入力１に対しては15を出力する。
符号変換器は、例えば試行錯誤的に見い出すこと
ができる。ｌ＝４のときの例を４つ、第３図に示
す。図において、f1は入力０に対して６を出力
し、入力１に対しては15を出力する。
前記キーKi（ｉ＝１，２，…，Ｎ）に依存して
ｎ個のｌ入力ｌ出力符号変換器を定める方法は任
意でよいが、例えば次のような方法がある。ｌ＝
４，ｎ＝16として説明する。あらかじめ16個の符
号変換器を定めておき、それをf0，f1，…，f15と
する。Kiを４ビツトずつ区切る。最初のブロツク
の４ビツトを２進数としたとき、例えば３ならば
Silをf3とする。２番目以下のブロツクについても
同様にしてSij（ｊ＝１，２，…，16）を定める。
ｎ個のｌ入力ｌ出力符号変換器を定める方法は任
意でよいが、例えば次のような方法がある。ｌ＝
４，ｎ＝16として説明する。あらかじめ16個の符
号変換器を定めておき、それをf0，f1，…，f15と
する。Kiを４ビツトずつ区切る。最初のブロツク
の４ビツトを２進数としたとき、例えば３ならば
Silをf3とする。２番目以下のブロツクについても
同様にしてSij（ｊ＝１，２，…，16）を定める。
第４図は線形変換の実施例を示す回路図で、簡
単のため第２図に示した行列に対応する線形変換
の実施例を示してある。前記式(1)に第２図の行列
を代入すると、例えばベクトルとの第１成分y1
は、ベクトルの成分x1，x2…，x8を用いて y1＝x1x5x8 (5) と表せる。ここでは排他的論理和である。第４
図の第１番目の出力y1は入力x1，x2，…x8を用い
て上記の式(5)と同じ式で与えられる。ベクトル
の他の成分も同様である。
単のため第２図に示した行列に対応する線形変換
の実施例を示してある。前記式(1)に第２図の行列
を代入すると、例えばベクトルとの第１成分y1
は、ベクトルの成分x1，x2…，x8を用いて y1＝x1x5x8 (5) と表せる。ここでは排他的論理和である。第４
図の第１番目の出力y1は入力x1，x2，…x8を用い
て上記の式(5)と同じ式で与えられる。ベクトル
の他の成分も同様である。
本発明の実施例において異なるｉとｊに対して
Ai＝Ajとすることも可能であり、またそのとき
前記Ｎ段の変換のうち１部は他の段で代用するこ
とも可能である。さらにキーK1，K2，…，KNに
ついては１つのキーK0からＮ個の任意の変換を
施してK1，K2，…，KNを構成してもよい。例え
ば第１図に示した構成においてS11，S12，…，
SNo-1，SNoをコンプリートを満すようにあらかじ
め定めた装置を用意し、K0を入力としたときの
ｉ段目の出力をKiとする方法は、その１例であ
る。（ただし、2l＝ｎとなるように定めておく。）
また符号変換器の入出力の大きさを、一定のｌと
して説明したが、一定でなくてもよい。これらの
変更は本発明に含まれる。
Ai＝Ajとすることも可能であり、またそのとき
前記Ｎ段の変換のうち１部は他の段で代用するこ
とも可能である。さらにキーK1，K2，…，KNに
ついては１つのキーK0からＮ個の任意の変換を
施してK1，K2，…，KNを構成してもよい。例え
ば第１図に示した構成においてS11，S12，…，
SNo-1，SNoをコンプリートを満すようにあらかじ
め定めた装置を用意し、K0を入力としたときの
ｉ段目の出力をKiとする方法は、その１例であ
る。（ただし、2l＝ｎとなるように定めておく。）
また符号変換器の入出力の大きさを、一定のｌと
して説明したが、一定でなくてもよい。これらの
変更は本発明に含まれる。
以上詳細に説明したように、本発明を用いれば
ディジタル・データを簡単な構成でコンプリート
にスクランブルすることができるので、データの
密匿や乱数発生源に用いて効果が極めて大きい。
ディジタル・データを簡単な構成でコンプリート
にスクランブルすることができるので、データの
密匿や乱数発生源に用いて効果が極めて大きい。
第１図は本発明の実施例を示す回路図であり、
第２図は線形変換の行列の１例を示す図であり、
第３図は符号変換器の一例を示す図であり、第４
図は前記線形変換の一実施例を示す回路図であ
る。 図において、１０１は入力バツフア、１０２は
ｌ入力ｌ出力符号変換器群、１０３は線形変換
器、１０４は出力バツフアを各々示す。
第２図は線形変換の行列の１例を示す図であり、
第３図は符号変換器の一例を示す図であり、第４
図は前記線形変換の一実施例を示す回路図であ
る。 図において、１０１は入力バツフア、１０２は
ｌ入力ｌ出力符号変換器群、１０３は線形変換
器、１０４は出力バツフアを各々示す。
Claims (1)
- １ デイジタル・データを、変換器を１段もしく
は複数段通過させてスクランブルするスクランブ
ラーにおいて、前記変換器は、入力されたデイジ
タル・データを複数個の小ブロツクに分解し、各
該小ブロツクをキーと呼ばれる前もつて定められ
たビツトパターンに依存して定まる符号変換器で
各々変換し、該変換の出力の少なくとも２ビツト
以上に依存して、該変換の出力を線形変換で変換
して出力する変換器であることを特徴とするスク
ランブラー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085967A JPS58201436A (ja) | 1982-05-20 | 1982-05-20 | スクランブラ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085967A JPS58201436A (ja) | 1982-05-20 | 1982-05-20 | スクランブラ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58201436A JPS58201436A (ja) | 1983-11-24 |
| JPH0423854B2 true JPH0423854B2 (ja) | 1992-04-23 |
Family
ID=13873498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085967A Granted JPS58201436A (ja) | 1982-05-20 | 1982-05-20 | スクランブラ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018081813A1 (en) | 2016-10-31 | 2018-05-03 | SSAB Enterprises, LLC | Apparatuses and methods for polishing a metal sheet or plate leveler |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03128572A (ja) * | 1989-07-13 | 1991-05-31 | Sanyo Electric Co Ltd | ファクシミリ放送の送受信方法 |
| JPH08179690A (ja) * | 1994-12-22 | 1996-07-12 | Nec Corp | プロダクト暗号装置 |
| US5623549A (en) * | 1995-01-30 | 1997-04-22 | Ritter; Terry F. | Cipher mechanisms with fencing and balanced block mixing |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3796830A (en) * | 1971-11-02 | 1974-03-12 | Ibm | Recirculating block cipher cryptographic system |
-
1982
- 1982-05-20 JP JP57085967A patent/JPS58201436A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018081813A1 (en) | 2016-10-31 | 2018-05-03 | SSAB Enterprises, LLC | Apparatuses and methods for polishing a metal sheet or plate leveler |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58201436A (ja) | 1983-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2000900B1 (en) | Extending a repetition period of a random sequence | |
| AU608439B2 (en) | Dynamic feedback arrangement scrambling technique keystream generator | |
| AU1375295A (en) | Method and apparatus for performing a fast hadamard transform | |
| Mohajer et al. | Routing magic: Performing computations using routing networks and voting logic on unary encoded data | |
| Bui et al. | Efficiently decodable non-adaptive threshold group testing | |
| US5189629A (en) | Method of logic gate reduction in a logic gate array | |
| CN104766350A (zh) | 基于剪接模型和超混沌系统的图像加密方法 | |
| JPH0423854B2 (ja) | ||
| US7370046B2 (en) | Sort processing method and sort processing apparatus | |
| Majumder et al. | Investigation on Quine McCluskey method: A decimal manipulation based novel approach for the minimization of Boolean function | |
| Vavasis | Gaussian elimination with pivoting is P-complete | |
| EP1461866B1 (en) | Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter | |
| Sasao | A Design method of address generators using hash memories | |
| Bose et al. | Higher dimensional Gaussian networks | |
| EP0035048B1 (en) | Cipher system using a variant key matrix | |
| CN114978465A (zh) | 基于指数放大器与改进Zigzag变换的加密方法 | |
| JPH03216026A (ja) | 並列的に発生された循環冗長エラーチェックコードにアクセスする装置及び方法 | |
| Knibbeler et al. | Polyhedral groups in | |
| Seberry | On small defining sets for some SBIBD (4t-1, 2t-1, t-1) | |
| RU2131618C1 (ru) | Устройство для сложения n чисел по модулю | |
| JP3525960B2 (ja) | 並列ソート方式 | |
| Yang et al. | simple modular arithmetic | |
| JPH0625911B2 (ja) | デ−タ変換装置 | |
| KR19990062338A (ko) | 셀룰라 오토마타를 이용한 난수 열 발생 시스템과 이를 이용한 데이터 암호화 및 복호화 방법 | |
| Arora et al. | Conversion schemes in residue code |