JPH04239135A - 半導体装置製造方法 - Google Patents
半導体装置製造方法Info
- Publication number
- JPH04239135A JPH04239135A JP1372691A JP1372691A JPH04239135A JP H04239135 A JPH04239135 A JP H04239135A JP 1372691 A JP1372691 A JP 1372691A JP 1372691 A JP1372691 A JP 1372691A JP H04239135 A JPH04239135 A JP H04239135A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- side spacer
- manufacturing
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＤＤ構造（ＬＤＤ
…ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ ）を有する
半導体装置の製造方法に関するものである。
…ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ ）を有する
半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】ＭＯＳトランジスタ等の半導体装置は、
年々微細化されているが、それに伴いドレイン近傍の電
界集中部で、高エネルギーの電子（いわゆるホットエレ
クトロン）がゲート酸化膜へ注入されるという現象が生
ずる。ホットエレクトロンの注入によりトランジスタ等
の特性は悪くなるので、これに対処するため、半導体装
置をＬＤＤと呼ばれる構造にすることが行われている。
年々微細化されているが、それに伴いドレイン近傍の電
界集中部で、高エネルギーの電子（いわゆるホットエレ
クトロン）がゲート酸化膜へ注入されるという現象が生
ずる。ホットエレクトロンの注入によりトランジスタ等
の特性は悪くなるので、これに対処するため、半導体装
置をＬＤＤと呼ばれる構造にすることが行われている。
【０００３】図２は、そのような従来の半導体装置の製
造方法を示す図である。図２において、１はシリコン基
板、２は素子分離領域、２Ａ，２Ｂはエッジ、３はゲー
ト酸化膜、４はゲート電極、４−１はゲート電極連続層
、５は低濃度拡散層、６はサイドスペーサ形成用絶縁膜
、７はサイドスペーサ、８は高濃度拡散層、９は原表面
である。製造は、図２の（イ）→（ハ）の過程を追って
行われる。
造方法を示す図である。図２において、１はシリコン基
板、２は素子分離領域、２Ａ，２Ｂはエッジ、３はゲー
ト酸化膜、４はゲート電極、４−１はゲート電極連続層
、５は低濃度拡散層、６はサイドスペーサ形成用絶縁膜
、７はサイドスペーサ、８は高濃度拡散層、９は原表面
である。製造は、図２の（イ）→（ハ）の過程を追って
行われる。
【０００４】図２（イ）は、半導体装置表面にサイドス
ペーサ形成用絶縁膜６を着膜させた状態を示している。 この状態に至るまでには、まずＬＯＣＯＳ法（Ｌｏｃａ
ｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）の酸
化によりシリコン基板１に素子分離領域２を形成し、つ
いでゲート電極４を形成した後、素子分離領域２とゲー
ト電極４とをマスクにして不純物をイオン注入して低濃
度拡散層５を形成する。その後で、堆積により表面にサ
イドスペーサ形成用絶縁膜６を着膜する。ゲート電極連
続層４−１は、ゲート電極４とつながっている。
ペーサ形成用絶縁膜６を着膜させた状態を示している。 この状態に至るまでには、まずＬＯＣＯＳ法（Ｌｏｃａ
ｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）の酸
化によりシリコン基板１に素子分離領域２を形成し、つ
いでゲート電極４を形成した後、素子分離領域２とゲー
ト電極４とをマスクにして不純物をイオン注入して低濃
度拡散層５を形成する。その後で、堆積により表面にサ
イドスペーサ形成用絶縁膜６を着膜する。ゲート電極連
続層４−１は、ゲート電極４とつながっている。
【０００５】図２（ロ）は、サイドスペーサ７を形成し
た状態を示している。サイドスペーサ７を形成するには
、表面全体を異方性ドライエッチング法によりエッチン
グする。このエッチングの結果、ゲート電極４，ゲート
電極連続層４−１の側方に残ったサイドスペーサ形成用
絶縁膜６が、即ちサイドスペーサ７である。
た状態を示している。サイドスペーサ７を形成するには
、表面全体を異方性ドライエッチング法によりエッチン
グする。このエッチングの結果、ゲート電極４，ゲート
電極連続層４−１の側方に残ったサイドスペーサ形成用
絶縁膜６が、即ちサイドスペーサ７である。
【０００６】この場合、サイドスペーサ形成用絶縁膜６
に対するエッチング速度は、低濃度拡散層５の部分に対
するエッチング速度より相当大である（エッチングの選
択比が大である）ので、エッチングが多少過剰になされ
た（オーバーエッチング）としても、低濃度拡散層５が
削り取られることはない。
に対するエッチング速度は、低濃度拡散層５の部分に対
するエッチング速度より相当大である（エッチングの選
択比が大である）ので、エッチングが多少過剰になされ
た（オーバーエッチング）としても、低濃度拡散層５が
削り取られることはない。
【０００７】しかし、素子分離領域２の材質は、サイド
スペーサ形成用絶縁膜６と同じくＳｉＯ２ であるので
、サイドスペーサ形成用絶縁膜６と同じようなエッチン
グ速度で削り取られる（エッチングの選択比が大きく出
来ない）。素子分離領域２の膜厚が不均一であったり、
表面に凹凸があったりすると、サイドスペーサ形成用絶
縁膜６を完全に除去するため、どうしてもオーバーエッ
チングすることになるが、その場合には、素子分離領域
２の表面は、点線で示した原表面９より低下することに
なる。それに伴い、素子分離領域２の細くなっている部
分のエッジは、元々はエッジ２Ａの位置にあるが、エッ
チング後は、それより後退したエッジ２Ｂの位置となる
。
スペーサ形成用絶縁膜６と同じくＳｉＯ２ であるので
、サイドスペーサ形成用絶縁膜６と同じようなエッチン
グ速度で削り取られる（エッチングの選択比が大きく出
来ない）。素子分離領域２の膜厚が不均一であったり、
表面に凹凸があったりすると、サイドスペーサ形成用絶
縁膜６を完全に除去するため、どうしてもオーバーエッ
チングすることになるが、その場合には、素子分離領域
２の表面は、点線で示した原表面９より低下することに
なる。それに伴い、素子分離領域２の細くなっている部
分のエッジは、元々はエッジ２Ａの位置にあるが、エッ
チング後は、それより後退したエッジ２Ｂの位置となる
。
【０００８】図２（ハ）は、高濃度拡散層８を形成した
状態を示している。ゲート電極４，サイドスペーサ７お
よび素子分離領域２をマスクとしてイオン注入を行い、
高濃度拡散層８を形成する。これらが、ソース領域，ド
レイン領域として用いられる。
状態を示している。ゲート電極４，サイドスペーサ７お
よび素子分離領域２をマスクとしてイオン注入を行い、
高濃度拡散層８を形成する。これらが、ソース領域，ド
レイン領域として用いられる。
【０００９】なお、この種の技術に関する従来の文献と
しては、例えば特開昭６２−５４４６７ 号公報，特開
昭６２−４９６６５ 号公報，特開昭６２−１９０８６
２号公報等がある。
しては、例えば特開昭６２−５４４６７ 号公報，特開
昭６２−４９６６５ 号公報，特開昭６２−１９０８６
２号公報等がある。
【００１０】
【発明が解決しようとする課題】（問題点）
【００１１
】しかしながら、前記した従来の半導体装置製造方法に
は、次のような問題点があった。
】しかしながら、前記した従来の半導体装置製造方法に
は、次のような問題点があった。
【００１２】第１の問題点は、サイドスペーサ形成時の
エッチングの際、素子分離領域の表面も削られるので、
段差が大になるという点である。段差が大になると、後
の工程で上層にアルミニウム配線を施した場合、段差に
起因する断線等の不具合が発生する。
エッチングの際、素子分離領域の表面も削られるので、
段差が大になるという点である。段差が大になると、後
の工程で上層にアルミニウム配線を施した場合、段差に
起因する断線等の不具合が発生する。
【００１３】第２の問題点は、サイドスペーサが残った
ままとなり、これだ浮遊容量を生ずるので、製造後に素
子を動作させる時、動作遅延を生ずるという点である。
ままとなり、これだ浮遊容量を生ずるので、製造後に素
子を動作させる時、動作遅延を生ずるという点である。
【００１４】本発明は、以上のような問題点を解決する
ことを課題とするものである。
ことを課題とするものである。
【００１５】
【課題を解決するための手段】前記課題を解決するため
、本発明では、サイドスペーサを形成してＬＤＤ構造を
有する半導体装置を製造する半導体装置製造方法におい
て、サイドスペーサ形成用絶縁膜の材料として、ＳｉＯ
２ の素子分離領域に対するエッチングの選択比が大で
ある有機系物質を用いることとした。
、本発明では、サイドスペーサを形成してＬＤＤ構造を
有する半導体装置を製造する半導体装置製造方法におい
て、サイドスペーサ形成用絶縁膜の材料として、ＳｉＯ
２ の素子分離領域に対するエッチングの選択比が大で
ある有機系物質を用いることとした。
【００１６】そのような有機系物質としは、例えばプラ
ズマ重合レジストやポリイミドがある。
ズマ重合レジストやポリイミドがある。
【００１７】
【作用】半導体装置の製造過程において、サイドスペー
サ形成用絶縁膜の材料として、素子分離領域に対するエ
ッチングの選択比が大なる有機系物質を用いる。これに
より、サイドスペーサ形成のエッチング時に、半導体装
置表面の段差が増大することを防止でき、後の工程で上
層にアルミニウム配線を形成した場合に、断線等の不具
合を生じなくすることが可能となる。
サ形成用絶縁膜の材料として、素子分離領域に対するエ
ッチングの選択比が大なる有機系物質を用いる。これに
より、サイドスペーサ形成のエッチング時に、半導体装
置表面の段差が増大することを防止でき、後の工程で上
層にアルミニウム配線を形成した場合に、断線等の不具
合を生じなくすることが可能となる。
【００１８】また、サイドスペーサが有機系物質である
ので、サイドスペーサの用が済んだ後、酸素系ガスによ
り簡単に除去することが出来る。これにより、サイドス
ペーサに起因していた浮遊容量がなくなり、素子の動作
遅延もなくなる。
ので、サイドスペーサの用が済んだ後、酸素系ガスによ
り簡単に除去することが出来る。これにより、サイドス
ペーサに起因していた浮遊容量がなくなり、素子の動作
遅延もなくなる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の実施例にかかわる半導体
装置製造方法を示す図である。符号は図２のものに対応
している。
に説明する。図１は、本発明の実施例にかかわる半導体
装置製造方法を示す図である。符号は図２のものに対応
している。
【００２０】図１（イ）は、図２（イ）と同様、サイド
スペーサ形成用絶縁膜６までを形成した状態を示してい
る。ただし、サイドスペーサ形成用絶縁膜６に用いた材
料が、従来とは異なる。本発明では、サイドスペーサ形
成用絶縁膜６の材料として、ＳｉＯ２ の素子分離領域
２に対するエッチングの選択比が大（例えば、選択比５
０。即ち、素子分離領域２よりもエッチング速度が極め
て大）である有機系物質を選定する。
スペーサ形成用絶縁膜６までを形成した状態を示してい
る。ただし、サイドスペーサ形成用絶縁膜６に用いた材
料が、従来とは異なる。本発明では、サイドスペーサ形
成用絶縁膜６の材料として、ＳｉＯ２ の素子分離領域
２に対するエッチングの選択比が大（例えば、選択比５
０。即ち、素子分離領域２よりもエッチング速度が極め
て大）である有機系物質を選定する。
【００２１】そのような物質の例としては、例えばプラ
ズマ重合レジストがある。これは、容量結合型アフター
グロープラズマ重合装置を用いて生ぜしめられる。そし
て、例えば消費電力３５Ｗとし，スチレン０．５ｓｃｃ
ｍのガスに搬送用ガス（キャリアガス）としてＡｒとＣ
Ｈ４ を混合して、ガスの総流量を１０ｓｃｃｍとする
。 そして、半導体装置の表面に、約４０００Åの厚さに堆
積させる。
ズマ重合レジストがある。これは、容量結合型アフター
グロープラズマ重合装置を用いて生ぜしめられる。そし
て、例えば消費電力３５Ｗとし，スチレン０．５ｓｃｃ
ｍのガスに搬送用ガス（キャリアガス）としてＡｒとＣ
Ｈ４ を混合して、ガスの総流量を１０ｓｃｃｍとする
。 そして、半導体装置の表面に、約４０００Åの厚さに堆
積させる。
【００２２】前記したような有機系物質の他の例として
は、ポリイミドがある。ポリイミドの場合、サイドスペ
ーサ形成用絶縁膜６は、蒸着によって形成される。
は、ポリイミドがある。ポリイミドの場合、サイドスペ
ーサ形成用絶縁膜６は、蒸着によって形成される。
【００２３】図１（ロ）は、エッチングをしてサイドス
ペーサ７を形成した状態を示す。サイドスペーサ形成用
絶縁膜６の材料として、素子分離領域２に対するエッチ
ングの選択比が大なる物質を用いているので、たとえエ
ッチングが過剰になされた（オーバーエッチングされた
）としても、素子分離領域２は殆ど削り取られることは
ない。そのため、サイドスペーサ７形成時のエッチング
により、半導体装置表面の段差が増大されるというよう
なことはなくなる。従って、後の工程で上層にアルミニ
ウム配線を施した場合、段差に起因する断線等の不具合
が減少する。なお、エッチングの具体的なやり方として
は、例えばマクネトロンＲＩＥ装置（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いて、圧力５．８ｍＴ
ｏｒｒ，消費電力１．６ＫＷ，Ｏ２ ／Ｎ２ ＝５５／
３５ｓｃｃｍという条件で行うやり方がある。
ペーサ７を形成した状態を示す。サイドスペーサ形成用
絶縁膜６の材料として、素子分離領域２に対するエッチ
ングの選択比が大なる物質を用いているので、たとえエ
ッチングが過剰になされた（オーバーエッチングされた
）としても、素子分離領域２は殆ど削り取られることは
ない。そのため、サイドスペーサ７形成時のエッチング
により、半導体装置表面の段差が増大されるというよう
なことはなくなる。従って、後の工程で上層にアルミニ
ウム配線を施した場合、段差に起因する断線等の不具合
が減少する。なお、エッチングの具体的なやり方として
は、例えばマクネトロンＲＩＥ装置（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いて、圧力５．８ｍＴ
ｏｒｒ，消費電力１．６ＫＷ，Ｏ２ ／Ｎ２ ＝５５／
３５ｓｃｃｍという条件で行うやり方がある。
【００２４】図１（ハ）は、ゲート電極４，サイドスペ
ーサ７および素子分離領域２をマスクとしてイオン注入
を行い、高濃度拡散層８を形成し、その後、サイドスペ
ーサ７を除去した状態を示している。従来のサイドスペ
ーサ７の材料はＳｉＯ２ であったので、除去しにくい
ものであったが、本発明の材料は有機系物質であるので
、酸素系のガスによるアッシング（例、酸素プラズマア
ッシング）で、簡単に除去することが出来る。サイドス
ペーサ７が除去されると、これに起因していた浮遊容量
がなくなり、素子が動作する場合の動作遅延がなくなる
。
ーサ７および素子分離領域２をマスクとしてイオン注入
を行い、高濃度拡散層８を形成し、その後、サイドスペ
ーサ７を除去した状態を示している。従来のサイドスペ
ーサ７の材料はＳｉＯ２ であったので、除去しにくい
ものであったが、本発明の材料は有機系物質であるので
、酸素系のガスによるアッシング（例、酸素プラズマア
ッシング）で、簡単に除去することが出来る。サイドス
ペーサ７が除去されると、これに起因していた浮遊容量
がなくなり、素子が動作する場合の動作遅延がなくなる
。
【００２５】
【発明の効果】以上述べた如く、本発明の半導体装置製
造方法によれば、サイドスペーサ形成用絶縁膜の材料と
して、素子分離領域に対するエッチングの選択比が大な
る有機系物質を用いたので、次のような効果を奏する。 （１）サイドスペーサ形成のエッチング時に、半導体装
置表面の段差が増大することがない。そのため、後の工
程で上層にアルミニウム配線を形成しても、断線等の不
具合を生ずることがなくなる。 （２）サイドスペーサが有機系物質であるので、サイド
スペーサの用が済んだ後、酸素系ガスにより簡単に除去
することが出来る。そのため、サイドスペーサに起因し
ていた浮遊容量がなくなる。
造方法によれば、サイドスペーサ形成用絶縁膜の材料と
して、素子分離領域に対するエッチングの選択比が大な
る有機系物質を用いたので、次のような効果を奏する。 （１）サイドスペーサ形成のエッチング時に、半導体装
置表面の段差が増大することがない。そのため、後の工
程で上層にアルミニウム配線を形成しても、断線等の不
具合を生ずることがなくなる。 （２）サイドスペーサが有機系物質であるので、サイド
スペーサの用が済んだ後、酸素系ガスにより簡単に除去
することが出来る。そのため、サイドスペーサに起因し
ていた浮遊容量がなくなる。
【図１】本発明の実施例にかかわる半導体装置製造方法
を示す図
を示す図
【図２】従来の半導体装置製造方法を示す図
１ シリコン基板
２ 素子分離領域
３ ゲート酸化膜
４ ゲート電極
４−１ ゲート電極連続層
５ 低濃度拡散層
６ サイドスペーサ形成用絶縁膜７ サイ
ドスペーサ ８ 高濃度拡散層 ９ 原表面
ドスペーサ ８ 高濃度拡散層 ９ 原表面
Claims (3)
- 【請求項１】 サイドスペーサを形成してＬＤＤ構造
を有する半導体装置を製造する半導体装置製造方法にお
いて、サイドスペーサ形成用絶縁膜の材料として、Ｓｉ
Ｏ２ の素子分離領域に対するエッチングの選択比が大
である有機系物質を用いたことを特徴とする半導体装置
製造方法。 - 【請求項２】 有機系物質としてプラズマ重合レジス
トを用いたことを特徴とする請求項１記載の半導体装置
製造方法。 - 【請求項３】 有機系物質としてポリイミドを用いた
ことを特徴とする請求項１記載の半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1372691A JPH04239135A (ja) | 1991-01-11 | 1991-01-11 | 半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1372691A JPH04239135A (ja) | 1991-01-11 | 1991-01-11 | 半導体装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239135A true JPH04239135A (ja) | 1992-08-27 |
Family
ID=11841251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1372691A Pending JPH04239135A (ja) | 1991-01-11 | 1991-01-11 | 半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260033A (ja) * | 2004-03-12 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1991
- 1991-01-11 JP JP1372691A patent/JPH04239135A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260033A (ja) * | 2004-03-12 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
| KR100961404B1 (ko) | 집적 회로 장치 및 그 형성 방법 | |
| KR100395878B1 (ko) | 스페이서 형성 방법 | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| KR100597768B1 (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| US20080079083A1 (en) | Semiconductor device and a method of manufacture therefor | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| KR100289808B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH04239135A (ja) | 半導体装置製造方法 | |
| US20050156229A1 (en) | Integrated circuit device and method therefor | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| US7186603B2 (en) | Method of forming notched gate structure | |
| JP3399111B2 (ja) | 半導体装置の製造方法 | |
| KR100272182B1 (ko) | 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법 | |
| KR100344825B1 (ko) | 반도체소자의 제조방법 | |
| KR100448087B1 (ko) | 트랜지스터의스페이서제조방법 | |
| KR100403350B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR100634267B1 (ko) | 반도체 장치에서 소자 분리 영역의 형성 방법 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| KR20030051036A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100588781B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20040185608A1 (en) | Methods of forming integrated circuit devices using buffer layers covering conductive/insulating interfaces | |
| JPH0340437A (ja) | Ｍｉｓ型トランジスタの製造方法 |