JPH04240764A - Ｉｉｌ型半導体装置 - Google Patents
Ｉｉｌ型半導体装置Info
- Publication number
- JPH04240764A JPH04240764A JP3007373A JP737391A JPH04240764A JP H04240764 A JPH04240764 A JP H04240764A JP 3007373 A JP3007373 A JP 3007373A JP 737391 A JP737391 A JP 737391A JP H04240764 A JPH04240764 A JP H04240764A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- epitaxial layer
- concentration
- type high
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＩＩＬ型半導体装置に関
する。
する。
【０００２】
【従来の技術】従来のＩＩＬ回路の基本構造は図２（ａ
）に示すようになっている。この従来例をその製造過程
に沿って説明すると、高濃度Ｎ型埋込層２を有するＰ型
半導体基体１上に不純物濃度（立方センチメートル当り
）１０の１３乗から１０の１４乗（１Ｅ１３〜１Ｅ１４
と記す。以下これに準じる）のＮ型エピタキシャル層３
を形成し、ついでＮ型エピタキシャル層３の表面より不
純物を選択的に導入してＰ型アイソレーション領域５を
形成する。
）に示すようになっている。この従来例をその製造過程
に沿って説明すると、高濃度Ｎ型埋込層２を有するＰ型
半導体基体１上に不純物濃度（立方センチメートル当り
）１０の１３乗から１０の１４乗（１Ｅ１３〜１Ｅ１４
と記す。以下これに準じる）のＮ型エピタキシャル層３
を形成し、ついでＮ型エピタキシャル層３の表面より不
純物を選択的に導入してＰ型アイソレーション領域５を
形成する。
【０００３】次にアイソレーションされたＮ型エピタキ
シャル層３に高濃度Ｎ型コレクタリン領域１１を形成し
、さらに選択拡散法によって高濃度Ｐ型インジェクタ領
域６及び高濃度Ｐ型ベース領域７を同時に形成する。
シャル層３に高濃度Ｎ型コレクタリン領域１１を形成し
、さらに選択拡散法によって高濃度Ｐ型インジェクタ領
域６及び高濃度Ｐ型ベース領域７を同時に形成する。
【０００４】次に高濃度Ｐ型ベース領域７の周囲により
濃度の高い高濃度Ｐ型ガードリング領域９を形成し、そ
の後Ｎ型不純物を拡散し、高濃度Ｐ型ベース領域７上に
高濃度Ｎ型コレクタ領域８を形成し同時に高濃度Ｎ型エ
ミッタ領域１０を高濃度Ｎ型コレクタリン領域１１上に
形成する。
濃度の高い高濃度Ｐ型ガードリング領域９を形成し、そ
の後Ｎ型不純物を拡散し、高濃度Ｐ型ベース領域７上に
高濃度Ｎ型コレクタ領域８を形成し同時に高濃度Ｎ型エ
ミッタ領域１０を高濃度Ｎ型コレクタリン領域１１上に
形成する。
【０００５】最後に、酸化シリコン膜２の開孔部を通じ
て、インジェクタ電極１３，ベース電極１４，コレクタ
電極１５，エミッタ電極１６を形成する。
て、インジェクタ電極１３，ベース電極１４，コレクタ
電極１５，エミッタ電極１６を形成する。
【０００６】又、図２（ｂ）にこの従来例の等価回路図
を示してある。ここで、図２（ａ）の断面図のインジェ
クタ電極１３，エミッタ電極１６，ベース電極１４で図
２（ｂ）のＰＮＰトランジスタＱ１のエミッタ，ベース
，コレクタを形成し、コレクタ電極１５，ベース電極１
４，エミッタ電極１６でＮＰＮトランジスタＱ２のコレ
クタ，ベース，エミッタを形成する。
を示してある。ここで、図２（ａ）の断面図のインジェ
クタ電極１３，エミッタ電極１６，ベース電極１４で図
２（ｂ）のＰＮＰトランジスタＱ１のエミッタ，ベース
，コレクタを形成し、コレクタ電極１５，ベース電極１
４，エミッタ電極１６でＮＰＮトランジスタＱ２のコレ
クタ，ベース，エミッタを形成する。
【０００７】
【発明が解決しようとする課題】上述した従来のＩＩＬ
回路では次の欠点がある。
回路では次の欠点がある。
【０００８】高濃度Ｐ型ベース領域７の表面反転を防ぐ
為、高濃度Ｐ型ガードリング領域９を形成しているが、
それによりＰＮＰトランジスタＱ１のコレクタ濃度が濃
くなり、ＰＮＰトランジスタＱ１のコレクタからベース
への注入効率が増加することによってインジェクタ電極
１３をエミッタ電極１６と同電位にした場合のＮＰＮト
ランジスタＱ２の直流電流増幅率が小さくなるという欠
点がある。
為、高濃度Ｐ型ガードリング領域９を形成しているが、
それによりＰＮＰトランジスタＱ１のコレクタ濃度が濃
くなり、ＰＮＰトランジスタＱ１のコレクタからベース
への注入効率が増加することによってインジェクタ電極
１３をエミッタ電極１６と同電位にした場合のＮＰＮト
ランジスタＱ２の直流電流増幅率が小さくなるという欠
点がある。
【０００９】
【課題を解決するための手段】本発明のＩＩＬ型半導体
装置は、Ｐ型半導体基体上に順次に堆積されたＮ型第１
エピタキシャル層および前記Ｎ型第１エピタキシャル層
より高濃度のＮ型第２エピタキシャル層を有する半導体
基板の前記Ｎ型第２エピタキシャル層に選択的に形成さ
れた横型ＰＮＰトランジスタの高濃度Ｐ型ベース領域と
、前記高濃度Ｐ型ベース領域の周囲に設けられた、前記
高濃度Ｐ型ベース領域より濃度の高い高濃度Ｐ型ガード
リング領域と、前記高濃度Ｐ型ガードリング領域と所定
距離はなれて前記Ｎ型第２エピタキシャル層に選択的に
形成された高濃度Ｐ型インジェクタ領域とを含むＩＩＬ
回路を有するというものである。
装置は、Ｐ型半導体基体上に順次に堆積されたＮ型第１
エピタキシャル層および前記Ｎ型第１エピタキシャル層
より高濃度のＮ型第２エピタキシャル層を有する半導体
基板の前記Ｎ型第２エピタキシャル層に選択的に形成さ
れた横型ＰＮＰトランジスタの高濃度Ｐ型ベース領域と
、前記高濃度Ｐ型ベース領域の周囲に設けられた、前記
高濃度Ｐ型ベース領域より濃度の高い高濃度Ｐ型ガード
リング領域と、前記高濃度Ｐ型ガードリング領域と所定
距離はなれて前記Ｎ型第２エピタキシャル層に選択的に
形成された高濃度Ｐ型インジェクタ領域とを含むＩＩＬ
回路を有するというものである。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１（ａ）は本発明の一実施例におけるＩ
ＩＬ回路の基本構造を示す半導体チップの断面図である
。
ＩＬ回路の基本構造を示す半導体チップの断面図である
。
【００１２】この実施例をその製造工程に沿って説明す
ると、高濃度Ｎ型埋込層２を有するＰ型半導体基体１上
に不純物濃度、立方センチメートル当り１Ｅ１３〜１Ｅ
１４のＮ型第１エピタキシャル層４−１を形成し、つい
でＮ型第１エピタキシャル層より高濃度の不純物濃度、
立方センチメートル当り１Ｅ１５〜１Ｅ１６のＮ型第２
エピタキシャル層４−２を形成する。次にＮ型第２エピ
タキシャル層４−２より不純物を選択的に導入してＰ型
アイソレーション領域５を形成する。
ると、高濃度Ｎ型埋込層２を有するＰ型半導体基体１上
に不純物濃度、立方センチメートル当り１Ｅ１３〜１Ｅ
１４のＮ型第１エピタキシャル層４−１を形成し、つい
でＮ型第１エピタキシャル層より高濃度の不純物濃度、
立方センチメートル当り１Ｅ１５〜１Ｅ１６のＮ型第２
エピタキシャル層４−２を形成する。次にＮ型第２エピ
タキシャル層４−２より不純物を選択的に導入してＰ型
アイソレーション領域５を形成する。
【００１３】次にアイソレーションされたＮ型第２エピ
タキシャル層４−２に高濃度、Ｎ型コレクタリン領域１
１を形成し、さらに選択拡散法によって高濃度Ｐ型イン
ジェクタ領域６及び高濃度Ｐ型ベース領域７を同時に形
成する。
タキシャル層４−２に高濃度、Ｎ型コレクタリン領域１
１を形成し、さらに選択拡散法によって高濃度Ｐ型イン
ジェクタ領域６及び高濃度Ｐ型ベース領域７を同時に形
成する。
【００１４】次に高濃度Ｐ型ベース領域７の周囲に、よ
り濃度の高い高濃度Ｐ型ガードリング領域９を形成し、
その後Ｎ型不純物を拡散し、高濃度Ｐ型ベース領域７上
に高濃度Ｎ型コレクタ領域８を形成し、同時に高濃度Ｎ
型エミッタ領域１０を高濃度Ｎ型コレクタリン領域１１
上に形成する。最後に酸化シリコン膜１２の開口部を通
じて、インジェクタ電極１３，ベース電極１４，コレク
タ電極１５，エミッタ電極１６を形成する。
り濃度の高い高濃度Ｐ型ガードリング領域９を形成し、
その後Ｎ型不純物を拡散し、高濃度Ｐ型ベース領域７上
に高濃度Ｎ型コレクタ領域８を形成し、同時に高濃度Ｎ
型エミッタ領域１０を高濃度Ｎ型コレクタリン領域１１
上に形成する。最後に酸化シリコン膜１２の開口部を通
じて、インジェクタ電極１３，ベース電極１４，コレク
タ電極１５，エミッタ電極１６を形成する。
【００１５】又、図１（ｂ）に図１（ａ）のＩＩＬ回路
の等価回路図を示してある。インジェクタ電極１３，エ
ミッタ電極１６，ベース電極１４でＰＮＰトランジスタ
Ｑ１のエミッタ，ベース，コレクタを形成し、コレクタ
電極１５，ベース電極１４エミッタ電極１６でＮＰＮト
ランジスタＱ２のコレクタ，ベース，エミッタを形成す
る。
の等価回路図を示してある。インジェクタ電極１３，エ
ミッタ電極１６，ベース電極１４でＰＮＰトランジスタ
Ｑ１のエミッタ，ベース，コレクタを形成し、コレクタ
電極１５，ベース電極１４エミッタ電極１６でＮＰＮト
ランジスタＱ２のコレクタ，ベース，エミッタを形成す
る。
【００１６】本実施例でＮ型第２エピタキシャル層の不
純物濃度を濃くする事によって、ＰＮＰトランジスタＱ
１のベース濃度が高くなり、従来例と比較するとインジ
ェクタ電極１３をエミッタ電極１６と同電位にした場合
、ＰＮＰトランジスタＱ１のコレクタからベースへの注
入効率が減少することによってＮＰＮトランジスタＱ２
の直流電流増幅率が大きくなる。
純物濃度を濃くする事によって、ＰＮＰトランジスタＱ
１のベース濃度が高くなり、従来例と比較するとインジ
ェクタ電極１３をエミッタ電極１６と同電位にした場合
、ＰＮＰトランジスタＱ１のコレクタからベースへの注
入効率が減少することによってＮＰＮトランジスタＱ２
の直流電流増幅率が大きくなる。
【００１７】又、Ｎ型第１エピタキシャル層４−１の濃
度を従来例のＮ型エピタキシャル層３と同じにすればＰ
ＮＰトランジスタＱ１の直流電流増幅率は変わらない。
度を従来例のＮ型エピタキシャル層３と同じにすればＰ
ＮＰトランジスタＱ１の直流電流増幅率は変わらない。
【００１８】
【発明の効果】以上説明したように本発明は、Ｎ型第１
エピタキシャル層とその上に設けられた高濃度のＮ型第
２エピタキシャル層を設けＮ型第２エピタキシャル層に
インジェクタ領域やガードリング領域を設けることによ
り、ＩＩＬ回路におけるＰＮＰトランジスタの直流電流
増幅率を変えることなくＮＰＮトランジスタの直流電流
増幅率を増加させることができる。従ってＩＩＬ回路の
性能を改善できる効果がある。
エピタキシャル層とその上に設けられた高濃度のＮ型第
２エピタキシャル層を設けＮ型第２エピタキシャル層に
インジェクタ領域やガードリング領域を設けることによ
り、ＩＩＬ回路におけるＰＮＰトランジスタの直流電流
増幅率を変えることなくＮＰＮトランジスタの直流電流
増幅率を増加させることができる。従ってＩＩＬ回路の
性能を改善できる効果がある。
【図１】本発明の一実施例の説明に使用するための断面
図（ａ）および等価回路図（ｂ）である。
図（ａ）および等価回路図（ｂ）である。
【図２】従来例の説明に使用するための断面図（ａ）お
よび等価回路図（ｂ）である。
よび等価回路図（ｂ）である。
１ Ｐ型半導体基体
２ 高濃度Ｎ型埋込層
３ Ｎ型エピタキシャル層
４−１ Ｎ型第１エピタキシャル層４−２
Ｎ型第２エピタキシャル層５ Ｐ型アイソレー
ション領域 ６ 高濃度Ｐ型インジェクタ領域７ 高濃
度Ｐ型ベース領域 ８ 高濃度Ｎ型コレクタ領域 ９ 高濃度Ｐ型ガードリング領域１０ 高
濃度Ｎ型エミッタ領域 １１ 高濃度Ｎ型コレクタリン領域１２
酸化シリコン膜 １３ インジェクタ電極 １４ ベース電極 １５ コレクタ電極 １６ エミッタ電極 Ｑ１ ＮＰＮトランジスタ Ｑ２ ＰＮＰトランジスタ Ｑ３ ＮＰＮトランジスタ Ｑ４ ＰＮＰトランジスタ
Ｎ型第２エピタキシャル層５ Ｐ型アイソレー
ション領域 ６ 高濃度Ｐ型インジェクタ領域７ 高濃
度Ｐ型ベース領域 ８ 高濃度Ｎ型コレクタ領域 ９ 高濃度Ｐ型ガードリング領域１０ 高
濃度Ｎ型エミッタ領域 １１ 高濃度Ｎ型コレクタリン領域１２
酸化シリコン膜 １３ インジェクタ電極 １４ ベース電極 １５ コレクタ電極 １６ エミッタ電極 Ｑ１ ＮＰＮトランジスタ Ｑ２ ＰＮＰトランジスタ Ｑ３ ＮＰＮトランジスタ Ｑ４ ＰＮＰトランジスタ
Claims (1)
- 【請求項１】 Ｐ型半導体基体上に順次に堆積された
Ｎ型第１エピタキシャル層および前記Ｎ型第１エピタキ
シャル層より高濃度のＮ型第２エピタキシャル層を有す
る半導体基板の前記Ｎ型第２エピタキシャル層に選択的
に形成された横型ＰＮＰトランジスタの高濃度Ｐ型ベー
ス領域と、前記高濃度Ｐ型ベース領域の周囲に設けられ
た、前記高濃度Ｐ型ベース領域より濃度の高い高濃度Ｐ
型ガードリング領域と、前記高濃度Ｐ型ガードリング領
域と所定距離はなれて前記Ｎ型第２エピタキシャル層に
選択的に形成された高濃度Ｐ型インジェクタ領域とを含
むＩＩＬ回路を有することを特徴とするＩＩＬ型半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007373A JP2648027B2 (ja) | 1991-01-25 | 1991-01-25 | Ｉｉｌ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007373A JP2648027B2 (ja) | 1991-01-25 | 1991-01-25 | Ｉｉｌ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04240764A true JPH04240764A (ja) | 1992-08-28 |
| JP2648027B2 JP2648027B2 (ja) | 1997-08-27 |
Family
ID=11664166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007373A Expired - Lifetime JP2648027B2 (ja) | 1991-01-25 | 1991-01-25 | Ｉｉｌ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2648027B2 (ja) |
-
1991
- 1991-01-25 JP JP3007373A patent/JP2648027B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2648027B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPS5811743B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS6133261B2 (ja) | ||
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| GB1224802A (en) | Semiconductor device and a method of manufacturing the same | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPS63140561A (ja) | 半導体集積回路の製造方法 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPS61166170A (ja) | 半導体集積回路 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPS61242061A (ja) | 半導体装置 | |
| JPS6188561A (ja) | トランジスタ | |
| JPH0193168A (ja) | 半導体装置 | |
| JPS63257261A (ja) | 半導体装置の製造方法 | |
| JPH0629470A (ja) | 半導体集積回路 | |
| JPS59138365A (ja) | 半導体装置 | |
| JPH0439787B2 (ja) | ||
| JPS6341062A (ja) | 半導体集積回路 | |
| JPH10135345A (ja) | 半導体集積回路 | |
| JPS6318672A (ja) | バイポ−ラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |