JPH04241032A - システムコール実行装置 - Google Patents
システムコール実行装置Info
- Publication number
- JPH04241032A JPH04241032A JP3007338A JP733891A JPH04241032A JP H04241032 A JPH04241032 A JP H04241032A JP 3007338 A JP3007338 A JP 3007338A JP 733891 A JP733891 A JP 733891A JP H04241032 A JPH04241032 A JP H04241032A
- Authority
- JP
- Japan
- Prior art keywords
- privileged
- processing
- task
- system call
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/323—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for indirect branch instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、分岐処理、システムコ
ール処理や割込み処理時に発生するスタックエリアへの
自動待避処理を一律に行うのではなく、必要なときのみ
実行し、かつ上記処理を特権モードで行うときは特権モ
ードへの移行を実行するシステムコール実行装置に関す
るものである。
ール処理や割込み処理時に発生するスタックエリアへの
自動待避処理を一律に行うのではなく、必要なときのみ
実行し、かつ上記処理を特権モードで行うときは特権モ
ードへの移行を実行するシステムコール実行装置に関す
るものである。
【０００２】
【従来の技術】従来、システム管理に関連するタスクは
システム制御レジスタなどのＣＰＵ状態を決定する動作
を制御しており、ユーザーアプリケーションプログラム
で構成されたユーザータスクの暴走などの要因により上
記レジスタの誤設定やＣＰＵの状態を決定する命令の実
行を回避するため、システム管理を扱うタスクにはハー
ドウェアで保護機能を動作させ、システムの信頼性を向
上させていた。システムタスク上では割込みの受理処理
やタスクスケジュールリング処理やＩＯドライバの起動
が行われるが、マルチバンクで構成されたシステムでは
ユーザータスクを起動後、特権タスクを実行していたバ
ンクでの処理が発生せず、システムコール発生持ちや割
込み発生待ち状態であるシステムも存在している。また
、システムコール発生や割込み発生によってハードウェ
アでは特権タスクを実行するバンクのＣＰＵ演算部の結
果や特権タスクのインストラクションポインタ、あるい
はＣＰＵの状態を決定するレジスタを待避し、バンクの
状態を保存しておいてからシステムコール処理や割込み
処理を実行していた。したがって、上記の待ち状態にあ
るバンクでは待避動作が必要ないにもかかわらず、待避
処理が実行されていた。
システム制御レジスタなどのＣＰＵ状態を決定する動作
を制御しており、ユーザーアプリケーションプログラム
で構成されたユーザータスクの暴走などの要因により上
記レジスタの誤設定やＣＰＵの状態を決定する命令の実
行を回避するため、システム管理を扱うタスクにはハー
ドウェアで保護機能を動作させ、システムの信頼性を向
上させていた。システムタスク上では割込みの受理処理
やタスクスケジュールリング処理やＩＯドライバの起動
が行われるが、マルチバンクで構成されたシステムでは
ユーザータスクを起動後、特権タスクを実行していたバ
ンクでの処理が発生せず、システムコール発生持ちや割
込み発生待ち状態であるシステムも存在している。また
、システムコール発生や割込み発生によってハードウェ
アでは特権タスクを実行するバンクのＣＰＵ演算部の結
果や特権タスクのインストラクションポインタ、あるい
はＣＰＵの状態を決定するレジスタを待避し、バンクの
状態を保存しておいてからシステムコール処理や割込み
処理を実行していた。したがって、上記の待ち状態にあ
るバンクでは待避動作が必要ないにもかかわらず、待避
処理が実行されていた。
【０００３】一方、システムコールの際にハードウェア
で特権モードに自動設定されるシステムコール命令を使
用せず、分岐命令の実行により直接特権プログラムを実
行するものがある。
で特権モードに自動設定されるシステムコール命令を使
用せず、分岐命令の実行により直接特権プログラムを実
行するものがある。
【０００４】
【発明が解決しようとする課題】しかし、上記のような
構成では、通常の分岐命令ではユーザーモード状態のま
まであり、ユーザーモードの状態から特権モード状態に
切り替えは不可能であった。この問題を解決する手段と
して、特権モード状態かユーザーモード状態かを示すフ
ラグをユーザーモードからも変更できたり、特権モード
でのみ実行可能ないわゆる特権命令の実行により特権状
態に移行したりする方法がとられるが、このようなシス
テムでは十分な保護機能を提供できなかった。
構成では、通常の分岐命令ではユーザーモード状態のま
まであり、ユーザーモードの状態から特権モード状態に
切り替えは不可能であった。この問題を解決する手段と
して、特権モード状態かユーザーモード状態かを示すフ
ラグをユーザーモードからも変更できたり、特権モード
でのみ実行可能ないわゆる特権命令の実行により特権状
態に移行したりする方法がとられるが、このようなシス
テムでは十分な保護機能を提供できなかった。
【０００５】本発明は上記従来の問題を解決するもので
、分岐処理、システムコール処理や割込み処理の場合、
それらの処理を実行するバンク上の状態を自動待避する
かどうかをユーザーが任意に指定でき、かつユーザー状
態から特権状態への移行に際して保護機能が働くシステ
ムコール実行装置を提供することを目的とするものであ
る。
、分岐処理、システムコール処理や割込み処理の場合、
それらの処理を実行するバンク上の状態を自動待避する
かどうかをユーザーが任意に指定でき、かつユーザー状
態から特権状態への移行に際して保護機能が働くシステ
ムコール実行装置を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明のシステムコール実行装置は、ベクタアドレス
のテーブルアドレスにより分岐処理、システムコール処
理や割込み処理の実行前にバンク状態を待避するかどう
かを判断し、ベクタアドレス領域へのアクセスは無条件
に特権モードに移行するようにされ、分岐命令によるベ
クタアドレステーブルへの分岐には２重間接アドレスで
のアクセスのみ認め、保護をかけるように構成されてい
る。
に本発明のシステムコール実行装置は、ベクタアドレス
のテーブルアドレスにより分岐処理、システムコール処
理や割込み処理の実行前にバンク状態を待避するかどう
かを判断し、ベクタアドレス領域へのアクセスは無条件
に特権モードに移行するようにされ、分岐命令によるベ
クタアドレステーブルへの分岐には２重間接アドレスで
のアクセスのみ認め、保護をかけるように構成されてい
る。
【０００７】また、本発明のシステムコール装置は、分
岐命令による特定領域への分岐ではバンク状態を待避せ
ず、かつ無条件に特権モードに移行するように構成され
ている。
岐命令による特定領域への分岐ではバンク状態を待避せ
ず、かつ無条件に特権モードに移行するように構成され
ている。
【０００８】さらに、本発明のシステムコール装置は、
フラグにより任意にバンク状態を待避するかを決定でき
るようにし、フラグはユーザーバンク起動時にはリセッ
トされ、ユーザーバンクから特権バンクへの移行の際は
、基本的には待避動作を行なわないように構成されてい
る。
フラグにより任意にバンク状態を待避するかを決定でき
るようにし、フラグはユーザーバンク起動時にはリセッ
トされ、ユーザーバンクから特権バンクへの移行の際は
、基本的には待避動作を行なわないように構成されてい
る。
【０００９】
【作用】この構成により、リアルタイム処理が可能とな
り、システムのスループットを向上することができ、か
つユーザータスクからシステムタスクへの移行に保護機
能を付加することができ、システムの高信頼性を実現で
きる。
り、システムのスループットを向上することができ、か
つユーザータスクからシステムタスクへの移行に保護機
能を付加することができ、システムの高信頼性を実現で
きる。
【００１０】
以下本発明の一実施例を図面に基づいて説明する。
図１は本発明の一実施例のシステムコール実行装置の構
成図であり、アドレステーブルによりスタックへの自動
待避動作をするかどうかを決定し、かつユーザータスク
処理から特権タスク処理に移行したときに特権モードに
切り替える構成を示している。
成図であり、アドレステーブルによりスタックへの自動
待避動作をするかどうかを決定し、かつユーザータスク
処理から特権タスク処理に移行したときに特権モードに
切り替える構成を示している。
【００１１】図１において、分岐命令１は２重間接アド
レッシングの指定が可能であり、１重目の間接アドレッ
シングによりアドレステーブル指定１４が行われ、メモ
リ空間４のアドレステーブル領域６内のアドレスが選択
される。アドレステーブル領域６のデータにはプログラ
ムの開始アドレスが格納されている。分岐命令１は２重
目の間接アドレッシングにより分岐先プログラムに分岐
し、プログラムが開始される。アドレステーブル領域６
には実行するプログラムの開始アドレスが格納されてお
り、アドレステーブル領域６内の一部にはハードウェア
による自動待避処理が一切発生しないアドレステーブル
領域５がある。
レッシングの指定が可能であり、１重目の間接アドレッ
シングによりアドレステーブル指定１４が行われ、メモ
リ空間４のアドレステーブル領域６内のアドレスが選択
される。アドレステーブル領域６のデータにはプログラ
ムの開始アドレスが格納されている。分岐命令１は２重
目の間接アドレッシングにより分岐先プログラムに分岐
し、プログラムが開始される。アドレステーブル領域６
には実行するプログラムの開始アドレスが格納されてお
り、アドレステーブル領域６内の一部にはハードウェア
による自動待避処理が一切発生しないアドレステーブル
領域５がある。
【００１２】アドレステーブル指定１４によりアドレス
テーブル領域６の自動待避処理のないアドレステーブル
領域５が選択されたかどうかは、アドレステーブル領域
判定部７により判定される。アドレステーブル領域判定
部７にはアドレステーブル領域６の上限アドレス１０と
下限アドレス１１、自動待避処理のないアドレステーブ
ル領域５の上限アドレス８と下限アドレス９が入力され
、アドレステーブル指定１４との比較が行われる。分岐
命令１の１重目の間接のアドレス指定がアドレステーブ
ル領域６の上限アドレス１０と下限アドレス１１の間の
アドレスであった場合、アドレステーブル領域判定部７
は特権／ユーザーモード管理部１３に制御信号１５を出
力し、ソフトウェアの介入なしでＣＰＵモード信号１６
を特権モードに切り替える。さらに、アドレステーブル
指定１４が自動待避処理のないアドレステーブル領域５
の上限アドレス８と下限アドレス９のアドレスであった
場合、アドレステーブル領域判定部７はμＲＯＭ１２に
対して制御信号１５を出力し、特権バンク上のプログラ
ム情報のスタックエリアへの自動待避を行わない。
テーブル領域６の自動待避処理のないアドレステーブル
領域５が選択されたかどうかは、アドレステーブル領域
判定部７により判定される。アドレステーブル領域判定
部７にはアドレステーブル領域６の上限アドレス１０と
下限アドレス１１、自動待避処理のないアドレステーブ
ル領域５の上限アドレス８と下限アドレス９が入力され
、アドレステーブル指定１４との比較が行われる。分岐
命令１の１重目の間接のアドレス指定がアドレステーブ
ル領域６の上限アドレス１０と下限アドレス１１の間の
アドレスであった場合、アドレステーブル領域判定部７
は特権／ユーザーモード管理部１３に制御信号１５を出
力し、ソフトウェアの介入なしでＣＰＵモード信号１６
を特権モードに切り替える。さらに、アドレステーブル
指定１４が自動待避処理のないアドレステーブル領域５
の上限アドレス８と下限アドレス９のアドレスであった
場合、アドレステーブル領域判定部７はμＲＯＭ１２に
対して制御信号１５を出力し、特権バンク上のプログラ
ム情報のスタックエリアへの自動待避を行わない。
【００１３】システムコール命令２はユーザータスクか
らシステムタスクをコールする命令であり、アドレステ
ーブル指定子を持ち、アドレステーブル領域６内のアド
レスをベクタアドレスとし、特権プログラムに起動をか
ける。また、割込み３は割込み発生要因によりアドレス
テーブル領域６内のアドレスをベクタアドレスとする。 分岐命令１と同様に、システムコール命令２と割込み３
によりアドレステーブル指定１４がアドレステーブル領
域判定部７に入力され、指定されたアドレステーブル領
域により特権バンク情報が自動待避されるかどうかが判
断され、また、特権モードに自動的に変更される。
らシステムタスクをコールする命令であり、アドレステ
ーブル指定子を持ち、アドレステーブル領域６内のアド
レスをベクタアドレスとし、特権プログラムに起動をか
ける。また、割込み３は割込み発生要因によりアドレス
テーブル領域６内のアドレスをベクタアドレスとする。 分岐命令１と同様に、システムコール命令２と割込み３
によりアドレステーブル指定１４がアドレステーブル領
域判定部７に入力され、指定されたアドレステーブル領
域により特権バンク情報が自動待避されるかどうかが判
断され、また、特権モードに自動的に変更される。
【００１４】アドレステーブルという特定のアドレス領
域の指定と、分岐命令１では２重間接アドレッシングで
ないと正常動作しないこととから、保護機能が働く。ま
た特権モードへの移行にはソフトウェアが介入せず、特
権バンク上のプログラム情報のスタックエリアへの自動
待避処理実行について実行するか否かを選択でき、高速
に処理をすることができる。
域の指定と、分岐命令１では２重間接アドレッシングで
ないと正常動作しないこととから、保護機能が働く。ま
た特権モードへの移行にはソフトウェアが介入せず、特
権バンク上のプログラム情報のスタックエリアへの自動
待避処理実行について実行するか否かを選択でき、高速
に処理をすることができる。
【００１５】図２は本発明の他の実施例のシステムコー
ル実行装置の構成図であり、分岐先アドレスにより特権
モードに切り替えるかどうかを判断する構成を示してい
る。図２において、分岐命令１７はプログラム分岐を実
行する命令であり、分岐アドレスがメモリ領域判定部１
８に入力される。メモリ領域判定部１８にはメモリ空間
１９の特権プログラム領域２０の上限アドレス２１と下
限アドレス２２が入力されており、分岐命令１７の分岐
アドレスが上限アドレス２１と下限アドレス２２の間に
ある特権プグラムへの分岐かどうかが判断される。分岐
命令１７の分岐アドレスが特権プログラム領域２０であ
ればメモリ領域判定部１８は特権モード信号２３を特権
／ユーザーモード管理部２４に出力する。特権／ユーザ
ーモード管理部２４はこれを受けて、ＣＰＵモード信号
２５を発生し、特権モードに自動的に変更される。
ル実行装置の構成図であり、分岐先アドレスにより特権
モードに切り替えるかどうかを判断する構成を示してい
る。図２において、分岐命令１７はプログラム分岐を実
行する命令であり、分岐アドレスがメモリ領域判定部１
８に入力される。メモリ領域判定部１８にはメモリ空間
１９の特権プログラム領域２０の上限アドレス２１と下
限アドレス２２が入力されており、分岐命令１７の分岐
アドレスが上限アドレス２１と下限アドレス２２の間に
ある特権プグラムへの分岐かどうかが判断される。分岐
命令１７の分岐アドレスが特権プログラム領域２０であ
ればメモリ領域判定部１８は特権モード信号２３を特権
／ユーザーモード管理部２４に出力する。特権／ユーザ
ーモード管理部２４はこれを受けて、ＣＰＵモード信号
２５を発生し、特権モードに自動的に変更される。
【００１６】このとき、特定のアドレス領域の指定での
み特権モードに移行することから、保護機能が働く。ま
た特権モードへの移行にはソフトウェアが介入せず、ジ
ャンプ動作をする分岐命令を使用することで待避処理が
発生せず、システムタスクの起動を高速に実行すること
ができる。
み特権モードに移行することから、保護機能が働く。ま
た特権モードへの移行にはソフトウェアが介入せず、ジ
ャンプ動作をする分岐命令を使用することで待避処理が
発生せず、システムタスクの起動を高速に実行すること
ができる。
【００１７】図３は本発明のさらに他の実施例のシステ
ムコール実行装置の構成図であり、フラグにより任意に
バンク状態を待避するかどうかを決定できる構成を示し
ている。
ムコール実行装置の構成図であり、フラグにより任意に
バンク状態を待避するかどうかを決定できる構成を示し
ている。
【００１８】図３において、レジスタファイル群３０は
ユーザーバンクと特権バンクを含む複数のバンクａ、ｂ
、ｃ〜ｎから成り、タスクがどのバンクを使用するかは
、バンク管理部２９が選択する。起動時、システムタス
クが実行されると、バンク管理部２９は特権バンク実行
中を示す信号３６を出力する。スタックエリアにバンク
状態を待避するかどうかを示すスタック自動待避フラグ
３１は初期状態“１”で自動待避するようにセットされ
ており、特権バンク実行中を示す信号３６とともにＡＮ
Ｄ回路３５に入力されている。ＡＮＤ回路３５の出力は
μＲＯＭ３７に入力されており、ＡＮＤ回路３５の出力
が“１”のとき自動待避が実行される。
ユーザーバンクと特権バンクを含む複数のバンクａ、ｂ
、ｃ〜ｎから成り、タスクがどのバンクを使用するかは
、バンク管理部２９が選択する。起動時、システムタス
クが実行されると、バンク管理部２９は特権バンク実行
中を示す信号３６を出力する。スタックエリアにバンク
状態を待避するかどうかを示すスタック自動待避フラグ
３１は初期状態“１”で自動待避するようにセットされ
ており、特権バンク実行中を示す信号３６とともにＡＮ
Ｄ回路３５に入力されている。ＡＮＤ回路３５の出力は
μＲＯＭ３７に入力されており、ＡＮＤ回路３５の出力
が“１”のとき自動待避が実行される。
【００１９】スタック自動待避フラグ３１の設定はプロ
グラムや端子による設定３４により可能であり、任意の
状態に設定できるが、システムタスクからユーザータス
クへ移行し、特権バンクからユーザーバンクへバンク切
り替えが起こったときのユーザータスク起動信号３３が
入力されるインバータ回路３２により常にリセットされ
る。したがって、分岐処理２６、システムコール処理２
７や割込み処理２８によりユーザーバンクから特権バン
クに起動がかかってもＡＮＤ回路３５の出力は“０”と
なり、特権バンクへの移行では特権バンクの内容の自動
待避処理は行われない。
グラムや端子による設定３４により可能であり、任意の
状態に設定できるが、システムタスクからユーザータス
クへ移行し、特権バンクからユーザーバンクへバンク切
り替えが起こったときのユーザータスク起動信号３３が
入力されるインバータ回路３２により常にリセットされ
る。したがって、分岐処理２６、システムコール処理２
７や割込み処理２８によりユーザーバンクから特権バン
クに起動がかかってもＡＮＤ回路３５の出力は“０”と
なり、特権バンクへの移行では特権バンクの内容の自動
待避処理は行われない。
【００２０】このように、スタック自動待避フラグ３１
はユーザーバンク起動時にリセットされ、ユーザーバン
クから特権バンクへの移行の際、基本的に待避動作を行
なわないので、特権タスクの処理開始までのオーバーヘ
ッドを少なくすることができ、リアルタイムシステムを
実現することができる。
はユーザーバンク起動時にリセットされ、ユーザーバン
クから特権バンクへの移行の際、基本的に待避動作を行
なわないので、特権タスクの処理開始までのオーバーヘ
ッドを少なくすることができ、リアルタイムシステムを
実現することができる。
【００２１】
【発明の効果】以上のように本発明によれば、特権モー
ドへの移行にはソフトウェアが介入せず、特権バンク上
のプログラム情報のスタックエリアへの自動待避処理実
行について実行するか否かを選択できて、リアルタイム
処理が可能となり、システムのスループットを向上する
ことができる。また、ユーザータスクからシステムタス
クへの移行に保護機能を付加することができ、ユーザー
タスクによるシステム環境の破壊を回避でき、システム
の高信頼性を実現できる。
ドへの移行にはソフトウェアが介入せず、特権バンク上
のプログラム情報のスタックエリアへの自動待避処理実
行について実行するか否かを選択できて、リアルタイム
処理が可能となり、システムのスループットを向上する
ことができる。また、ユーザータスクからシステムタス
クへの移行に保護機能を付加することができ、ユーザー
タスクによるシステム環境の破壊を回避でき、システム
の高信頼性を実現できる。
【図１】本発明の一実施例の、アドレステーブルにより
スタックへの自動待避動作をするかどうかを決定し、か
つユーザータスク処理から特権タスク処理に移行したと
きに特権モードに切り替えるシステムコール実行装置を
示す構成図である。
スタックへの自動待避動作をするかどうかを決定し、か
つユーザータスク処理から特権タスク処理に移行したと
きに特権モードに切り替えるシステムコール実行装置を
示す構成図である。
【図２】本発明の他の実施例の、分岐先アドレスにより
特権モードに切り替えるかどうかを判断するシステムコ
ール実行装置を示す構成図である。
特権モードに切り替えるかどうかを判断するシステムコ
ール実行装置を示す構成図である。
【図３】本発明のさらに他の実施例の、フラグにより任
意にバンク状態を待避するかどうかを決定できるシステ
ムコール実行装置を示す構成図である。
意にバンク状態を待避するかどうかを決定できるシステ
ムコール実行装置を示す構成図である。
１，１７ 分岐命令
２ システムコール命令３
割込み ４，１９ メモリ空間 ５ 自動待避処理のないアドレステーブ
ル領域６ アドレステーブル領域７，１
８ アドレステーブル領域判定部８，９
自動待避処理のないアドレステーブル領域の上限アドレ
スと下限アドレス １０，１１ アドレステーブル領域の上限アドレ
スと下限アドレス １２，３７ μＲＯＭ １３，２４ 特権／ユーザーモード管理部１４
アドレステーブル指定１５
制御信号 １６，２５ ＣＰＵモード信号 ２０ 特権プログラム領域２１，２２
特権プログラム領域の上限アドレスと下限アドレ
ス ２３ 特権モード ２６ 分岐処理 ２７ システムコール ２８ 割込み処理 ２９ バンク管理部 ３０ レジスタファイル群３１
スタック自動待避フラグ３２
インバータ回路 ３３ ユーザータスク起動信号３４
プログラム、端子による設定３５
ＡＮＤ回路
割込み ４，１９ メモリ空間 ５ 自動待避処理のないアドレステーブ
ル領域６ アドレステーブル領域７，１
８ アドレステーブル領域判定部８，９
自動待避処理のないアドレステーブル領域の上限アドレ
スと下限アドレス １０，１１ アドレステーブル領域の上限アドレ
スと下限アドレス １２，３７ μＲＯＭ １３，２４ 特権／ユーザーモード管理部１４
アドレステーブル指定１５
制御信号 １６，２５ ＣＰＵモード信号 ２０ 特権プログラム領域２１，２２
特権プログラム領域の上限アドレスと下限アドレ
ス ２３ 特権モード ２６ 分岐処理 ２７ システムコール ２８ 割込み処理 ２９ バンク管理部 ３０ レジスタファイル群３１
スタック自動待避フラグ３２
インバータ回路 ３３ ユーザータスク起動信号３４
プログラム、端子による設定３５
ＡＮＤ回路
Claims (3)
- 【請求項１】 システム管理を行う特権タスクとユー
ザータスクからタスクが構成され、かつユーザータスク
処理から特権タスク処理に移行する場合、特権タスクが
使用していたＣＰＵモード（演算結果フラグ）とインス
トラクションポインタとメモリエリアあるいはレジスタ
エリア内のデータ待避をするか、もしくは前記データ待
避を全く行わないで特権タスクに制御を移行するかを切
り替え可能に構成され、さらに、ユーザータスク上での
システムコール発行時に、このシステムコール発行がシ
ステムコールオペコードと特権バンクの実行インストラ
クションの開始アドレスが格納されているアドレステー
ブルの値で構成されるシステムコール命令を実行するこ
とによりシステムコール処理をする第１の手段と、ユー
ザータスク上での分岐命令の実行時に、この分岐命令が
分岐命令オペコードと特権バンクの実行インストラクシ
ョンの開始アドレスが格納されているアドレステーブル
を指定することにより、間接的に前記インストラクショ
ンの開始アドレスを指定可能な２重間接アドレスで構成
される分岐命令を実行することにより分岐処理をする第
２の手段と、割込みの実行時に、割込み処理要因毎に指
定される割込み処理開始アドレスが格納されているアド
レステーブルにより割込み処理をする第３の手段とを備
え、前記３つの手段のいずれかによる実行時に、特権タ
スクへの移行と、待避処理を行うかどうかをアドレステ
ーブル自身のアドレスにより判断し、かつユーザータス
ク処理から特権タスク処理に移行したときにソフトウェ
アの介入なしでＣＰＵを特権モードに切り替える手段を
備えたことを特徴とするシステムコール実行装置。 - 【請求項２】 システム管理を行う特権タスクとユー
ザータスクからタスクが構成され、かつ分岐命令オペコ
ードと特権バンクの実行インストラクションの開始アド
レスから成る分岐命令の実行により、ユーザータスク処
理から特権タスク処理への移行をユーザータスク上での
分岐命令の実行で切り替え可能に構成され、さらに特権
タスク処理に移行したときにソフトウェアの介入なしで
ＣＰＵを特権モードに切り替える手段を備えたことを特
徴とするシステムコール実行装置。 - 【請求項３】 マルチレジスタファイル構成において
、分岐処理、システムコール処理あるいは割込み時に、
前記処理の実行前にＣＰＵモード（演算結果フラグ）と
インストラクションポインタとメモリエリアあるいはレ
ジスタエリア内のデータ待避をするか、もしくは前記デ
ータ待避を全く行なわないで前記処理を実行するかをフ
ラグにより設定可能に構成され、プログラム、外部端子
によりフラグの設定を可能とし、特権バンクからユーザ
ーバンクの切り替え時には、フラグをリセットし、シス
テムコール命令でのユーザーバンクから特権バンクへの
移行時には基本的に前記待避処理を行わない手段を備え
たことを特徴とするシステムコール実行装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007338A JP2677458B2 (ja) | 1991-01-25 | 1991-01-25 | システムコール実行装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007338A JP2677458B2 (ja) | 1991-01-25 | 1991-01-25 | システムコール実行装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241032A true JPH04241032A (ja) | 1992-08-28 |
| JP2677458B2 JP2677458B2 (ja) | 1997-11-17 |
Family
ID=11663160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007338A Expired - Fee Related JP2677458B2 (ja) | 1991-01-25 | 1991-01-25 | システムコール実行装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677458B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06266624A (ja) * | 1992-09-21 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | メモリの保護装置及びアドレスの発生方法 |
| JP2004005679A (ja) * | 2002-05-29 | 2004-01-08 | Samsung Electronics Co Ltd | コンピュータシステム、メモリ構造、および、プログラムを実行する方法 |
| JP2006106956A (ja) * | 2004-10-01 | 2006-04-20 | Fujitsu Ltd | ソフトウェアの改竄検出装置及び改竄検出方法 |
| JP2008269597A (ja) * | 2008-04-09 | 2008-11-06 | Net Kuriasu Systems Kk | タスク処理装置 |
| JP2011048851A (ja) * | 2010-10-29 | 2011-03-10 | Fujitsu Ltd | ソフトウェアの改竄検出装置及び改竄検出方法 |
| JP2011048850A (ja) * | 2010-10-29 | 2011-03-10 | Fujitsu Ltd | ソフトウェアの改竄防止装置及び改竄防止方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118727A (ja) * | 1988-10-27 | 1990-05-07 | Kobe Nippon Denki Software Kk | システムサブルーチン呼出し方式 |
| JPH02272640A (ja) * | 1989-04-14 | 1990-11-07 | Nec Corp | タスク切り替え方式 |
-
1991
- 1991-01-25 JP JP3007338A patent/JP2677458B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118727A (ja) * | 1988-10-27 | 1990-05-07 | Kobe Nippon Denki Software Kk | システムサブルーチン呼出し方式 |
| JPH02272640A (ja) * | 1989-04-14 | 1990-11-07 | Nec Corp | タスク切り替え方式 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06266624A (ja) * | 1992-09-21 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | メモリの保護装置及びアドレスの発生方法 |
| JP2004005679A (ja) * | 2002-05-29 | 2004-01-08 | Samsung Electronics Co Ltd | コンピュータシステム、メモリ構造、および、プログラムを実行する方法 |
| JP2006106956A (ja) * | 2004-10-01 | 2006-04-20 | Fujitsu Ltd | ソフトウェアの改竄検出装置及び改竄検出方法 |
| JP2008269597A (ja) * | 2008-04-09 | 2008-11-06 | Net Kuriasu Systems Kk | タスク処理装置 |
| JP2011048851A (ja) * | 2010-10-29 | 2011-03-10 | Fujitsu Ltd | ソフトウェアの改竄検出装置及び改竄検出方法 |
| JP2011048850A (ja) * | 2010-10-29 | 2011-03-10 | Fujitsu Ltd | ソフトウェアの改竄防止装置及び改竄防止方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2677458B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| US5161226A (en) | Microprocessor inverse processor state usage | |
| US5386563A (en) | Register substitution during exception processing | |
| US9727343B2 (en) | Apparatus and method for handling exception events | |
| EP0538817A2 (en) | High-speed processor capable of handling multiple interrupts | |
| JP3699806B2 (ja) | 割込みコントローラ及び制御システム | |
| US6088787A (en) | Enhanced program counter stack for multi-tasking central processing unit | |
| US7882293B2 (en) | Interrupt masking control | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JP2004157636A (ja) | データ処理装置 | |
| JP2001005676A (ja) | 割り込み処理装置 | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JP2723847B2 (ja) | マイクロプロセッサ | |
| JP3659048B2 (ja) | オペレーティングシステム及び計算機 | |
| JP3539984B2 (ja) | プロセッサ | |
| JP3956305B2 (ja) | 不揮発性半導体記憶装置およびデータ処理装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| CA2233435C (en) | Enhanced program counter stack for multi-tasking central processing unit | |
| JPS6365528A (ja) | コ・プロセツサ | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| EP1104899A2 (en) | Data processing apparatus and method of controlling the same | |
| JPH02133833A (ja) | インサーキツトエミユレータ制御装置 | |
| JPH0259933A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |