JPH04245357A - Data transfer system - Google Patents

Data transfer system

Info

Publication number
JPH04245357A
JPH04245357A JP3010572A JP1057291A JPH04245357A JP H04245357 A JPH04245357 A JP H04245357A JP 3010572 A JP3010572 A JP 3010572A JP 1057291 A JP1057291 A JP 1057291A JP H04245357 A JPH04245357 A JP H04245357A
Authority
JP
Japan
Prior art keywords
memory
communication control
data
control device
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3010572A
Other languages
Japanese (ja)
Inventor
Tetsuhiko Hirata
哲彦 平田
Tatsuya Yokoyama
達也 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3010572A priority Critical patent/JPH04245357A/en
Publication of JPH04245357A publication Critical patent/JPH04245357A/en
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は情報通信ネットワークに
おける計算機間データ転送の高効率化方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for increasing the efficiency of data transfer between computers in an information communication network.

【0002】0002

【従来の技術】データ送受信時には計算機と通信制御装
置間でデータコピーが発生するため、通信制御装置にD
MA機能を持ち、上位計算機との間のデータ転送を行う
などの方法が従来からとられてきた。しかしながら、上
位計算機主メモリのバッファ管理による主プロセッサの
負荷がシステム全体のスループットに与える影響も大き
く、高速化を阻害する要因になるとしてその改善を図っ
たのがNTT研究実用化報告第38巻第3号(1989
)pp.249−257に記載のデータバッファ管理機
能である。これは、通信制御装置側でDMA転送機能の
他、上位計算機主メモリのデータバッファ管理機能を担
うことで、上位システムがデータ送信の設定、データ受
信の受付、バッファの補充・還元の要求受付等を除くバ
ッファ管理処理から解放されるというものである。
[Prior Art] When transmitting and receiving data, data is copied between a computer and a communication control device, so the communication control device
Conventionally, methods such as having an MA function and transferring data with a host computer have been used. However, the load on the main processor due to buffer management in the main memory of the upper computer has a large impact on the overall system throughput, and NTT Research Practical Application Report Vol. No. 3 (1989
)pp. This is the data buffer management function described in No. 249-257. In addition to the DMA transfer function, the communication control device also handles the data buffer management function of the main memory of the host computer, allowing the host system to set data transmission, accept data reception, and accept requests for buffer replenishment and return. This means that the user is freed from buffer management processing except for .

【0003】0003

【発明が解決しようとする課題】上記公知例による技術
は、計算機と通信制御装置の間で行われるデータコピー
の際の上位計算機内主メモリ内データバッファ管理の負
荷を通信制御装置側に分散することにより主プロセッサ
の負荷を軽減し、全体としてのデータ転送性能向上をね
らったものである。しかしながら同技術は、計算機─通
信制御装置間データコピー時のバッファ管理の負荷を分
散させたに留まり、計算機─通信制御装置間で冗長なデ
ータコピーが発生すること自体が性能の最大ネックにな
っている点についてはまったく配慮がされていないとい
う問題があった。従来からの冗長なデータ転送手段とは
以下の如きものである。
[Problem to be Solved by the Invention] The technique according to the above-mentioned known example distributes the load of managing data buffers in the main memory of a host computer to the communication control device when data is copied between a computer and a communication control device. This aims to reduce the load on the main processor and improve overall data transfer performance. However, this technology only distributes the load of buffer management when copying data between a computer and a communication control device, and the occurrence of redundant data copying between a computer and a communication control device itself becomes the biggest bottleneck in performance. The problem was that no consideration was given to the fact that Conventional redundant data transfer means are as follows.

【0004】例えばファイル転送の依頼を受け付けた側
の計算機では、ファイルが格納してあるディスクからフ
ァイルをいったん主メモリへと読み出す。主メモリへと
読み出したファイルを通信制御装置のメモリへコピーし
、相手側へと送出する。ファイルを受信する側では通信
制御装置上のメモリにデータを受信し、いったん主メモ
リへと格納した後そこからディスクへと格納する。送信
/受信いずれの側でも通信制御装置のメモリとディスク
の間で直接データのやり取りができない。これはディス
クに限らず、全てのI/O(プリンタ,ビデオ等)につ
いて同様である。I/Oと通信制御装置間で直接データ
のやり取りができないということは、計算機間データ転
送性能、特にレスポンスに悪影響がある。
[0004] For example, a computer that receives a file transfer request temporarily reads the file from the disk where the file is stored into the main memory. Copy the file read into the main memory to the memory of the communication control device and send it to the other party. On the file receiving side, the data is received in the memory on the communication control device, stored in the main memory, and then stored on the disk from there. Data cannot be exchanged directly between the memory of the communication control device and the disk on either the sending or receiving side. This applies not only to disks but also to all I/Os (printers, videos, etc.). The fact that data cannot be exchanged directly between the I/O and the communication control device has an adverse effect on data transfer performance between computers, particularly on response.

【0005】本発明の目的は、上記課題を解決し、高効
率な計算機のデータ転送方式を提供することにある。
An object of the present invention is to solve the above problems and provide a highly efficient computer data transfer system.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、通信制御装置上の共有メモリを主プロセッサのメモ
リマップ上でI/O空間ではなく、システム空間に割り
付けたものである。
[Means for Solving the Problems] In order to achieve the above object, the shared memory on the communication control device is allocated to the system space rather than the I/O space on the memory map of the main processor.

【0007】また主メモリと通信制御装置の位置付けを
等しくするために、通常はI/O用のシステムバスに接
続される通信制御装置を高速のメモリバス上に接続した
ものである。
Furthermore, in order to equalize the positioning of the main memory and the communication control device, the communication control device, which is normally connected to the I/O system bus, is connected on a high-speed memory bus.

【0008】さらに通信制御装置上の共有メモリの容量
を大きくし、主メモリを兼ねることができるようにした
ものである。
Furthermore, the capacity of the shared memory on the communication control device is increased so that it can also serve as the main memory.

【0009】[0009]

【作用】上位計算機の主プロセッサは、通信制御装置上
の共有メモリを主メモリと同じように扱うことができる
ようになるため、I/O上のデータをネットワークに送
出する際の主メモリへのデータ一時格納及び主メモリ─
共有メモリ間のデータコピーを省き、I/Oから直接通
信制御装置にデータを転送することができる。ネットワ
ークからデータを受信した場合にも、主メモリを経由す
ることなくディスクへ格納、あるいは計算機ディスプレ
イに表示等ができるようになる。
[Effect] The main processor of the host computer can now treat the shared memory on the communication control unit in the same way as main memory, so when sending I/O data to the network, the main memory is Data temporary storage and main memory─
Data can be transferred directly from I/O to the communication control device without copying data between shared memories. Even when data is received from the network, it can be stored on a disk or displayed on a computer display without going through the main memory.

【0010】0010

【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0011】〔実施例1〕図1は、本発明に係る情報通
信ネットワークシステムの一例を示す構成図である。こ
のシステムは複数の計算機(101A〜101C)を含
み、各計算機はそれぞれ通信制御装置(102A〜10
2C)を介してネットワーク103に接続されている。
[Embodiment 1] FIG. 1 is a configuration diagram showing an example of an information communication network system according to the present invention. This system includes multiple computers (101A to 101C), and each computer has a communication control device (102A to 101C).
2C) to the network 103.

【0012】図2は、従来の計算機のハードウェア構成
の一例を示したものである。計算機は、主プロセッサ2
01や主メモリ202とそれらを接続するメモリバス2
03,通信制御装置102やI/O206が接続される
システムバス205、及びメモリバスとシステムバスの
間で調停を行うバスコントローラ(BUSC)204か
ら成る。計算機の内部バスはメモリバス203とシステ
ムバス205に分かれ、メモリバス203は主プロセッ
サ201が高速に命令を実行するためのプロセッサクロ
ックに同期したバスであり、システムバス205は、各
種I/Oの接続用にプロセッサの種類及びクロックの変
更に影響を受けないバスである。
FIG. 2 shows an example of the hardware configuration of a conventional computer. The computer is the main processor 2
01 and main memory 202, and a memory bus 2 that connects them.
03, a system bus 205 to which the communication control device 102 and I/O 206 are connected, and a bus controller (BUSC) 204 that arbitrates between the memory bus and the system bus. The internal bus of the computer is divided into a memory bus 203 and a system bus 205. The memory bus 203 is a bus synchronized with the processor clock for the main processor 201 to execute instructions at high speed, and the system bus 205 is a bus for various I/Os. It is a bus that is unaffected by changes in processor type and clock for connection.

【0013】従来、通信制御装置102は、他のI/O
装置206と同様にシステムバスに接続されネットワー
ク103とのデータ送受信を制御していた。従って、ネ
ットワーク103からデータを受信し、I/O装置20
6の一つであるディスプレイに表示するような場合、通
信制御装置102上の受信バッファメモリから主メモリ
202へいったんデータを転送し、そこから再びシステ
ムバス205上のディスプレイメモリへとデータを転送
するという手順をとっていた。これは主プロセッサ20
1のメモリマップが図3に示すような形態をとっている
ためである。
[0013] Conventionally, the communication control device 102
Like the device 206, it was connected to the system bus and controlled data transmission and reception with the network 103. Therefore, data is received from the network 103 and the I/O device 20
In the case of displaying data on a display, which is one of 6, the data is transferred from the reception buffer memory on the communication control device 102 to the main memory 202, and from there again to the display memory on the system bus 205. The procedure was as follows. This is the main processor 20
This is because the memory map of No. 1 has a form as shown in FIG.

【0014】図3は主プロセッサのメモリマップの概略
を示したものである。メモリバス上の主メモリはユーザ
/システム空間に割り付けられ、通信制御装置その他の
I/OメモリはI/O空間に割り付けられている。
FIG. 3 schematically shows the memory map of the main processor. The main memory on the memory bus is allocated to the user/system space, and the I/O memory of the communication control unit and others is allocated to the I/O space.

【0015】本発明の特徴は、このI/O空間に割り付
けられた通信制御装置メモリを主メモリ同様ユーザ/シ
ステム空間に割り付け、ネットワークを介して入出力す
るデータをI/Oへ転送する場合に、従来のように主メ
モリへいったんコピーしてから更にコピーするといった
性能上のデメリットを省いたことにある。この特徴を実
現するために、ハードウェア構成を図4に示すようにす
る。図4では、従来はシステムバス205に接続されて
いた通信制御装置102をメモリバス203に接続した
。これにより通信制御装置102上の共有メモリを主メ
モリ202と同様の位置付けとする。
A feature of the present invention is that the communication control device memory allocated to this I/O space is allocated to the user/system space like the main memory, and when data to be input/output via the network is transferred to the I/O. , it eliminates the performance disadvantage of copying once to main memory and then copying again as in the past. In order to realize this feature, the hardware configuration is shown in FIG. In FIG. 4, the communication control device 102, which was conventionally connected to the system bus 205, is connected to the memory bus 203. This places the shared memory on the communication control device 102 in the same position as the main memory 202.

【0016】図5は、このような通信制御装置102の
機能ブロックについて示したものである。通信制御装置
102は、上位計算機とのインタフェースを司る上位計
算機インタフェース部501、通信制御処理を実行する
プロセッサ502、計算機の主プロセッサ及びプロセッ
サ502の双方からアクセス可能な共有メモリ503,
ネットワーク103とのデータ入出力を制御する回線制
御部504から成る。共有メモリ504は、計算機の主
メモリと同様の扱いをうける。
FIG. 5 shows functional blocks of such a communication control device 102. The communication control device 102 includes a host computer interface unit 501 that controls the interface with the host computer, a processor 502 that executes communication control processing, a shared memory 503 that is accessible from both the main processor of the computer and the processor 502,
It consists of a line control unit 504 that controls data input/output with the network 103. The shared memory 504 is treated similarly to the main memory of a computer.

【0017】本実施例によれば、通信制御装置上の共有
メモリを計算機の主メモリと同様に扱うため、通信制御
装置とI/O装置との間でネットワークからの/への入
出力データを主メモリを介さず直接やり取りすることが
できるため、計算機間データ転送の高効率化を図ること
ができる。
According to this embodiment, since the shared memory on the communication control device is handled in the same way as the main memory of a computer, input/output data from/to the network is transferred between the communication control device and the I/O device. Since data can be exchanged directly without going through the main memory, it is possible to improve the efficiency of data transfer between computers.

【0018】〔実施例1の変形1〕実施例1のハードウ
ェア構成は図4、図5に示したようなものであるが、図
5の共有メモリ部分の容量を大きくし、従来の主メモリ
や主プロセッサが揃っているところへ通信制御装置を後
から加えるというやり方ではなく、通信制御装置は計算
機に必須で、図6のようにその共有メモリを主メモリと
みなすようにする。本実施例は実施例1の一つの変形で
あるが、計算機にとってネットワーク接続が必須になり
、メモリチップの容量が確実に増えていることを考えれ
ば有効であり、実施例1と同様高効率な計算機間データ
転送を得ることができる。
[Modification 1 of Embodiment 1] The hardware configuration of Embodiment 1 is as shown in FIGS. 4 and 5, but the capacity of the shared memory portion in FIG. 5 is increased, and the conventional main memory is Rather than adding a communication control device later to a computer that already has a computer or main processor, the communication control device is essential to the computer, and its shared memory is considered to be the main memory, as shown in FIG. Although this embodiment is a modification of the first embodiment, it is effective considering that network connections have become essential for computers and the capacity of memory chips is steadily increasing. Data transfer between computers can be obtained.

【0019】[0019]

【発明の効果】本発明による計算機間のデータ転送は、
以上説明したような方式で実行するので以下に記載され
るような効果を奏する。
[Effect of the invention] Data transfer between computers according to the present invention is
Since it is executed in the manner described above, the effects described below are produced.

【0020】上位計算機の主プロセッサからみて通信制
御装置上の共有メモリを主メモリと同様に扱うことがで
きるため、I/O上のデータをネットワークに送出する
際のI/Oから主メモリシステム空間へのデータ一時格
納および主メモリ─共有メモリ間のデータムーブといっ
た二回のデータムーブの代わりにI/Oから共有メモリ
へ直接データをムーブすることができる。逆にネットワ
ークからデータを受信した場合にも主メモリを経由する
ことなくディスクへ格納、あるいは計算機ディスプレイ
へ表示等、I/Oにデータを転送することができる。
From the perspective of the main processor of the host computer, the shared memory on the communication control device can be treated in the same way as main memory, so when data on I/O is sent to the network, the main memory system space from I/O is Data can be moved directly from the I/O to the shared memory instead of two data moves, such as temporarily storing the data in the main memory and moving the data between the main memory and the shared memory. Conversely, even when data is received from the network, it is possible to transfer the data to I/O, such as storing it on a disk or displaying it on a computer display, without passing through the main memory.

【0021】以上の具体的効果により、計算機に高効率
なデータ転送を提供することができる。
[0021] Due to the above-mentioned specific effects, highly efficient data transfer can be provided to a computer.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】情報通信ネットワークシステムの構成例である
。
FIG. 1 is a configuration example of an information communication network system.

【図2】従来計算機ハードウェアの構成例である。FIG. 2 is an example of the configuration of conventional computer hardware.

【図3】メモリマップの説明図である。FIG. 3 is an explanatory diagram of a memory map.

【図4】データ転送方式を適用する計算機ハードウェア
の構成例である。
FIG. 4 is a configuration example of computer hardware to which the data transfer method is applied.

【図5】通信制御装置の機能ブロックである。FIG. 5 is a functional block diagram of a communication control device.

【図6】データ転送方式を適用する計算機ハードウェア
構成の変形例である。
FIG. 6 is a modification of the computer hardware configuration to which the data transfer method is applied.

【符号の説明】[Explanation of symbols]

101…計算機、102…通信制御装置、103…ネッ
トワーク、201…主プロセッサ、202…主メモリ、
203…メモリバス、204…バスコントローラ(BU
SC)、205…システムバス、206…I/O装置、
501…上位インタフェース部、502…プロセッサ、
503…共有メモリ、504…回線制御部、601…通
信制御装置兼主メモリ。
101... Computer, 102... Communication control device, 103... Network, 201... Main processor, 202... Main memory,
203...Memory bus, 204...Bus controller (BU
SC), 205...system bus, 206...I/O device,
501...Upper interface unit, 502...Processor,
503...Shared memory, 504...Line control unit, 601...Communication control device and main memory.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】主プロセッサや主メモリ、各種I/Oが接
続されている計算機内部バスに通信制御装置が接続され
ているハードウェア構成の計算機において、通信制御装
置上の共有メモリを主メモリと同様にシステム空間上に
割り付けることにより、ネットワークを介してのデータ
転送の際に、通信制御装置上の共有メモリと他のI/O
との間でデータをシステム空間にいったん格納するメモ
リ間データコピーを行なうことなく、データ転送するよ
うにしたことを特徴とするデータ転送方式。
Claim 1: In a computer with a hardware configuration in which a communication control device is connected to a computer internal bus to which a main processor, main memory, and various I/Os are connected, the shared memory on the communication control device is used as the main memory. Similarly, by allocating it on the system space, when transferring data via the network, the shared memory on the communication control unit and other I/O
A data transfer method characterized in that data is transferred between memory without performing memory-to-memory data copy that temporarily stores data in system space.
【請求項2】前記計算機のハードウェア構成が多段の計
算機バスをもち、主プロセッサ、主メモリ間連絡専用の
高速メモリバスやI/O用のシステムバスに分かれてい
る場合に、通信制御装置を上記高速メモリバスに接続す
ることを特徴とする請求項1に記載のデータ転送方式。
2. When the hardware configuration of the computer has a multi-stage computer bus and is divided into a high-speed memory bus dedicated to communication between the main processor and main memory, and a system bus for I/O, a communication control device is provided. The data transfer method according to claim 1, wherein the data transfer method is connected to the high-speed memory bus.
【請求項3】前記計算機のハードウェア構成において、
通信制御装置上の共有メモリ容量と主メモリを一体化し
たことを特徴とする請求項1に記載のデータ転送方式。
3. In the hardware configuration of the computer,
2. The data transfer system according to claim 1, wherein the shared memory capacity on the communication control device and the main memory are integrated.
JP3010572A 1991-01-31 1991-01-31 Data transfer system Pending JPH04245357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3010572A JPH04245357A (en) 1991-01-31 1991-01-31 Data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3010572A JPH04245357A (en) 1991-01-31 1991-01-31 Data transfer system

Publications (1)

Publication Number Publication Date
JPH04245357A true JPH04245357A (en) 1992-09-01

Family

ID=11753953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3010572A Pending JPH04245357A (en) 1991-01-31 1991-01-31 Data transfer system

Country Status (1)

Country Link
JP (1) JPH04245357A (en)

Similar Documents

Publication Publication Date Title
CN110262754B (en) NVMe and RDMA-oriented distributed storage system and lightweight synchronous communication method
JPH02289017A (en) Method of data transfer in computer system
WO2024217333A1 (en) Io access method and apparatus based on block storage, and electronic device and medium
US20040243687A1 (en) Inter-processor communication method using a disk cache in a network storage system
CN113296899A (en) Transaction master machine, transaction slave machine and transaction processing method based on distributed system
US7409486B2 (en) Storage system, and storage control method
JPH08106443A (en) Data processing system and parallel computer
JP3499938B2 (en) A system for sharing I/O devices among systems with different protocols
US6681260B1 (en) Data transfer method in function expansion system
JPH01191234A (en) Communication system between virtual computers
JPH02236613A (en) Disk sharing system
JPS62286137A (en) Decentralized file processing system
JP2570972B2 (en) File access method
JPS63168761A (en) Parallel processing system constituting system
JPH04215120A (en) File system
JPS6347853A (en) Remote file accessing system
JPH05314061A (en) Bus interface control system
JP2642087B2 (en) Data transfer processing mechanism between main storage devices
JPS6194167A (en) Peripheral controller
JPS61173355A (en) Disk cash installing system
JPH0375895B2 (en)
JPH05265969A (en) Communication method between CPU and service processor
JPH0589060A (en) Data base input output processing system
Smith Implementing a transputer SCSI interface
JPS6368960A (en) Sequential access controller for shared storage medium