JPH04245638A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH04245638A JPH04245638A JP2926891A JP2926891A JPH04245638A JP H04245638 A JPH04245638 A JP H04245638A JP 2926891 A JP2926891 A JP 2926891A JP 2926891 A JP2926891 A JP 2926891A JP H04245638 A JPH04245638 A JP H04245638A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- insulating film
- forming
- aluminum film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体装置、特に半導体
集積回路における配線を形成する方法に関するものであ
り、特に配線の角部を丸めて層間絶縁膜のカバレッジお
よびストレスマイグレーション耐性を向上した配線を形
成する方法に関するものである。
集積回路における配線を形成する方法に関するものであ
り、特に配線の角部を丸めて層間絶縁膜のカバレッジお
よびストレスマイグレーション耐性を向上した配線を形
成する方法に関するものである。
【0002】
【従来の技術】半導体集積回路においては、実装密度を
高くするために素子領域の微細化が進められており、こ
れに伴って配線の微細化が進められている。半導体集積
回路において配線を形成する従来の一般的な方法は、半
導体基体に所定の領域を形成した後、シリコン酸化膜の
ような絶縁膜を形成し、その上に例えばスパッタリング
によって導電性材料膜、例えばアルミ膜を堆積し、ホト
リソグラフの手法によってアルミ膜を所定のパターンに
したがって選択的にエッチング除去して配線を形成して
いる。
高くするために素子領域の微細化が進められており、こ
れに伴って配線の微細化が進められている。半導体集積
回路において配線を形成する従来の一般的な方法は、半
導体基体に所定の領域を形成した後、シリコン酸化膜の
ような絶縁膜を形成し、その上に例えばスパッタリング
によって導電性材料膜、例えばアルミ膜を堆積し、ホト
リソグラフの手法によってアルミ膜を所定のパターンに
したがって選択的にエッチング除去して配線を形成して
いる。
【0003】
【発明が解決しようとする課題】上述したような従来の
配線形成方法においては、アルミ膜をエッチングする際
に角がほぼ直角となるため、配線の上に層間絶縁膜を形
成したときに層間絶縁膜のカバレッジが悪くなり、段切
れや剥がれが発生し易くなる欠点があった。また、配線
の角が尖っていると剥がれ易くなるため、層間絶縁膜の
カバレッジがさらに悪くなる欠点があった。
配線形成方法においては、アルミ膜をエッチングする際
に角がほぼ直角となるため、配線の上に層間絶縁膜を形
成したときに層間絶縁膜のカバレッジが悪くなり、段切
れや剥がれが発生し易くなる欠点があった。また、配線
の角が尖っていると剥がれ易くなるため、層間絶縁膜の
カバレッジがさらに悪くなる欠点があった。
【0004】さらに、配線の角が尖っているため層間絶
縁膜を堆積したときに配線に比較的大きなストレスが発
生し、その結果としてストレスマイグレーションの耐性
が劣化する欠点があった。このような欠点は上述したよ
うに半導体集積回路の微細化が進み、配線の寸法も小さ
くなるのに伴ってさらに顕著に現れるものである。
縁膜を堆積したときに配線に比較的大きなストレスが発
生し、その結果としてストレスマイグレーションの耐性
が劣化する欠点があった。このような欠点は上述したよ
うに半導体集積回路の微細化が進み、配線の寸法も小さ
くなるのに伴ってさらに顕著に現れるものである。
【0005】本発明の目的は、上述した従来の欠点を除
去し、層間絶縁膜のカバレッジが良好で、ストレスの発
生も有効に軽減することができる配線の形成方法を提供
しようとするものである。
去し、層間絶縁膜のカバレッジが良好で、ストレスの発
生も有効に軽減することができる配線の形成方法を提供
しようとするものである。
【0006】
【課題を解決するための手段】本発明は、半導体基体に
所定の領域および絶縁膜を形成した後、導電性材料の配
線を形成するに当たり、前記絶縁膜上に導電性材料より
成る第1の配線層を一様に形成し、これを形成すべき所
定の配線パターンにしたがって選択的に除去して第1の
配線パターンを形成した後、この第1の配線パターンを
覆うように導電性材料の第2の配線層を一様に形成し、
この第2の配線層を第1の配線パターンの形状に合わせ
て選択的に除去して第1の配線パターンを囲むように第
2の配線パターンを形成することを特徴とするものであ
る。
所定の領域および絶縁膜を形成した後、導電性材料の配
線を形成するに当たり、前記絶縁膜上に導電性材料より
成る第1の配線層を一様に形成し、これを形成すべき所
定の配線パターンにしたがって選択的に除去して第1の
配線パターンを形成した後、この第1の配線パターンを
覆うように導電性材料の第2の配線層を一様に形成し、
この第2の配線層を第1の配線パターンの形状に合わせ
て選択的に除去して第1の配線パターンを囲むように第
2の配線パターンを形成することを特徴とするものであ
る。
【0007】
【作用】このような本発明の配線形成方法によれば、第
1の配線パターンの角が尖っていたり欠けていたりして
も、その上に第2の配線層を形成し、この第2の配線層
をエッチングして形成した第2の配線パターンの角は丸
みが付いたものとなる。したがって、このようにして形
成した配線の上に層間絶縁膜を堆積形成するときのカバ
レッジは良好なものとなり、またストレスが発生するよ
うなこともなくなり、ストレスマイグレーションの発生
を避けることができる。
1の配線パターンの角が尖っていたり欠けていたりして
も、その上に第2の配線層を形成し、この第2の配線層
をエッチングして形成した第2の配線パターンの角は丸
みが付いたものとなる。したがって、このようにして形
成した配線の上に層間絶縁膜を堆積形成するときのカバ
レッジは良好なものとなり、またストレスが発生するよ
うなこともなくなり、ストレスマイグレーションの発生
を避けることができる。
【0008】
【実施例】図1〜図6は本発明による配線形成方法の一
実施例の順次の工程における構成を示す断面図である。 図1に示すようにシリコン基板1には通常の方法によっ
て所定の半導体領域などが形成されており、その表面に
はシリコン酸化膜2が形成されている。このシリコン酸
化膜2の上に、例えば厚さ5000Åの第1のアルミ膜
3を例えばスパッタリングによって一様に堆積形成した
後、ホトリソグラフの手法によって第1のホトレジスト
4を所定の配線パターンにしたがって選択的に形成する
。
実施例の順次の工程における構成を示す断面図である。 図1に示すようにシリコン基板1には通常の方法によっ
て所定の半導体領域などが形成されており、その表面に
はシリコン酸化膜2が形成されている。このシリコン酸
化膜2の上に、例えば厚さ5000Åの第1のアルミ膜
3を例えばスパッタリングによって一様に堆積形成した
後、ホトリソグラフの手法によって第1のホトレジスト
4を所定の配線パターンにしたがって選択的に形成する
。
【0009】次に、上述したようにして形成した第1の
ホトレジスト4をマスクとしてエッチングを施して第1
のアルミ膜3を選択的に除去して図2に示すように第1
の配線パターン5を形成する。従来はこのようにて形成
した配線パターンをそのまま配線として利用していたも
のであるが、上述したようにこの配線は角が尖っており
、したがってその上に形成される層間絶縁膜のカバレッ
ジが悪いとともにストレスも大きなものとなる欠点があ
った。本発明においては、このような欠点を除去するた
めにさらに以下のような処理を行う。
ホトレジスト4をマスクとしてエッチングを施して第1
のアルミ膜3を選択的に除去して図2に示すように第1
の配線パターン5を形成する。従来はこのようにて形成
した配線パターンをそのまま配線として利用していたも
のであるが、上述したようにこの配線は角が尖っており
、したがってその上に形成される層間絶縁膜のカバレッ
ジが悪いとともにストレスも大きなものとなる欠点があ
った。本発明においては、このような欠点を除去するた
めにさらに以下のような処理を行う。
【0010】すなわち、図3に示すようにシリコン酸化
膜3および第1の配線パターン5の上に厚さ5000Å
の第2のアルミ膜6を、例えばスパッタリング法によっ
て一様に堆積形成する。さらに、ホトリソグラフの手法
によって図4に示すように第2のホトレジスト7を選択
的に形成する。この第2のホトレジスト7を形成すると
きに使用されるホトマスクは図1に示した第1のホトレ
ジスト4を形成するときに使用したホトマスクと同様の
パターンを有するものであるが寸法が相違するものであ
る。すなわち、第2のホトレジスト7の線巾は第1のホ
トレジスト4の線巾のほぼ2倍となっている。
膜3および第1の配線パターン5の上に厚さ5000Å
の第2のアルミ膜6を、例えばスパッタリング法によっ
て一様に堆積形成する。さらに、ホトリソグラフの手法
によって図4に示すように第2のホトレジスト7を選択
的に形成する。この第2のホトレジスト7を形成すると
きに使用されるホトマスクは図1に示した第1のホトレ
ジスト4を形成するときに使用したホトマスクと同様の
パターンを有するものであるが寸法が相違するものであ
る。すなわち、第2のホトレジスト7の線巾は第1のホ
トレジスト4の線巾のほぼ2倍となっている。
【0011】次に、第2のホトレジスト7をマスクとし
て第2のアルミ膜6をエッチングによって選択的に除去
して図5に示すように第2の配線パターン8を形成する
。この第2の配線パターン8は第1の配線パターン5を
囲むように形成されている。図4に示すように第2のア
ルミ膜6は平坦ではなく、第1の配線パターン5に応じ
て波打ったようになっているため、第2の配線パターン
8の角は丸みをおびたものとなる。したがって、その上
に形成される層間絶縁膜のカバレッジは良好なものとな
るとともにストレスも緩和されることになる。本例にお
いては、図5に示す第1の配線パターン5の厚さT1
および巾W1 はそれぞれ5000Åおよび0.5μで
あり、第2の配線パターン5の厚さT2 および巾W2
はそれぞれ10000Åおよび1μである。
て第2のアルミ膜6をエッチングによって選択的に除去
して図5に示すように第2の配線パターン8を形成する
。この第2の配線パターン8は第1の配線パターン5を
囲むように形成されている。図4に示すように第2のア
ルミ膜6は平坦ではなく、第1の配線パターン5に応じ
て波打ったようになっているため、第2の配線パターン
8の角は丸みをおびたものとなる。したがって、その上
に形成される層間絶縁膜のカバレッジは良好なものとな
るとともにストレスも緩和されることになる。本例にお
いては、図5に示す第1の配線パターン5の厚さT1
および巾W1 はそれぞれ5000Åおよび0.5μで
あり、第2の配線パターン5の厚さT2 および巾W2
はそれぞれ10000Åおよび1μである。
【0012】最後に、図6に示すように層間絶縁膜9を
通常の方法で堆積形成する。必要に応じて多層配線を形
成する場合には、さらに上述した工程によって2層目、
3層目の配線を形成すればよい。
通常の方法で堆積形成する。必要に応じて多層配線を形
成する場合には、さらに上述した工程によって2層目、
3層目の配線を形成すればよい。
【0013】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変形が可能である。例えば、上述
した実施例では配線材料としてアルミを使用したが、他
の導電性材料を使用することもできる。また、アルミ膜
をスパッタリング法によって堆積形成したが、メタルC
VD法のような他の方法で形成することもできる。
ものではなく、幾多の変形が可能である。例えば、上述
した実施例では配線材料としてアルミを使用したが、他
の導電性材料を使用することもできる。また、アルミ膜
をスパッタリング法によって堆積形成したが、メタルC
VD法のような他の方法で形成することもできる。
【0014】
【発明の効果】上述した本発明による半導体装置の配線
の形成方法によれば、第1の配線パターンを形成した後
、この第1の配線パターンを囲むように第2の配線パタ
ーンを形成するようにしたため、第2の配線パターンの
角は丸みをおびたものとなり、したがって角がけずられ
るようなこともなくなり、その上に形成される層間絶縁
膜のカバレッジは良好となるとともにストレスの発生も
防止されるのでストレスマイグレーション耐性も向上す
ることになる。
の形成方法によれば、第1の配線パターンを形成した後
、この第1の配線パターンを囲むように第2の配線パタ
ーンを形成するようにしたため、第2の配線パターンの
角は丸みをおびたものとなり、したがって角がけずられ
るようなこともなくなり、その上に形成される層間絶縁
膜のカバレッジは良好となるとともにストレスの発生も
防止されるのでストレスマイグレーション耐性も向上す
ることになる。
【図1】本発明による半導体装置の配線形成方法の一実
施例において第1のホトレジストを形成した状態を示す
断面図である。
施例において第1のホトレジストを形成した状態を示す
断面図である。
【図2】第1の配線パターンを形成した状態を示す断面
図である。
図である。
【図3】第2のアルミ膜を形成した状態を示す断面図で
ある。
ある。
【図4】第2のホトレジストを形成した状態を示す断面
図である。
図である。
【図5】第2の配線パターンを形成した状態を示す断面
図である。
図である。
【図6】層間絶縁膜を形成した状態を示す断面図である
。
。
1 シリコン基板
2 シリコン酸化膜
3 第1アルミ膜
4 第1ホトレジスト
5 第1配線パターン
6 第2アルミ膜
7 第2ホトレジスト
8 第2配線パターン
9 層間絶縁膜
Claims (1)
- 【請求項1】 半導体基体に所定の領域および絶縁膜
を形成した後、導電性材料より成る配線を形成するに当
たり、前記絶縁膜上に導電性材料より成る第1の配線層
を一様に形成し、これを形成すべき所定の配線パターン
にしたがって選択的に除去して第1の配線パターンを形
成した後、この第1の配線パターンを覆うように導電性
材料の第2の配線層を一様に形成し、この第2の配線層
を第1の配線パターンの形状に合わせて選択的に除去し
て第1の配線パターンを囲むように第2の配線パターン
を形成することを特徴とする半導体装置の配線形成方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2926891A JPH04245638A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2926891A JPH04245638A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245638A true JPH04245638A (ja) | 1992-09-02 |
Family
ID=12271534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2926891A Pending JPH04245638A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106904568A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
-
1991
- 1991-01-31 JP JP2926891A patent/JPH04245638A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106904568A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
| JPH04245638A (ja) | 半導体装置の配線形成方法 | |
| JPH06120211A (ja) | 半導体装置の製造方法 | |
| KR0121106B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JP3572874B2 (ja) | 半導体集積回路の製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100324595B1 (ko) | 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPH05144812A (ja) | 半導体装置の製造方法 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPH05160271A (ja) | 半導体装置 | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| JPH0242748A (ja) | 半導体装置 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR0161871B1 (ko) | 반도체장치의 금속선 제조방법 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| KR0135142B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR960002582A (ko) | 반도체소자의 제조방법 | |
| JPH05102149A (ja) | 半導体装置の製造方法 | |
| JPH05347365A (ja) | 半導体装置およびその製造方法 | |
| JPH01123434A (ja) | 配線層を有する半導体装置 | |
| JPH0451530A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03135071A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01207949A (ja) | 集積回路装置の電極形成法 |